JP3655760B2

JP3655760B2 - Infrared solid-state image sensor

Info

Publication number: JP3655760B2
Application number: JP33097098A
Authority: JP
Inventors: 淳治中西
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-11-20
Filing date: 1998-11-20
Publication date: 2005-06-02
Anticipated expiration: 2018-11-20
Also published as: JP2000156491A

Description

【０００１】
【発明の属する技術分野】
本発明は、ショットキー接合もしくはへテロ接合からなる赤外線検出器を備えているモノリシック型赤外線固体撮像素子に関する。
【０００２】
【従来の技術】
近年のシリコン（Ｓｉ）ＬＳＩ技術の進歩に伴い、光を電荷信号に変換するアレイ状に配置された多数の光検出器、変換された電荷信号を読み出す読出し回路、及び電荷信号を出力する出力アンプを同一基板上に形成する固体撮像素子が多数開発されている。これらのなかで、光検出器として赤外線検出器を用いる赤外線固体撮像装置は、赤外線レンズ、駆動回路、信号処理回路、素子冷却器等と組み合わせて赤外線カメラとして実用化されており、防犯、報道、計測、リモートセンシング等の様々な分野で利用されている。赤外線固体撮像では、大気による赤外線吸収の少ない３〜５μｍ帯と１０μｍ帯の２つの波長帯がよく利用され、素子開発もこの２つの波長帯を中心に進められている。
【０００３】
これらの波長帯に感度を有する赤外線検出器としては、Ｓｉと金属の接合（ショットキー接合）、又はＳｉと他の半導体の接合（ヘテロ接合）を利用するＳｉ系検出器と、バンド間遷移を利用する化合物半導体系の検出器がある。このうちＳｉ系の赤外線検出器を用いる赤外線固体撮像素子は、赤外線検出器と読出回路とを同一基板上にモノリシックに形成できるため、感度の均一性に優れ、かつ高集積化に適しているなどの長所がある。Ｓｉ系の赤外線検出器としては、３〜５μｍ帯に感度を有するＰｔＳｉ（白金シリサイド）／Ｓｉショットキー型検出器、１０μｍ帯に感度を有するＧｅＳｉ（ゲルマニウムシリコン）／Ｓｉヘテロ接合型検出器等が用いられる。また、信号電荷の読出し回路としては、ＣＣＤ（電荷結合素子）、複数の選択用ＭＯＳトランジスタを用いたＸＹアドレス方式等が挙げられる。
【０００４】
次に、従来の赤外線固体撮像素子について説明する。図１０は、赤外線検出器としてＰｔＳｉ／Ｓｉショットキー接合型検出器５３を用い、読出し回路として垂直ＣＣＤ６０を用いる従来の赤外線固体撮像素子７０の単位画素の画素断面図である。フィールド酸化膜５５によって赤外線固体撮像素子７０を構成する各画素は、隣接する画素（図示せず）から分離される。ショットキー接合型検出器５３は、Ｐ型Ｓｉ半導体基板５１、及び該半導体基板５１とショットキー接合をなすＰｔＳｉからなるショットキー電極５２で構成される。さらに、検出器５３の直上部には例えばＡｌの金属膜からなる赤外線反射膜６５が配置され、ショットキー電極５２の周辺部にはリーク電流を低減するために設けられたＮ型不純物領域からなるガードリング５４が形成されている。
【０００５】
また、垂直ＣＣＤ６０は、Ｎ型不純物領域からなるＣＣＤチャネル５６、ゲート酸化膜５７、ボリシリコンからなるＣＣＤ電極５８、及びＡ１等の金属膜で形成されるＣＣＤ電極用配線５９でから構成される。赤外線検出部５３とＣＣＤ６０との間に配置されたトランスファーゲート６２は、赤外線検出器５３からＣＣＤ６０に信号電荷の転送を制御するＭＯＳトランジスタであり、半導体基板５１上にゲート酸化膜５７を介して形成したポリシリコンのゲート電極６１を備えている。さらに、前述した電極、金属膜等は、酸化膜の層間絶縁膜６３、６４によって絶縁分離されていて、素子７０の表面には窒化膜等からなる保護膜６６が形成され、基板５１の背面には反射防止膜１７が形成されている。
【０００６】
次に、図１０に示した従来の赤外線固体撮像素子７０の動作について説明する。まず、トランスファゲート電極６１に正電位を与えてトランスファーゲート６２をオンすると、ショットキー電極５２はリセットされて、半導体基板５１に対して逆方向（この場合は正電位）にバイアスされる。次に、トランスファーゲート６２をオフすると、ショットキー電極５２は電気的にフローティングとなり、信号電荷の蓄積が開始される。被写体から放射された赤外線は素子７０の裏面側（半導体基板５１側）から入射し、ショットキー電極５２に達すると、ショットキー電極５２中で入射光量に応じて電子‐正孔対が生成される。生じた正孔は入射赤外線のエネルギーを受けてショットキー電極５２中を運動し、半導体基板５１との接合界面に達すると、ショットキー接合のバリア高よりも大きなエネルギーを有する正孔のー部がバリアを越えて半導体基板５１に流れ込む。このとき、ショットキー電極５２に残された電子が信号電荷となる。
【０００７】
ショットキー電極５２で発生した信号電荷は、ショットキー電極５２及びこれと同電位であるガードリング内５４に蓄積される。一定の蓄積時間後にトランスファーゲート６２がオンされると、蓄積された信号電荷はＣＣＤチャネル５６に転送され、同時にショットキー電極５２がリセットされる。ＣＣＤチャンネル５６に転送された信号電荷は、垂直ＣＣＤ６０の転送動作によって、アレイの垂直方向へ転送され、次に垂直ＣＣＤ端に接続された水平ＣＣＤ（図示せず）によりアレイの水平方向に転送され、最後に水平ＣＣＤ端に接続されたＦＤＡ（フローティング・ディフュージョン・アンプ）を通して画素外部へと出力される。
【０００８】
赤外線撮像は、物体の温度差による輻射光強度の差を検知するものである。実際に撮像を行う際、目標物体からの信号に比較して、背景光線成分が極めて大きいため、赤外線撮像素子及び赤外線カメラの性能を向上させるために、素子で取り扱える取扱電荷量を増大させることが要求される。蓄積型の赤外線固体撮像素子での取扱電荷量は、検出器に蓄積できる信号電荷量の最大値（以下、飽和電荷量と記す）とＣＣＤ等の読出回路で取り扱える最大値との小さい方に依存する。通常、赤外線固体撮像素子は、検出器側の飽和電荷量に対し、読出回路側の取扱電荷量が大きくなるように設計されているので、検出器の飽和電荷量を増大させることが要求されていた。
【０００９】
図１０で示した赤外線撮像素子７０で利用されている赤外線検出器５３の飽和電荷量Ｑ_sat[Ｃ]は、以下の式（１）に示される。
【００１０】
【数１】

【００１１】
上記式（１）において、Ｃｄは検出器静電容量［Ｆ］、Ｖｒは検出器リセット電圧［Ｖ］を示す。検出器容量Ｃｄは、ショットキー電極５２と半導体基板５１との間のショットキー接合静電容量、ガードリング５４と半導体基板５１との間のＰＮ接合静電容量、ショットキー電極５２と赤外線反射膜５５との間の平行平板の静電容量等の総和で与えられる。素子の多画素化に伴い、単位画素のサイズが縮小されるにつれ、検出器容量Ｃｄを増加させることは困難になりつつある。このため、検出器リセット電圧Ｖｒを上げることで、飽和電荷量を増加させる方法が検討されてきた。
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の赤外線固体撮像素子において、検出器リセット電圧Ｖｒを上げて飽和電荷量を増加させるには、以下に説明するような問題点がある。
【００１３】
一般に、ショットキー接合やへテロ接合を用いた赤外線検出器において、検出できる赤外線波長の上限（カットオフ波長入ｃ［μｍ］）は、接合部の光学的バリア高φ_bp［ｅＶ］に依存し、以下に示す式（２）で決定される。
入ｃ＝１.２４／φ_bp…式（２）
また、赤外線検出器の量子効率ηは、以下の式（３）で決定される。
η＝Ｃ₁・（ｈν―φ_bp）²／ｈν…式（３）
上記式（３）において、Ｃ₁は、量子効率係数［／ｅＶ］、ｈνは入射赤外線のエネルギー[ｅＶ］を示す。
【００１４】
量子効率ηは、特にカットオフ波長近傍の赤外線においては、光字的バリア高φ_bpが増加するにつれて、即ち、カットオフ波長入ｃが短くなるにつれて、急数に減少する．この光学的バリア高φ_bpは、接合決定する金属材料や半導体材料の組み合わせ、及び接合部に印加される逆方向バイアスに依存するものであり、逆方向バイアスを印加した場合のφ_bpは、以下の式（４）に示される。
φ_bp＝φ_b0―Δφ…式（４）
上記式（４）は、ショットキー効果と呼ばれる関係を示すもので、φ_b0は界面電界がない場合のバリア高[ｅＶ]を示し、Δφは逆方向バイアスを印加したときのバリアの低下分[ｅＶ]を示す。このΔφは、近似的に、バイアス電圧の１／４乗に比例して増大する。
【００１５】
図１０に示した赤外線撮像素子のショットキー電極５２は、検出器リセット電圧Ｖｒでリセットされた後、蓄積期間中は電気的にフローティングとなっているので、ショットキー電極５２の電位は、信号電荷の蓄積に応じて初期値Ｖｒから徐々に低下し、その結果、蓄積動作中に光学的バリア高が徐々に増加し、カットオフ波長が低下するので、検出感度が低下する。このような検出器の光学特性のシフトは撮像素子として好ましいものではないが、従来の赤外線撮像素子の検出器リセット電圧Ｖｒが比較的小さいため、近似的に光学特性シフトはないものと見なされていたが、検出リセット電圧Ｖｒを大きくすると、その影響を無視することはできなくなるという不具合があった。
【００１６】
さらに、ショットキー接合やへテロ接合を用いた赤外線検出器に逆方向バイアスを印加すると、以下に示す式（５）で与えられる逆方向暗電流Ｊ_d[Ａ／ｃｍ²]が生じる。
Ｊ_d＝Ａ^**ｅｘｐ（―ｑφ_be／ｋＴ）…式（５）
上記式（５）において、Ａ^**はリチャードソン定数［Ａ／ｃｍ²Ｋ²］、ｋはボルツマン定数、Ｔは検出器温[Ｋ]、ｑは電気素量、φ_beは電気的バリア高［ｅＶ］を示す。
【００１７】
暗電流はノイズ要因となるため、赤外線固体撮像素子において、電荷信号の光電流に比較して、暗電流が十分に小さくなるレベルまで素子を低温に冷却して使用する必要がある。
【００１８】
また、暗電流は電気的バリア高にも依存し、電気的バリア高が小さくなるにつれて指数関数的に増加する。この電気的バリア高は、光字的バリア高と同様に印加された逆方向バイアスに依存する。逆方向バイアスと電気的バリア高の関係は、上記式（４）で与えられる。同じ値の逆方向バイアスを印加した場合、一般的には電気的バリア高のバリア低下Δφが、光学的バリア高のバリア低下Δφよりも大きい。そのため、従来の赤外線固体撮像素子において検出器リセット電圧Ｖｒを高くすると、急激に暗電流が増加し、ノイズ増大を招く。これを防止するには、素子をさらに低温に冷却する必要があり、これに伴って、素子冷却器の冷却能力を向上させる必要があり、装置が大型化し、消費電力が増大するという不都合が生じていた。
【００１９】
さらに、赤外線検出器に蓄積された信号電荷を垂直ＣＣＤへ完全に転送するためには、信号電荷を読み出す際の垂直ＣＣＤのチャンネルポテンシャルを、検出器リセット電圧Ｖｒよりも十分に深くする必要がある。これに伴って、水平ＣＣＤのチャンネルポテンシャルやＦＤＡのフローティング・ディフュージョン部のリセット電位を深くする必要がある。つまり、検出器リセット電圧Ｖｒを大きくすると、ＣＣＤ等のチャンネルポテンシャルの設定にも重大な影響を与える。
【００２０】
特に低温での動作を要求される赤外線固体撮像装置において、チャンネルポテンシャルを深くすると、以下に説明する問題が生じる。
【００２１】
ＣＣＤチャンネル領域の不純物濃度を高くすることで、チャンネルポテンシャルを深くする場合、チャンネル領域に導入された不純物が電荷トラップとして作用するので、低温でのキャリアのフリーズアウト現象によって、信号電荷の転送効率が劣化する。また、ＣＣＤの電極部に印加するクロック電圧を高くしてチャンネルポテンシャルを深くする場合、素子の消費電力の増大を招き、素子冷却上での問題が生じる。
【００２２】
検出リセット電圧Ｖｒを高くすることで飽和電荷量を増加させると、先に検討したような不具合が生じ、赤外線固体撮像素子全体の性能を劣化させるという問題点があった。従って、検出器リセット電圧Ｖｒを高くすることで、素子の飽和電荷量を増加させ、素子の赤外線検出効率を向上させることは不可能であった。
【００２３】
本願発明は上記課題を鑑みてされたものであり、検出器リセット電圧が、従来よりも低く、取扱電荷量が増大され、かつ、信号電荷の蓄積動作に伴う検出器電位の低下が低減され、蓄積動作中にカットオフ波長等の検出器の光学特性に変化を与えない赤外線固体撮像素子を提供する。
【００２４】
【課題を解決するための手段】
上記課題を解決するため、本願発明の赤外線固体撮像素子は、赤外線を信号電荷に変換する赤外線検出部と信号電荷を読み出す読出し回路部との間に、一時的に大きな量の信号電荷を蓄積することができる信号蓄積部を設けたことを特徴とするものである。具体的には、本願発明の赤外線固体撮像素子は、赤外線を信号電荷に変換するショットキー接合又はヘテロ接合を備えている赤外線検出部及び該信号電荷を読み出す読出し回路部が同一の半導体基板に形成されている赤外線撮像素子において、上記同一の半導体基板の上記赤外線検出部に隣接するバイアスコントロール領域に形成され、上記赤外線検出部の電位を制御するＭＯＳ構造からなるバイアスコントロールゲートを含んだバイアスコントロール部と、赤外線検出部上に配置され該赤外線検出部を透過した赤外線を該赤外線検出部に反射する第１の金属電極、該第１の金属基板上に配置された絶縁膜層、及び該絶縁膜層上に配置された第２の金属電極からなり、上記第２の金属電極が上記バイアスコントロールゲートのドレインに電気的に接続された電荷蓄積部と、上記同一の半導体基板の上記読出し回路部に隣接するトランスファーゲート領域の電位を制御し、上記読出し回路部に電気的に接続されたトランスファーゲートとを含んでいて、上記赤外線検出部で変換された信号電荷が、上記バイアスコントロール部によって上記電荷蓄積部に転送制御され、該電荷蓄積部に蓄積され、該電荷蓄積部に蓄積された信号電荷が、上記トランスファーゲートによって所定のタイミングで上記読出し回路部に転送制御されることを特徴とするものである。
【００２５】
本願発明の赤外線固体撮像素子は、読出し回路部の少なくとも一部を、電荷掃き寄せ素子とすることで、電荷蓄積部に蓄積された極めて大きな信号電荷量に対応することができる。
【００２６】
本願発明の赤外線固体撮像素子は、バイアスコントロール部にゲート電極を設け、さらに第１の電極がゲート電極に電気的に接続させることで、素子内の配線数を低減することができる。
【００２７】
本願発明の赤外線固体撮像素子は、バイアスコントロール部に、上記赤外線検出部の電位を一定にする直流電源を設けることで、赤外線検出部で生成された信号電荷を速やかに信号電荷蓄積部に転送し、蓄積動作中のカットオフ波長を低下することで、検出感度の低下を防止することができる。
【００２８】
本願発明の赤外線固体撮像素子は、第１の周期時間毎に上記バイアスコントロール部が、上記赤外線検出部で変換された信号電荷を上記電荷蓄積部に転送し、上記第１の周期時間よりも長い第２の周期時間毎に上記トランスファーゲートが、上記電荷蓄積部に蓄積された信号電荷を上記読出し回路部に転送するのが好ましい。
【００２９】
本願発明の赤外線固体撮像素子は、外部電源によって上記バイアスコントロール部に電圧を印加することで、撮像環境に応じて、上記赤外線検出部の光学的特性を制御することができる。
【００３０】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
【００３１】
実施の形態１．
最初に、本願発明の実施の形態１にかかる赤外線固体撮像素子について説明する。図１は、上記赤外線固体撮像素子４０を構成する単位画素を示すものである。素子４０の単位画素は、半導体基板１上にアレイ状に配置されている。素子４０は、赤外線を検出し信号電荷に変換する赤外線検出部３、変換された信号電荷を蓄積する電荷蓄積部２３、及び信号電荷を読み出す回路である垂直ＣＣＤ部１０を、同一のＰ型Ｓｉ半導体基板１に備えるモノリシック構造である。各単位画素はフィールド酸化膜５によって分離されている。
【００３２】
赤外線検出部３と電荷蓄積部２３とはバイアスコントロール部２０を介して電気的に接続され、電荷蓄積部２３と垂直ＣＣＤ部１０とはトランスファーゲート部１２を介して電気的に接続されている。バイアスコントロール部２０及びトランスファーゲート部１２は、いずれも同一の半導体基板１に形成されている。
【００３３】
赤外線検出部３は、Ｐ型Ｓｉ半導体基板１の所定の位置にＰｔＳｉからなるショットキー電極２をショットキー接合させて形成したものであり、ショットキー電極２の周辺には、半導体基板１にＮ型不純物を注入してなるガードリング４が、リーク電流を低減させるために形成されている。
【００３４】
上記実施の形態では、Ｐ型Ｓｉ半導体基板１上に金属電極をショットキー接合することで形成したショットキー型検出器を赤外線検出部３に利用したが、本願発明はこれに制限されるものではなく、Ｓｉ半導体基板上に別の半導体層、例えばＧｅＳｉ（ゲルマニウムシリコン）等を形成してなるヘテロ接合型検出器を赤外線検出部３に用いてもよい。
【００３５】
垂直ＣＣＤ部１０は、赤外線検出部３から所定の距離を隔てて配置されたものであり、半導体基板１の所定の位置にＮ型不純物領域を注入してなるＣＣＤチャンネル領域６、ＣＣＤチャンネル領域を覆うゲート酸化膜７、該ゲート酸化膜を覆うポリシリコンからなるＣＣＤ電極８及びＣＣＤ電極８と外部素子とを接続するＣＣＤ配線９から構成される。ＣＣＤ配線９は、Ａｌ等の金属から形成されるものであり、ＣＣＤ電極８上に積層された酸化膜からなる層間絶縁膜１３に配置されていて、層間絶縁膜１３を貫通してＣＣＤ電極８に接触している。
【００３６】
電荷蓄積部２３は、赤外線を反射するＡｌの第１電極２１と、酸化膜の層間絶縁膜１４を介して第１の電極２１と対向するＡｌの第２の電極２２から構成される平行平板コンデンサである。第１の電極２１は、ショットキー電極２上に積層された層間絶縁膜１３に形成され、ショットキー電極２の直上部に位置し、所定の電位を与えることができるように配線されている。さらに、赤外線検出部３と垂直ＣＣＤ部１０とに挟まれる部分にＮ型不純物領域１８が形成されていて、第２の電極２２の一端は、層間絶縁膜１３、１４を貫通してＮ型不純物領域１８に電気的に接触している。
【００３７】
バイアスコントロール部２０は、赤外線検出部３をソース領域、Ｎ型不純物領域１８をドレイン領域とする半導体基板１に形成されたＭＯＳトランジスタのゲート部であり、ショットキー電極２とＮ型不純物領域１８とに挟まれる領域にゲート酸化膜７を介して形成されたポリシリコンからなるゲート電極１９を備えている。
【００３８】
トランスファーゲート部１２は、Ｎ型不純物領域１８をソース領域、垂直ＣＣＤチャンネル６をドレイン領域とする半導体基板１に形成されたＭＯＳトランジスタのゲート部であり、半導体基板１の垂直ＣＣＤ部１０とＮ型不純物領域１８とに挟まれる領域にゲート酸化膜７を介して形成されたポリシリコンからなるゲート電極１１を備えている。
【００３９】
さらに、素子４０の表面には窒化膜等からなる保護膜１６が形成され、基板１の背面には反射防止膜１７が形成されている。
【００４０】
次に、素子４０の動作ついて説明する。被写体から放射された赤外線は、反射防止膜１７を介して素子４０の裏面側（半導体基板１側）から入射する。赤外線がショットキー電極２に達すると、従来技術と同様の方法で、ショットキー電極２中で信号電荷に変換される。反射防止膜１７は、赤外線の入射効率を向上させるものであり、光電変換効率を増大させるものである。
【００４１】
この際、半導体基板１側から入射した赤外線はショットキー電極２に吸収される一方、一部の赤外線はショットキー電極２を透過し、さらに層間絶縁膜１３も透過する。第１の電極２１は、この透過赤外線を反射してショットキー電極２に再入射させるものであり、層間絶縁膜１３の屈折率に応じて膜厚を最適化し、光学的共振構造をとることにより、光電変換効率が増加する。また、層間絶縁膜１３上に配置されているので、上述したように最適化された層間絶縁膜１３の光学的共振構造に影響を与えるものではない。
【００４２】
ショットキー電極２で変換された信号電荷は、バイアスコントロール部２０を経由して、電荷蓄積部２３に転送される。この際、バイアスコントロールゲート１２は、信号電荷の転送を制御する。電荷蓄積部２３に蓄積された信号電荷は、トランスファーゲート１２を経由して所定のタイミングで垂直ＣＣＤ１０に転送される。この転送タイミングは、トランスファーゲート１２によって制御される。さらに、信号電荷は、垂直ＣＣＤ１０の転送動作によってアレイの垂直方向に転送され、次に垂直ＣＣＤ部１０の端部に接続された水平ＣＣＤ部（図示せず）によりアレイの水平方向に転送され、最後に水平ＣＣＤ部の端部に接続されたＦＤＡ（フローティング・ディフュージョン・アンプ）を通して外部へと出力される。アレイ状に配置された各単位素子から、このように出力された信号電荷を時系列的に読み出すことで、赤外線固体撮像素子は画像情報を得る。
【００４３】
次に、素子４０の撮像動作時のポテンシャルについて説明する。以下のポテンシャル図において、矢印３で示す領域は赤外線検出部３に、矢印２３で示す領域は電荷蓄積部２３に、矢印６で示す領域は垂直ＣＣＤ部の転送チャンネル６に、矢印２０で示す領域はバイアスコントロールゲート部２０に、矢印１２で示す領域はトランスファーゲート部１２に対応するものである。
【００４４】
最初に、図２（ａ）を参照して、信号電荷２９が電荷蓄積部２３に蓄積される電荷蓄積期間のポテンシャルについて説明する。電荷蓄積期間中、トランスファーゲート部１２はオフされている。つまり、トランスファーゲート部１２のゲート電極１１に印加されるクロックφＴの”Ｌ”レベルであり、トランスファーゲート部１２のチャンネルポテンシャル２８は電位０である。赤外線検出部３がリセットされ、バイアスコントロール部のゲート電極１９に電位Ｖｂが印加されると、赤外線検出部３のポテンシャル井戸２４の電位がＶｂに保持される。
【００４５】
被写体から放射された赤外線は赤外線検出部３で光電変換され、その光量に応じて信号電荷２９が発生する。発生した信号電荷２９は、赤外線検出部３のポテンシャル井戸２４中を移動し、バイアスコントロールチャネル２７を通過して電荷蓄積部２３のポテンシャル井戸２５に移動し、ここに蓄積され、信号電荷の集まり３０を形成する。電荷蓄積部２３のポテンシャル井戸２５の電位Ｖｔは、赤外線検出部３のポテンシャル井戸２４の電位Ｖｄよりも高いので、信号電荷２９は電荷発生後、ただちに移動する。従って、赤外線検出部３のポテンシャル井戸２４中には信号電荷２９が残らないため、ポテンシャル井戸２４の電位は、常にバイアスコントロールゲートのチャネルポテンシャルの電位と同じＶｄに保たれる。
【００４６】
次に、電荷蓄積期間が終了すると、トランスファーゲート部１２がオンされる。このとき、図２（ｂ）に示すように、トランスファゲート電極１１に印加されるクロックφＴは、”Ｈ”となり、トランスファーゲート部１２のチャネルポテンシャルが２８から２８’に切り替わる。このことによって、電荷蓄積部２３のポテンシャル井戸２５に蓄積された信号電荷２９´は、トランスファゲートチャネル２８’を通過して、垂直ＣＣＤ部６のポテンシャル井戸２６に転送され、ここに蓄積され、信号電荷の集まり３０´を形成する。このとき、電荷蓄積部２３はリセットされて、電荷蓄積部２３の電位はトランスファゲート部１２をオンしたときのチャンネルポテンシャル電位Ｖｔとなる。トランスファーゲート部１２は、所定の周期でオンされ、電荷蓄積部２３に蓄積された信号電荷が垂直ＣＣＤ部６のポテンシャル井戸２６に転送される。本明細書では、この所定の一周期を単位蓄積期間と呼ぶ。
【００４７】
このような電荷転送動作が終了した後、前述したように、信号電荷の集まり３０’は垂直ＣＣＤおよび水平ＣＣＤによって転送され、ＦＤＡと通じて素子外部へと出力される。
【００４８】
また、本願発明の赤外線固体撮像装置は、単位蓄積期間中に赤外線検出部が変換した信号電荷を蓄積するものであるので、単位蓄積期間に変換される信号電荷と比較して、電荷蓄積部２３の容量Ｃｓが小さい場合、図３（ａ）に示すように、赤外線検出部３で発生した信号電荷３０は、電荷蓄積部２３のポテンシャル井戸２５のみならず、赤外線検出部３のポテンシャル井戸２３にも蓄積される。このような場合、赤外線検出部３の電位に影響を与える場合があるので、図３（ｂ）で示すように、電荷蓄積部２３の容量Ｃｓを、単位蓄積期間に変換される信号電荷と比較して大きく設定し、信号電荷を全て電荷蓄積部２３のポテンシャル井戸２５に蓄積できるように設定するのが好ましい。定量的には、以下の式（６）を満たすようにＣｓを設定するのが好ましい。
【００４９】
【数２】

【００５０】
上記式（６）において、Ｑは、赤外線検出器３が単位蓄積時間に変換する信号電荷量[Ｃ]を示すものである。Ｃｓは、２枚の電極２１、２２の面積、層間絶縁膜１４の厚さ及び層間絶縁膜１４の誘電率によって決定される。従って、Ｃｓを大きく設定するために、層間絶縁膜１４の膜厚を薄くし、層間絶縁膜を誘電率の大きな窒化膜で形成するのが好ましい。
【００５１】
図１に示す赤外線固体撮像素子４０は、電荷蓄積部２３を赤外線検出部３の上方に備えているので、関口率（画素面積に対する赤外線検出部の面積の割合）が低下することはない。従って、電荷蓄積部を形成することによって、素子の赤外線の検出効率が低下することがない。また、電荷蓄積部２３の構造は、平行平板容量であるから、その製造プロセスは、マスクを変更する等の複雑な工程を必要とせず、さらに、層間絶縁膜１４の膜厚を調整することで、静電容量Ｃｓの調整を容易に行うことができる。
【００５２】
さらに、静電容量Ｃｓを大きくすることで、信号電荷に影響されることなく、赤外線検出部３の電位Ｖｄを低く維持することが可能となる。こうすることによって、上記式（４）で示すように、ショットキー接合による電気的バリア高のバリア低下Δφが小さくなり、これに伴って上記式（５）で示す赤外線検出部３に発生する暗電流が小さくなる。即ち、静電容量Ｃｓを大きくすることで、暗電流ノイズを低減することができ、暗電流ノイズを抑えることによって、従来より高温での赤外線固体撮像素子の使用が可能となり、素子を冷却する冷却装置の小型化や消費電力の低減が可能になる。
【００５３】
実施の形態２．
次に、図４を参照して、本発明の実施の形態２にかかる赤外線固体撮像素子４１について説明する。本実施の形態の素子４１は、ＣＣＤと比較して電荷転送能力が格段に優れている電荷掃き寄せ素子である垂直ＣＳＤ３３を信号電荷読み出し回路に用いることを特徴とするものであり、赤外線検出部３、電荷蓄積部２３、バイアスコントロール部２０、及び垂直ＣＳＤ部３３が、同一のＰ型Ｓｉ半導体基板１上に形成されたモノリシック構造である。バイアスコントロール部２０、電荷蓄積部２３及びＮ型不純物領域１８の構造は、上記素子４０と同様である。
【００５４】
垂直ＣＳＤ部３３は、半導体基板１に形成されたＮ型不純物領域からなるＣＳＤチャネル３１、ＣＳＤチャンネル３１を覆うゲート酸化膜７、ゲート酸化膜７上に積層されたポリシリコンからなるＣＳＤ電極３２及びＣＳＤ電極３２に電気的接続された金属配線９から形成される。また、トランスファーゲート部１２´は、Ｎ型不純物領域１８をソース領域、ＣＳＤチャンネル３１をドレイン領域とするＭＯＳトランジスタのゲート部であり、半導体基板１の高濃度Ｐ型不純物領域３４上にゲート酸化膜７を介して形成したポリシリコンのゲート電極１１を備えている。トランスファーゲート部１２´のゲート電極１１とＣＳＤ電極３２は、連続しているから、ゲート電極１１とＣＳＤ電極３２の電位は等しい。
【００５５】
また、ゲート電極１１及びＣＳＤ電極３２に印加するクロック電圧は、”Ｌ”、”Ｈ”、”ＨＨ”の３値であり、トランスファーゲート部１２´は、高濃度Ｐ型不純物領域３４をチャンネルに用いるものであるから、印加されたクロック電圧が”ＨＨ”の場合のみ、トランスファーゲート部１２´はオンされる。
【００５６】
次に、素子４１の赤外線固体撮像動作について説明する。素子４１において、赤外線検出部３に入射した赤外線を信号電荷に変換し、電荷蓄積部２３に転送するまでの動作は、上記素子４０と同様である。電荷蓄積部２３に信号電荷が蓄積された後、ゲート電極１１にクロック電圧が”ＨＨ”が印加されると、トランスファゲート部１２’がオンされ、電荷蓄積部２３及びＮ型不純物領域１８に蓄積された信号電荷は、トランスファゲートのチャンネルである高濃度Ｐ型不純物領域３４を通過して、ＣＳＤチャンネル３１に転送される。
【００５７】
このような電荷転送が完了した後、ＣＳＤの転送動作によって信号電荷がアレイ垂直方向へと転送される。このＣＳＤの転送期間中に、ＣＳＤ電極３２及びゲート電極１１に印加されるクロック電圧は、”Ｈ”又は”Ｌ”であるから、ＣＳＤの転送中にトランスファゲート１２’がオンすることはない．信号電荷が素子外部へと出力されるまでの読出動作は、上記素子４０と同様である。
【００５８】
垂直ＣＳＤ部３３は、転送方向に延びるチャネル全体で形成されるーつのポテンシャル井戸を備えていて、ＣＣＤと比較して電荷転送能力が格段に大きいので、電荷蓄積部２３から転送される極めて大きな量の信号電荷に対処することができる。即ち、電荷読出し回路をＣＳＤとすることによって、素子４１の開口率が向上し、取扱電荷量及びダイナミックレンジが向上する。
【００５９】
実施の形態３．
図５に、本願発明の実施の形態３にかかる赤外線固体撮像素子４２を示す。電荷蓄積部２３を構成する第１の電極２１が、バイアスコントロール部２０のゲート電極１９に電気的に接続されていることを除いて、本実施の形態の素子４２は上記素子４０と同様である。
【００６０】
素子４２は、第１の電極２１の端部をゲート電極１９への配線として利用し、素子４２に配置されている配線数を低減させるものである。従って、素子４２により面積の広い赤外線検出部３を形成することが可能となり、素子の赤外線検出感度が向上する。
【００６１】
電荷蓄積部２３を構成する第１の電極２１を、バイアスコントロール部２０のゲート電極１９に電気的に接続する構造を、図４に示された上記実施形態２にかかる赤外線固体撮像素子４１に用いてもよい。
【００６２】
実施の形態４．
次に、本願発明の実施の形態４にかかる赤外線固体撮像素子について説明する。図６で示すように、本実施の形態の素子は、撮像動作中、ＤＣ電源３５によってバイアスコントロールゲート部１９に印加されるバイアス電圧を一定に維持することを特徴とするものであり、それ以外の構成は、上記実施の形態１にかかる素子４０と同様である。実施の形態４にかかる素子では、ＤＣ電源３５によって赤外線検出部３のポテンシャル井戸２４及びバイアスコントロール部２０のチャンネルポテンシャル２７がＶｄに維持されているので、赤外線検出部３で発生した信号電荷２９は、発生後ただちに電荷蓄積部２３のポテンシャル井戸２５に移動する。そのため、素子動作中のカットオフ波長の低下及び検出感度の低下を防止し、光学特性に優れた赤外線固体撮像素子を得ることができる。
【００６３】
上記実施の形態２又は３の赤外線固体撮像素子に、ＤＣ電源によってバイアスコントロールゲートに印加されるバイアス電圧を一定にする構成を利用してもよい。
【００６４】
実施の形態５．
以下、本発明の実施の形態５にかかる赤外線固体撮像素子について説明する。図７で示すように、本実施の形態の素子は、パルス電源３６によってバイアスコントロールゲート１９に印加するバイアス電圧をパルス電圧とするものである。バイアス電圧をパルス電圧としたことを除いて、実施の形態５にかかる赤外線固体撮像素子は上記実施の形態１の赤外線固体撮像素子と同様である。
【００６５】
詳細には、本実施の形態の素子は、バイアスコントロール部に印加する電圧を単位蓄移期間中に複数回“Ｈ”電圧にするものである。パルス電圧３６の一パルス周期時間は、トランスファーゲート１１に印加されるクロック周期時間よりも短い。
【００６６】
次に、図７、図８を用いて、実施の形態５の素子の動作について説明する。図７（ａ）はバイアスコントロールゲート１９に与えるバイアス電圧ＶＢが“Ｌ”である場合を示す。このとき、バイアスコントロール部２０のチャンネルポテンシャル２７´の電位は０であるから、発生した信号電荷は検出器３のポテンシャル井戸２４に予備蓄積され、信号電荷の予備集合３０ａが形成される。一方、電荷蓄積部２３のポテンシャル井戸２５には、予め信号電荷の集合３０ｂが蓄積されている。
【００６７】
次に、図７（ｂ）に示すように、バイアスコントロールゲート１９に与えるバイアス電圧を“Ｈ”とすると、チャンネルポテンシャルの電位２７は、Ｖｄとなり、赤外線検出部３のポテンシャル井戸２４に蓄積されていた信号電荷の予備集合３０ａは、電荷蓄積部２３のポテンシャル井戸２５に転送されて、蓄積される。このようにパルス電圧をコントロールゲート部２０に印加し、単位蓄積期間中にチャンネルポテンシャルの電位を複数回数”Ｌ”にすると、図７（ａ）及び図７（ｂ）で示した動作が繰り返され、赤外線検出部３で発生した信号電荷は複数回数に分けて、電荷蓄積部２３に転送され、ここで信号電荷の集合３０が形成される。この後、図８で示すように、単位蓄積期間毎にトランスファーゲート１１がオンされると、トランスゲート部１２のチャンネルポテンシャル２８´の電位がＶｔとなるので、電荷蓄積部２３に蓄積された信号電荷の集合３０が、垂直ＣＣＤ部６のポテンシャル井戸２６に転送される。
【００６８】
以上の信号電荷転送において、バイアスコントロールゲート１９をオンするタイミングをＣＣＤが停止している間（例えば水平フランキング期間）などに設定すれば、赤外線検出部のリセット電圧は、垂直ＣＣＤ部６に印加されるクロックが引き起こすクロックノイズの影響を受けることがない。
【００６９】
また、赤外線検出部から電荷蓄積部への分割転送の回数を単位蓄積期間当たりの分割回数を十分に大きくすることにより、単位予備蓄積期間における赤外線検出部のバイアスの低下を無視できる程度まで抑制することができる。
【００７０】
パルス電源によってバイアスコントロールゲートに与えるバイアス電圧をパルス電圧する構成を、上記実施の形態２又は３の赤外線固体撮像素子に採用してもよい。
【００７１】
実施の形態６．
次に、図９を参照して、本発明の実施６にかかる赤外線固体撮像素子を説明する。本実施の形態の素子は、素子外部に設けられた可変ＤＣ電圧３７によってバイアスコントロールゲート部１９に印加する電圧を制御することを特徴とするものである。可変ＤＣ電圧３７によって印加される電圧は、撮像時の背景温度又は被写体の温度に応じて可変する。印加電圧を本実施の形態の素子は、バイアス電源を外部に設けたことを除いて、上記実施の形態１の素子と同様である。
【００７２】
信号電荷蓄積期間中の赤外線検出部３の電位は、バイアスコントロールゲート部２０のチャンネルポテンシャル２７によって与えられる。即ち、赤外線検出部３の電位は、バイアスコントロールゲート電極１９に印加される電圧ＶＢによって制御される。赤外線検出部３の電位が変化すると、ショットキー効果によって光学的バリアφ_bpが変化し、それに伴って、カットオフ波長や赤外線検出感度が変化する。つまり、バイアスコントロール電極１９に印加する電圧ＶＢを調整することで赤外線検出部３の電位を調整して、赤外線検出部３の光学的特性を制御することができる。
【００７３】
本実施の形態の素子は、可変ＤＣ電源３７を利用することで、素子に設けられた別の駆動電圧や駆動クロックとは独立して、バイアスコントロール電極１９に印加される電圧を制御することができる。上述したように、可変ＤＣ電圧３７は、撮像時の背景温度又は被写体の温度に応じて印加電圧を変化させるものであるから、本実施の形態の素子は、撮像環境を素子にフィードバックさせ、バイアスコントロール電極に印加する電圧を調整することで、撮像環境に応じて素子の光学的特性を調整することができる。
【００７４】
【発明の効果】
本願発明の赤外線固体撮像素子は、静電容量の大きな電荷蓄積部を赤外線検出部の上方に配置することにより、素子の開口率を高くして、さらに、赤外線検出部のバイアス電圧を低く維持しつつ、かつ素子の取扱電荷量を増大させることができる。
【００７５】
本願発明の赤外線固体撮像素子は、信号電荷の読出し回路をＣＳＤとし、電荷蓄積部から転送される極めて大きな量の信号電荷をＣＳＤで読み出すことで、素子のダイナミックレンジを向上させることができる。
【００７６】
本願発明の赤外線固体撮像素子は、電荷蓄積部を構成する電極をバイアスコントロールゲートのゲート電極に接続し、素子の配線数を低減させ、素子の開口率を増大させることで、素子の赤外線検出効率を向上させることができる。
【００７７】
本願発明の赤外線固体撮像素子は、直流電源によってバイアス電圧を一定に保持することで、赤外線検出部における電位降下を防止し、カットオフ波長の低下や赤外線検出効率の降下を防止する。
【００７８】
本願発明の赤外線固体撮像素子は、バイアスコントロール部に印加する電圧をパルス電圧にすることで、赤外線検出部における電位降下を防止し、カットオフ波長の低下や赤外線検出効率の降下を防止する。
【００７９】
本願発明の赤外線固体撮像素子は、外部電源によってバイアスコントロール部に電圧を印加することで、撮像環境に応じて素子の光学的特性を変化させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる赤外線固体撮像素子の単位画素の断面図を示す。
【図２】本発明の実施の形態１にかかる赤外線固体撮像素子の動作を示すポテンシャル図であり、（ａ）は、赤外線検出部から電荷蓄積部に信号電荷が転送される状態を、（ｂ）は、電荷蓄積部からＣＣＤ部に信号電荷が転送される状態を示す。
【図３】本発明の実施の形態１にかかる赤外線固体撮像素子の動作を示すポテンシャル図であり、（ａ）は電荷蓄積部の静電容量Ｃｓが小さい場合を、（ｂ）は電荷蓄積部の静電容量Ｃｓが大きい場合を示す。
【図４】本発明の実施の形態２にかかる赤外線固体撮像素子の単位画素の断面図を示す。
【図５】本発明の実施の形態３にかかる赤外線固体撮像素子の単位画素の断面図を示す。
【図６】本発明の実施の形態４にかかる赤外線固体撮像素子の動作を示すポテンシャル図である。
【図７】本発明の実施の形態５にかかる赤外線固体撮像素子の動作を示すポテンシャル図であり、（ａ）は赤外線検出部に信号電荷を蓄積される状態を、（ｂ）は赤外線検出部から電荷蓄積部に信号電荷が転送される状態を示す。
【図８】本発明の実施の形態５にかかる赤外線固体撮像素子の動作を示すポテンシャル図であり、電荷蓄積部からＣＣＤ部に信号電荷が転送される状態を示す。
【図９】本発明の実施の形態６にかかる赤外線固体撮像素子の動作を示すポテンシャル図である。
【図１０】従来の赤外線固体撮像素子の単位画素の断面図を示す。
【符号の説明】
１半導体基板、２ショットキー電極、３赤外線検出部、６ＣＣＤチャンネル、７ゲート酸化膜、８ＣＣＤ電極、９ＣＣＤ電極用配線、１０垂直ＣＣＤ部、１１トランスファーゲート電極、１２トランスファーゲート部、１４層間絶縁膜、１９バイアスコントロール電極、２１第１の電極、２２第２の電極、３１ＣＳＤチャンネル、３２ＣＳＤ電極、３３垂直ＣＳＤ部、３５ＤＣ電源、３６パルス電源、３７外部可変ＤＣ電源。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a monolithic infrared solid-state imaging device including an infrared detector composed of a Schottky junction or a heterojunction.
[0002]
[Prior art]
With recent advances in silicon (Si) LSI technology, a large number of photodetectors arranged in an array for converting light into a charge signal, a readout circuit for reading out the converted charge signal, and an output amplifier for outputting the charge signal A large number of solid-state imaging devices have been developed on the same substrate. Among these, an infrared solid-state imaging device using an infrared detector as a photodetector has been put into practical use as an infrared camera in combination with an infrared lens, a drive circuit, a signal processing circuit, an element cooler, etc. It is used in various fields such as measurement and remote sensing. In infrared solid-state imaging, two wavelength bands of 3 to 5 μm band and 10 μm band, which have less infrared absorption by the atmosphere, are often used, and element development is proceeding mainly around these two wavelength bands.
[0003]
Infrared detectors having sensitivity in these wavelength bands include Si-based detectors that use a junction between Si and metal (Schottky junction), or a junction between Si and another semiconductor (heterojunction), and interband transitions. There are compound semiconductor-based detectors used. Among these, the infrared solid-state imaging device using the Si-based infrared detector can form the infrared detector and the readout circuit monolithically on the same substrate, and thus has excellent sensitivity uniformity and is suitable for high integration. There are advantages. Examples of Si-based infrared detectors include PtSi (platinum silicide) / Si Schottky detectors having sensitivity in the 3 to 5 μm band, and GeSi (germanium silicon) / Si heterojunction detectors having sensitivity in the 10 μm band. Used. Examples of the signal charge readout circuit include a CCD (charge coupled device), an XY addressing system using a plurality of selection MOS transistors, and the like.
[0004]
Next, a conventional infrared solid-state image sensor will be described. FIG. 10 is a pixel cross-sectional view of a unit pixel of a conventional infrared solid-state imaging device 70 using a PtSi / Si Schottky junction detector 53 as an infrared detector and using a vertical CCD 60 as a readout circuit. Each pixel constituting the infrared solid-state imaging device 70 by the field oxide film 55 is separated from an adjacent pixel (not shown). The Schottky junction detector 53 includes a P-type Si semiconductor substrate 51 and a Schottky electrode 52 made of PtSi that forms a Schottky junction with the semiconductor substrate 51. Further, an infrared reflection film 65 made of, for example, an Al metal film is disposed immediately above the detector 53, and an N-type impurity region provided in the periphery of the Schottky electrode 52 is provided to reduce leakage current. A guard ring 54 is formed.
[0005]
The vertical CCD 60 includes a CCD channel 56 made of an N-type impurity region, a gate oxide film 57, a CCD electrode 58 made of polysilicon, and a CCD electrode wiring 59 formed of a metal film such as A1. A transfer gate 62 disposed between the infrared detector 53 and the CCD 60 is a MOS transistor that controls transfer of signal charges from the infrared detector 53 to the CCD 60, and is formed on the semiconductor substrate 51 via a gate oxide film 57. A polysilicon gate electrode 61 is provided. Further, the electrodes, metal films, and the like described above are insulated and separated by oxide

interlayer insulating films

63 and 64, and a protective film 66 made of a nitride film or the like is formed on the surface of the element 70. An antireflection film 17 is formed.
[0006]
Next, the operation of the conventional infrared solid-state imaging device 70 shown in FIG. 10 will be described. First, when a positive potential is applied to the transfer gate electrode 61 to turn on the transfer gate 62, the Schottky electrode 52 is reset and biased in the reverse direction (in this case, the positive potential) with respect to the semiconductor substrate 51. Next, when the transfer gate 62 is turned off, the Schottky electrode 52 becomes electrically floating, and signal charge accumulation is started. Infrared radiation radiated from the subject is incident from the back side (semiconductor substrate 51 side) of the element 70 and reaches the Schottky electrode 52 to generate electron-hole pairs in the Schottky electrode 52 according to the amount of incident light. . The generated holes receive energy of incident infrared rays and move in the Schottky electrode 52. When the holes reach the junction interface with the semiconductor substrate 51, a negative portion of the hole having energy larger than the barrier height of the Schottky junction is formed. It flows into the semiconductor substrate 51 across the barrier. At this time, the electrons left in the Schottky electrode 52 become signal charges.
[0007]
The signal charge generated at the Schottky electrode 52 is accumulated in the Schottky electrode 52 and the guard ring 54 having the same potential. When the transfer gate 62 is turned on after a certain accumulation time, the accumulated signal charge is transferred to the CCD channel 56, and at the same time, the Schottky electrode 52 is reset. The signal charges transferred to the CCD channel 56 are transferred in the vertical direction of the array by the transfer operation of the vertical CCD 60, and then transferred in the horizontal direction of the array by a horizontal CCD (not shown) connected to the vertical CCD end. Finally, it is output to the outside of the pixel through an FDA (floating diffusion amplifier) connected to the horizontal CCD end.
[0008]
Infrared imaging detects a difference in radiant light intensity due to a temperature difference of an object. When actually capturing images, the background ray component is extremely large compared to the signal from the target object. Therefore, in order to improve the performance of the infrared imaging device and the infrared camera, the amount of charge handled by the device can be increased. Required. The amount of charge handled by the storage-type infrared solid-state imaging device depends on the smaller of the maximum value of the signal charge that can be accumulated in the detector (hereinafter referred to as the saturated charge amount) and the maximum value that can be handled by a readout circuit such as a CCD. To do. In general, an infrared solid-state imaging device is designed such that the amount of charge handled on the readout circuit side is larger than the amount of saturated charge on the detector side, so that the amount of saturated charge on the detector is required to be increased. It was.
[0009]
The saturation charge amount Q of the infrared detector 53 used in the infrared imaging device 70 shown in FIG. _sat [C] is represented by the following formula (1).
[0010]
[Expression 1]

[0011]
In the above formula (1), Cd represents the detector capacitance [F], and Vr represents the detector reset voltage [V]. The detector capacitance Cd includes a Schottky junction capacitance between the Schottky electrode 52 and the semiconductor substrate 51, a PN junction capacitance between the guard ring 54 and the semiconductor substrate 51, and the Schottky electrode 52 and the infrared reflection film. 55 is given by the sum of the capacitance of the parallel plate between 55 and 55. As the number of pixels increases, the size of the unit pixel is reduced, and it is becoming difficult to increase the detector capacitance Cd. For this reason, a method for increasing the saturation charge amount by increasing the detector reset voltage Vr has been studied.
[0012]
[Problems to be solved by the invention]
However, in the conventional infrared solid-state imaging device, there is a problem as described below in order to increase the saturation charge amount by increasing the detector reset voltage Vr.
[0013]
In general, in an infrared detector using a Schottky junction or a heterojunction, the upper limit of the infrared wavelength that can be detected (cut-off wavelength input c [μm]) is the optical barrier height φ of the junction. _bp It depends on [eV] and is determined by the following equation (2).
Input c = 1.24 / φ _bp ... Formula (2)
The quantum efficiency η of the infrared detector is determined by the following equation (3).
η = C ₁ ・ (Hν-φ _bp ) ² / Hν Formula (3)
In the above formula (3), C ₁ Denotes the quantum efficiency coefficient [/ eV], and hν denotes the energy [eV] of incident infrared rays.
[0014]
The quantum efficiency η is the optical barrier height φ, especially in the infrared region near the cutoff wavelength. _bp Decreases rapidly, as the cutoff wavelength input c becomes shorter. This optical barrier height φ _bp Is dependent on the combination of metal material and semiconductor material to determine the junction, and the reverse bias applied to the junction, and φ when reverse bias is applied _bp Is shown in the following equation (4).
φ _bp = Φ _b0 -Δφ ... Formula (4)
The above equation (4) shows a relationship called the Schottky effect, and φ _b0 Indicates the barrier height [eV] when there is no interface electric field, and Δφ indicates the barrier decrease [eV] when the reverse bias is applied. This Δφ increases approximately in proportion to the 1/4 power of the bias voltage.
[0015]
Since the Schottky electrode 52 of the infrared imaging device shown in FIG. 10 is electrically floating during the accumulation period after being reset by the detector reset voltage Vr, the potential of the Schottky electrode 52 is the signal charge. As a result, the optical barrier height gradually increases during the accumulation operation and the cut-off wavelength is lowered, so that the detection sensitivity is lowered. Such a shift in the optical characteristics of the detector is not preferable as an image sensor, but since the detector reset voltage Vr of the conventional infrared image sensor is relatively small, it is considered that there is no optical characteristic shift approximately. However, when the detection reset voltage Vr is increased, the influence cannot be ignored.
[0016]
Further, when a reverse bias is applied to an infrared detector using a Schottky junction or a heterojunction, a reverse dark current J given by the following equation (5) is given: _d [A / cm ² ] Arises.
J _d = A ^** exp (-qφ _be / KT) ... Formula (5)
In the above formula (5), A ^** Is the Richardson constant [A / cm ² K ² ], K is the Boltzmann constant, T is the detector temperature [K], q is the elementary charge, φ _be Indicates an electrical barrier height [eV].
[0017]
Since the dark current becomes a noise factor, it is necessary to use the infrared solid-state imaging device after cooling the device to a low temperature to a level at which the dark current becomes sufficiently smaller than the photocurrent of the charge signal.
[0018]
The dark current also depends on the electrical barrier height, and increases exponentially as the electrical barrier height decreases. This electrical barrier height depends on the applied reverse bias as well as the optical barrier height. The relationship between the reverse bias and the electrical barrier height is given by the above equation (4). When the reverse bias having the same value is applied, the barrier drop Δφ of the electrical barrier height is generally larger than the barrier drop Δφ of the optical barrier height. For this reason, when the detector reset voltage Vr is increased in the conventional infrared solid-state imaging device, the dark current increases rapidly, resulting in an increase in noise. In order to prevent this, it is necessary to cool the element to a lower temperature, and accordingly, it is necessary to improve the cooling capacity of the element cooler, resulting in inconvenience that the apparatus becomes larger and the power consumption increases. It was.
[0019]
Further, in order to completely transfer the signal charge accumulated in the infrared detector to the vertical CCD, it is necessary to make the channel potential of the vertical CCD when reading the signal charge sufficiently deeper than the detector reset voltage Vr. . Along with this, it is necessary to increase the channel potential of the horizontal CCD and the reset potential of the floating diffusion portion of the FDA. That is, when the detector reset voltage Vr is increased, the setting of the channel potential of the CCD or the like is seriously affected.
[0020]
In particular, in an infrared solid-state imaging device that is required to operate at a low temperature, if the channel potential is deepened, the following problems arise.
[0021]
When the channel potential is deepened by increasing the impurity concentration in the CCD channel region, the impurities introduced into the channel region act as charge traps, so that the carrier charge freeze-out phenomenon at low temperatures increases the signal charge transfer efficiency. to degrade. Further, when the clock voltage applied to the electrode portion of the CCD is increased to deepen the channel potential, the power consumption of the device is increased, which causes a problem in device cooling.
[0022]
If the saturation charge amount is increased by increasing the detection reset voltage Vr, there is a problem that the problem as discussed above occurs and the performance of the entire infrared solid-state imaging device is deteriorated. Therefore, it has been impossible to increase the saturation charge amount of the device and improve the infrared detection efficiency of the device by increasing the detector reset voltage Vr.
[0023]
The present invention has been made in view of the above problems, the detector reset voltage is lower than before, the amount of charge handled is increased, and the decrease in the detector potential accompanying the signal charge accumulation operation is reduced, Provided is an infrared solid-state imaging device that does not change the optical characteristics of a detector such as a cutoff wavelength during an accumulation operation.
[0024]
[Means for Solving the Problems]
In order to solve the above-described problems, the infrared solid-state imaging device of the present invention temporarily accumulates a large amount of signal charge between an infrared detection unit that converts infrared light into signal charge and a readout circuit unit that reads out signal charge. This is characterized in that a signal accumulating section that can be used is provided. Specifically, in the infrared solid-state imaging device of the present invention, an infrared detector having a Schottky junction or a heterojunction for converting infrared to signal charge and a readout circuit for reading out the signal charge are formed on the same semiconductor substrate. In the infrared imaging device, the potential of the infrared detection unit is controlled by being formed in a bias control region adjacent to the infrared detection unit of the same semiconductor substrate. Includes bias control gate consisting of MOS structure A bias control unit, a first metal electrode disposed on the infrared detection unit and reflecting infrared rays transmitted through the infrared detection unit to the infrared detection unit, an insulating film layer disposed on the first metal substrate, and A second metal electrode disposed on the insulating film layer; The second metal electrode is Above bias control Gate drain A charge storage portion electrically connected to the read circuit portion, and a transfer gate that controls the potential of the transfer gate region adjacent to the read circuit portion of the same semiconductor substrate and is electrically connected to the read circuit portion. The signal charge converted by the infrared detection unit is controlled to be transferred to the charge storage unit by the bias control unit, stored in the charge storage unit, and the signal charge stored in the charge storage unit is The transfer is controlled to be transferred to the reading circuit unit at a predetermined timing by a transfer gate.
[0025]
The infrared solid-state imaging device of the present invention can cope with an extremely large amount of signal charge accumulated in the charge accumulation unit by using at least a part of the readout circuit unit as a charge sweeping element.
[0026]
In the infrared solid-state imaging device of the present invention, the number of wirings in the device can be reduced by providing a gate electrode in the bias control section and electrically connecting the first electrode to the gate electrode.
[0027]
In the infrared solid-state imaging device according to the present invention, the bias control unit is provided with a DC power source that keeps the potential of the infrared detection unit constant, thereby quickly transferring the signal charge generated by the infrared detection unit to the signal charge storage unit. By reducing the cutoff wavelength during the accumulation operation, it is possible to prevent a decrease in detection sensitivity.
[0028]
In the infrared solid-state imaging device of the present invention, the bias control unit transfers the signal charge converted by the infrared detection unit to the charge storage unit every first cycle time, and is longer than the first cycle time. It is preferable that the transfer gate transfers the signal charge accumulated in the charge accumulation unit to the readout circuit unit every second cycle time.
[0029]
The infrared solid-state imaging device of the present invention can control the optical characteristics of the infrared detection unit according to the imaging environment by applying a voltage to the bias control unit by an external power source.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0031]
Embodiment 1 FIG.
First, an infrared solid-state image sensor according to the first embodiment of the present invention will be described. FIG. 1 shows unit pixels constituting the infrared solid-state imaging device 40. Unit pixels of the element 40 are arranged in an array on the semiconductor substrate 1. The element 40 includes an infrared detector 3 that detects infrared rays and converts the infrared rays into signal charges, a charge accumulation unit 23 that accumulates the converted signal charges, and a vertical CCD unit 10 that is a circuit that reads the signal charges. A monolithic structure provided in the semiconductor substrate 1. Each unit pixel is separated by a field oxide film 5.
[0032]
The infrared detection unit 3 and the charge storage unit 23 are electrically connected via the bias control unit 20, and the charge storage unit 23 and the vertical CCD unit 10 are electrically connected via the transfer gate unit 12. The bias control unit 20 and the transfer gate unit 12 are both formed on the same semiconductor substrate 1.
[0033]
The infrared detection unit 3 is formed by forming a Schottky electrode 2 made of PtSi at a predetermined position of a P-type Si semiconductor substrate 1 and Schottky junction is formed around the Schottky electrode 2 on the semiconductor substrate 1. A guard ring 4 formed by implanting a type impurity is formed in order to reduce the leakage current.
[0034]
In the above embodiment, a Schottky type detector formed by Schottky junction of a metal electrode on the P type Si semiconductor substrate 1 is used for the infrared detection unit 3, but the present invention is not limited to this. Alternatively, a heterojunction detector formed by forming another semiconductor layer such as GeSi (germanium silicon) on the Si semiconductor substrate may be used for the infrared detector 3.
[0035]
The vertical CCD unit 10 is arranged at a predetermined distance from the infrared detection unit 3. The vertical CCD unit 10 includes a CCD channel region 6 and a CCD channel region formed by implanting an N-type impurity region at a predetermined position of the semiconductor substrate 1. It comprises a gate oxide film 7 for covering, a CCD electrode 8 made of polysilicon covering the gate oxide film, and a CCD wiring 9 for connecting the CCD electrode 8 and an external element. The CCD wiring 9 is formed of a metal such as Al, and is disposed on the interlayer insulating film 13 made of an oxide film laminated on the CCD electrode 8. The CCD wiring 9 penetrates the interlayer insulating film 13 and passes through the CCD electrode 8. Touching.
[0036]
The charge storage unit 23 is a parallel plate capacitor composed of an Al first electrode 21 that reflects infrared rays and an Al second electrode 22 that faces the first electrode 21 through an interlayer insulating film 14 of an oxide film. It is. The first electrode 21 is formed on the interlayer insulating film 13 stacked on the Schottky electrode 2, is located immediately above the Schottky electrode 2, and is wired so that a predetermined potential can be applied. Further, an N-type impurity region 18 is formed in a portion sandwiched between the infrared detection unit 3 and the vertical CCD unit 10, and one end of the second electrode 22 penetrates the interlayer insulating

films

13 and 14 and forms an N-type impurity. It is in electrical contact with region 18.
[0037]
The bias control unit 20 is a gate portion of a MOS transistor formed on the semiconductor substrate 1 having the infrared detection unit 3 as a source region and the N-type impurity region 18 as a drain region. The bias control unit 20 includes a Schottky electrode 2 and an N-type impurity region 18. A gate electrode 19 made of polysilicon formed through a gate oxide film 7 is provided in a region between the two.
[0038]
The transfer gate portion 12 is a gate portion of a MOS transistor formed on the semiconductor substrate 1 using the N-type impurity region 18 as a source region and the vertical CCD channel 6 as a drain region. A gate electrode 11 made of polysilicon formed through a gate oxide film 7 is provided in a region sandwiched between the impurity regions 18.
[0039]
Further, a protective film 16 made of a nitride film or the like is formed on the surface of the element 40, and an antireflection film 17 is formed on the back surface of the substrate 1.
[0040]
Next, the operation of the element 40 will be described. Infrared rays emitted from the subject are incident from the back side (semiconductor substrate 1 side) of the element 40 through the antireflection film 17. When the infrared rays reach the Schottky electrode 2, it is converted into a signal charge in the Schottky electrode 2 in the same manner as in the prior art. The antireflection film 17 improves the incident efficiency of infrared rays, and increases the photoelectric conversion efficiency.
[0041]
At this time, infrared light incident from the semiconductor substrate 1 side is absorbed by the Schottky electrode 2, while part of the infrared light passes through the Schottky electrode 2 and further passes through the interlayer insulating film 13. The first electrode 21 reflects the transmitted infrared light and re-enters the Schottky electrode 2. By optimizing the film thickness according to the refractive index of the interlayer insulating film 13 and taking an optical resonance structure, The photoelectric conversion efficiency increases. Further, since it is disposed on the interlayer insulating film 13, it does not affect the optical resonance structure of the interlayer insulating film 13 optimized as described above.
[0042]
The signal charge converted by the Schottky electrode 2 is transferred to the charge storage unit 23 via the bias control unit 20. At this time, the bias control gate 12 controls the transfer of signal charges. The signal charge stored in the charge storage unit 23 is transferred to the vertical CCD 10 via the transfer gate 12 at a predetermined timing. This transfer timing is controlled by the transfer gate 12. Further, the signal charges are transferred in the vertical direction of the array by the transfer operation of the vertical CCD 10, and then transferred in the horizontal direction of the array by a horizontal CCD unit (not shown) connected to the end of the vertical CCD unit 10, Finally, it is output to the outside through an FDA (floating diffusion amplifier) connected to the end of the horizontal CCD section. The infrared solid-state imaging device obtains image information by reading the signal charges output in this way from each unit element arranged in an array in a time series.
[0043]
Next, the potential during the imaging operation of the element 40 will be described. In the following potential diagram, the region indicated by the arrow 3 is the infrared detector 3, the region indicated by the arrow 23 is the charge storage unit 23, the region indicated by the arrow 6 is the transfer channel 6 of the vertical CCD unit, and the region indicated by the arrow 20. Corresponds to the bias control gate portion 20, and the region indicated by the arrow 12 corresponds to the transfer gate portion 12.
[0044]
First, with reference to FIG. 2A, the potential of the charge accumulation period in which the signal charge 29 is accumulated in the charge accumulation unit 23 will be described. During the charge accumulation period, the transfer gate 12 is turned off. That is, it is the “L” level of the clock φT applied to the gate electrode 11 of the transfer gate portion 12, and the channel potential 28 of the transfer gate portion 12 is the potential 0. When the infrared detection unit 3 is reset and the potential Vb is applied to the gate electrode 19 of the bias control unit, the potential of the potential well 24 of the infrared detection unit 3 is held at Vb.
[0045]
Infrared radiation radiated from the subject is photoelectrically converted by the infrared detector 3 and a signal charge 29 is generated according to the amount of light. The generated signal charge 29 moves in the potential well 24 of the infrared detection unit 3, passes through the bias control channel 27, moves to the potential well 25 of the charge storage unit 23, is accumulated therein, and collects signal charges 30. Form. Since the potential Vt of the potential well 25 of the charge storage unit 23 is higher than the potential Vd of the potential well 24 of the infrared detection unit 3, the signal charge 29 moves immediately after the charge is generated. Accordingly, since the signal charge 29 does not remain in the potential well 24 of the infrared detection unit 3, the potential of the potential well 24 is always kept at the same Vd as the potential of the channel potential of the bias control gate.
[0046]
Next, when the charge accumulation period ends, the transfer gate unit 12 is turned on. At this time, as shown in FIG. 2B, the clock φT applied to the transfer gate electrode 11 becomes “H”, and the channel potential of the transfer gate portion 12 is switched from 28 to 28 ′. As a result, the signal charge 29 ′ accumulated in the potential well 25 of the charge accumulation unit 23 passes through the transfer gate channel 28 ′, is transferred to the potential well 26 of the vertical CCD unit 6, is accumulated therein, and is signaled. A charge collection 30 'is formed. At this time, the charge storage unit 23 is reset, and the potential of the charge storage unit 23 becomes the channel potential potential Vt when the transfer gate unit 12 is turned on. The transfer gate unit 12 is turned on at a predetermined cycle, and the signal charges accumulated in the charge accumulation unit 23 are transferred to the potential well 26 of the vertical CCD unit 6. In this specification, this predetermined cycle is called a unit accumulation period.
[0047]
After such a charge transfer operation is completed, as described above, the signal charge collection 30 'is transferred by the vertical CCD and the horizontal CCD, and is output to the outside of the element through the FDA.
[0048]
Further, since the infrared solid-state imaging device of the present invention accumulates the signal charge converted by the infrared detection unit during the unit accumulation period, the charge accumulation unit 23 is compared with the signal charge converted during the unit accumulation period. When the capacitance Cs is small, as shown in FIG. 3A, the signal charge 30 generated in the infrared detection unit 3 is not only in the potential well 25 of the charge storage unit 23 but also in the potential well 23 of the infrared detection unit 3. Are also accumulated. In such a case, since the potential of the infrared detection unit 3 may be affected, as shown in FIG. 3B, the capacitance Cs of the charge storage unit 23 is compared with the signal charge converted into the unit storage period. Therefore, it is preferable to set so that all signal charges can be stored in the potential well 25 of the charge storage unit 23. Quantitatively, it is preferable to set Cs so as to satisfy the following formula (6).
[0049]
[Expression 2]

[0050]
In the above equation (6), Q represents the signal charge amount [C] that the infrared detector 3 converts into unit accumulation time. Cs is determined by the area of the two

electrodes

21 and 22, the thickness of the interlayer insulating film 14, and the dielectric constant of the interlayer insulating film 14. Therefore, in order to set Cs large, it is preferable to reduce the thickness of the interlayer insulating film 14 and to form the interlayer insulating film with a nitride film having a large dielectric constant.
[0051]
Since the infrared solid-state imaging device 40 shown in FIG. 1 includes the charge storage unit 23 above the infrared detection unit 3, the entrance rate (the ratio of the area of the infrared detection unit to the pixel area) does not decrease. Therefore, by forming the charge storage portion, the infrared detection efficiency of the element does not decrease. In addition, since the structure of the charge storage portion 23 is a parallel plate capacitor, the manufacturing process does not require a complicated process such as changing the mask, and further, the thickness of the interlayer insulating film 14 is adjusted. The capacitance Cs can be easily adjusted.
[0052]
Furthermore, by increasing the capacitance Cs, the potential Vd of the infrared detecting unit 3 can be kept low without being affected by the signal charge. By doing so, as shown in the above formula (4), the barrier drop Δφ of the electrical barrier height due to the Schottky junction is reduced, and accordingly, the darkness generated in the infrared detecting unit 3 shown in the above formula (5). The current becomes smaller. That is, by increasing the capacitance Cs, dark current noise can be reduced, and by suppressing the dark current noise, an infrared solid-state imaging device can be used at a higher temperature than before, and cooling for cooling the device is possible. It is possible to reduce the size of the device and reduce power consumption.
[0053]
Embodiment 2. FIG.
Next, with reference to FIG. 4, the infrared solid-state image sensor 41 concerning Embodiment 2 of this invention is demonstrated. The element 41 of the present embodiment is characterized in that a vertical CSD 33, which is a charge sweeping element having a charge transfer capability that is remarkably superior to that of a CCD, is used in a signal charge readout circuit. 3, the charge storage unit 23, the bias control unit 20, and the vertical CSD unit 33 have a monolithic structure formed on the same P-type Si semiconductor substrate 1. The structures of the bias control unit 20, the charge storage unit 23, and the N-type impurity region 18 are the same as those of the element 40.
[0054]
The vertical CSD unit 33 includes a CSD channel 31 formed of an N-type impurity region formed in the semiconductor substrate 1, a gate oxide film 7 covering the CSD channel 31, a CSD electrode 32 formed of polysilicon stacked on the gate oxide film 7, and The metal wiring 9 is electrically connected to the CSD electrode 32. The transfer gate portion 12 ′ is a gate portion of a MOS transistor having the N-type impurity region 18 as a source region and the CSD channel 31 as a drain region. A gate oxide film is formed on the high-concentration P-type impurity region 34 of the semiconductor substrate 1. 7 is provided. The gate electrode 11 of polysilicon formed through 7 is provided. Since the gate electrode 11 and the CSD electrode 32 of the transfer gate portion 12 ′ are continuous, the potentials of the gate electrode 11 and the CSD electrode 32 are equal.
[0055]
The clock voltages applied to the gate electrode 11 and the CSD electrode 32 are ternary values “L”, “H”, and “HH”, and the transfer gate portion 12 ′ uses the high-concentration P-type impurity region 34 as a channel. Since it is used, the transfer gate unit 12 'is turned on only when the applied clock voltage is "HH".
[0056]
Next, the infrared solid-state imaging operation of the element 41 will be described. The operation of the element 41 until the infrared ray incident on the infrared detection unit 3 is converted into a signal charge and transferred to the charge storage unit 23 is the same as that of the element 40. After the signal charge is stored in the charge storage unit 23, when the clock voltage “HH” is applied to the gate electrode 11, the transfer gate unit 12 ′ is turned on and stored in the charge storage unit 23 and the N-type impurity region 18. The signal charges thus passed through the high-concentration P-type impurity region 34, which is a transfer gate channel, are transferred to the CSD channel 31.
[0057]
After such charge transfer is completed, the signal charge is transferred in the vertical direction of the array by the CSD transfer operation. Since the clock voltage applied to the CSD electrode 32 and the gate electrode 11 is “H” or “L” during the CSD transfer period, the transfer gate 12 ′ is not turned on during the CSD transfer. The reading operation until the signal charge is output to the outside of the element is the same as that of the element 40.
[0058]
The vertical CSD section 33 has one potential well formed by the entire channel extending in the transfer direction, and has a much larger charge transfer capability than the CCD, so that a very large amount of data transferred from the charge storage section 23 is obtained. Signal charges can be dealt with. That is, by setting the charge reading circuit to CSD, the aperture ratio of the element 41 is improved, and the amount of charge handled and the dynamic range are improved.
[0059]
Embodiment 3 FIG.
FIG. 5 shows an infrared solid-state image sensor 42 according to the third embodiment of the present invention. The element 42 of the present embodiment is the same as the element 40 except that the first electrode 21 constituting the charge storage unit 23 is electrically connected to the gate electrode 19 of the bias control unit 20. .
[0060]
The element 42 uses the end portion of the first electrode 21 as a wiring to the gate electrode 19 to reduce the number of wirings arranged in the element 42. Therefore, it is possible to form the infrared detecting section 3 having a large area by the element 42, and the infrared detection sensitivity of the element is improved.
[0061]
A structure in which the first electrode 21 constituting the charge storage unit 23 is electrically connected to the gate electrode 19 of the bias control unit 20 is used in the infrared solid-state imaging device 41 according to the second embodiment shown in FIG. May be.
[0062]
Embodiment 4 FIG.
Next, an infrared solid-state imaging device according to Embodiment 4 of the present invention will be described. As shown in FIG. 6, the element of the present embodiment is characterized in that the bias voltage applied to the bias control gate unit 19 by the DC power source 35 is kept constant during the imaging operation. The configuration is the same as that of the element 40 according to the first embodiment. In the element according to the fourth embodiment, since the potential well 24 of the infrared detecting unit 3 and the channel potential 27 of the bias control unit 20 are maintained at Vd by the DC power source 35, the signal charge 29 generated in the infrared detecting unit 3 is Immediately after the occurrence, it moves to the potential well 25 of the charge storage section 23. For this reason, it is possible to prevent the cutoff wavelength and the detection sensitivity from being lowered during the operation of the device, and to obtain an infrared solid-state imaging device having excellent optical characteristics.
[0063]
A configuration in which the bias voltage applied to the bias control gate by the DC power source is made constant may be used for the infrared solid-state imaging device of the second or third embodiment.
[0064]
Embodiment 5 FIG.
The infrared solid-state image sensor according to the fifth embodiment of the present invention will be described below. As shown in FIG. 7, the element of the present embodiment uses a pulse voltage as a bias voltage applied to the bias control gate 19 by the pulse power supply 36. The infrared solid-state image sensor according to the fifth embodiment is the same as the infrared solid-state image sensor according to the first embodiment except that the bias voltage is a pulse voltage.
[0065]
Specifically, the element according to the present embodiment is configured to set the voltage applied to the bias control unit to the “H” voltage a plurality of times during the unit saving period. One pulse cycle time of the pulse voltage 36 is shorter than the clock cycle time applied to the transfer gate 11.
[0066]
Next, the operation of the element according to the fifth embodiment will be described with reference to FIGS. FIG. 7A shows a case where the bias voltage VB applied to the bias control gate 19 is “L”. At this time, since the potential of the channel potential 27 ′ of the bias control unit 20 is 0, the generated signal charge is preliminarily accumulated in the potential well 24 of the detector 3, and a signal charge preparatory set 30 a is formed. On the other hand, a set of signal charges 30 b is stored in advance in the potential well 25 of the charge storage unit 23.
[0067]
Next, as shown in FIG. 7B, when the bias voltage applied to the bias control gate 19 is “H”, the channel potential potential 27 becomes Vd and is stored in the potential well 24 of the infrared detector 3. The signal charge preliminary set 30 a is transferred to the potential well 25 of the charge storage unit 23 and stored therein. As described above, when the pulse voltage is applied to the control gate unit 20 and the potential of the channel potential is set to “L” a plurality of times during the unit accumulation period, the operations shown in FIGS. 7A and 7B are repeated. The signal charges generated in the infrared detection unit 3 are transferred to the charge storage unit 23 in a plurality of times, and a set 30 of signal charges is formed here. Thereafter, as shown in FIG. 8, when the transfer gate 11 is turned on every unit accumulation period, the potential of the channel potential 28 ′ of the transfer gate portion 12 becomes Vt, so that the signal accumulated in the charge accumulation portion 23 The charge set 30 is transferred to the potential well 26 of the vertical CCD unit 6.
[0068]
In the signal charge transfer described above, if the timing for turning on the bias control gate 19 is set while the CCD is stopped (for example, a horizontal flanking period), the reset voltage of the infrared detection unit is applied to the vertical CCD unit 6. It is not affected by the clock noise caused by the generated clock.
[0069]
In addition, the number of division transfers from the infrared detection unit to the charge accumulation unit is sufficiently increased to reduce the bias of the infrared detection unit during the unit preliminary accumulation period to a level that can be ignored. be able to.
[0070]
A configuration in which the bias voltage applied to the bias control gate by the pulse power supply is pulsed may be employed in the infrared solid-state imaging device of the second or third embodiment.
[0071]
Embodiment 6 FIG.
Next, an infrared solid-state image sensor according to Embodiment 6 of the present invention will be described with reference to FIG. The element of this embodiment is characterized in that the voltage applied to the bias control gate unit 19 is controlled by a variable DC voltage 37 provided outside the element. The voltage applied by the variable DC voltage 37 varies depending on the background temperature at the time of imaging or the temperature of the subject. The applied voltage of the element of the present embodiment is the same as the element of the first embodiment except that a bias power supply is provided outside.
[0072]
The potential of the infrared detection unit 3 during the signal charge accumulation period is given by the channel potential 27 of the bias control gate unit 20. That is, the potential of the infrared detecting unit 3 is controlled by the voltage VB applied to the bias control gate electrode 19. When the potential of the infrared detector 3 changes, the optical barrier φ is caused by the Schottky effect. _bp Changes, and accordingly, the cutoff wavelength and infrared detection sensitivity change. That is, by adjusting the voltage VB applied to the bias control electrode 19, the potential of the infrared detection unit 3 can be adjusted, and the optical characteristics of the infrared detection unit 3 can be controlled.
[0073]
The element of this embodiment can control the voltage applied to the bias control electrode 19 independently of another drive voltage or drive clock provided in the element by using the variable DC power source 37. it can. As described above, since the variable DC voltage 37 changes the applied voltage in accordance with the background temperature or the temperature of the subject at the time of imaging, the element of the present embodiment feeds back the imaging environment to the element, and bias By adjusting the voltage applied to the control electrode, the optical characteristics of the element can be adjusted according to the imaging environment.
[0074]
【The invention's effect】
In the infrared solid-state imaging device of the present invention, by arranging a charge storage unit having a large capacitance above the infrared detection unit, the aperture ratio of the device is increased, and the bias voltage of the infrared detection unit is kept low. In addition, the amount of charge handled by the device can be increased.
[0075]
The infrared solid-state imaging device of the present invention can improve the dynamic range of the device by using CSD as a signal charge readout circuit and reading out a very large amount of signal charge transferred from the charge storage unit with CSD.
[0076]
The infrared solid-state imaging device of the present invention connects the electrode constituting the charge storage section to the gate electrode of the bias control gate, reduces the number of wiring of the device, and increases the aperture ratio of the device, thereby improving the infrared detection efficiency of the device. Can be improved.
[0077]
The infrared solid-state imaging device according to the present invention maintains a bias voltage constant by a DC power supply, thereby preventing a potential drop in the infrared detection unit and preventing a cut-off wavelength drop and a drop in infrared detection efficiency.
[0078]
The infrared solid-state imaging device of the present invention uses a pulse voltage as a voltage applied to the bias control unit, thereby preventing a potential drop in the infrared detection unit and preventing a cutoff wavelength and infrared detection efficiency from decreasing.
[0079]
The infrared solid-state imaging device of the present invention can change the optical characteristics of the device according to the imaging environment by applying a voltage to the bias control unit by an external power source.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a unit pixel of an infrared solid-state image sensor according to a first embodiment of the present invention.
FIG. 2 is a potential diagram showing the operation of the infrared solid-state imaging device according to the first embodiment of the present invention. FIG. 2A shows a state in which signal charges are transferred from the infrared detection unit to the charge storage unit. ) Shows a state in which signal charges are transferred from the charge storage unit to the CCD unit.
FIGS. 3A and 3B are potential diagrams showing the operation of the infrared solid-state imaging device according to the first embodiment of the present invention, where FIG. 3A shows a case where the capacitance Cs of the charge storage unit is small, and FIG. 3B shows the charge storage unit; The case where the electrostatic capacitance Cs of is large is shown.
FIG. 4 is a sectional view of a unit pixel of an infrared solid-state image sensor according to a second embodiment of the present invention.
FIG. 5 is a sectional view of a unit pixel of an infrared solid-state image sensor according to a third embodiment of the present invention.
FIG. 6 is a potential diagram showing an operation of the infrared solid-state imaging element according to the fourth embodiment of the present invention.
7A and 7B are potential diagrams showing the operation of the infrared solid-state imaging device according to the fifth embodiment of the present invention, where FIG. 7A shows a state where signal charges are accumulated in the infrared detection unit, and FIG. 7B shows an infrared detection unit. The signal charge is transferred from the battery to the charge storage unit.
FIG. 8 is a potential diagram showing the operation of the infrared solid-state imaging device according to the fifth embodiment of the present invention, and shows a state in which signal charges are transferred from the charge storage unit to the CCD unit.
FIG. 9 is a potential diagram showing the operation of the infrared solid-state image sensor according to the sixth embodiment of the present invention;
FIG. 10 is a cross-sectional view of a unit pixel of a conventional infrared solid-state image sensor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 Schottky electrode, 3 Infrared detection part, 6 CCD channel, 7 Gate oxide film, 8 CCD electrode, 9 CCD electrode wiring, 10 Vertical CCD part, 11 Transfer gate electrode, 12 Transfer gate part, 14 Interlayer Insulating film, 19 bias control electrode, 21 first electrode, 22 second electrode, 31 CSD channel, 32 CSD electrode, 33 vertical CSD section, 35 DC power supply, 36 pulse power supply, 37 external variable DC power supply.

Claims

In an infrared imaging element in which an infrared detection unit having a Schottky junction or a heterojunction for converting infrared rays into signal charges and a readout circuit unit for reading the signal charges are formed on the same semiconductor substrate,
A bias control unit including a bias control gate formed of a MOS structure which is formed in a bias control region adjacent to the infrared detection unit of the same semiconductor substrate and controls a potential of the infrared detection unit;
A first metal electrode that is disposed on the infrared detection unit and reflects infrared light transmitted through the infrared detection unit to the infrared detection unit, an insulating film layer disposed on the first metal electrode, and the insulating film layer A charge storage unit comprising: a second metal electrode disposed on the first electrode; and the second metal electrode electrically connected to a drain of the bias control gate ;
The transfer gate region adjacent to the readout circuit portion of the same semiconductor substrate is controlled, and includes a transfer gate electrically connected to the readout circuit portion,
The signal charge converted by the infrared detection unit is transferred to the charge storage unit by the bias control unit, and stored in the charge storage unit,
An infrared solid-state imaging device, wherein the signal charge stored in the charge storage unit is transferred to the readout circuit unit by the transfer gate at a predetermined timing.

2. The infrared solid-state imaging device according to claim 1, wherein at least a part of the readout circuit unit is a charge sweeping device.

3. The infrared solid-state imaging device according to claim 1, wherein the first metal electrode is electrically connected to a gate electrode of the bias control gate .

The infrared solid-state imaging device according to any one of claims 1 to 3, wherein the bias control unit includes a direct current power source that keeps the potential of the infrared detection unit constant.

The bias control unit transfers the signal charge converted by the infrared detection unit to the charge storage unit every first cycle time,
4. The transfer gate according to claim 1, wherein the transfer gate transfers the signal charge accumulated in the charge accumulation unit to the readout circuit unit every second cycle time longer than the first cycle time. The infrared solid-state image sensor as described in any one.

The infrared solid-state imaging device according to claim 1, wherein an optical characteristic of the infrared detection unit is controlled by applying a voltage to the bias control unit by an external power source.