JPH0210439A - Printed board diagnosing system - Google Patents

Printed board diagnosing system

Info

Publication number
JPH0210439A
JPH0210439A JP63160380A JP16038088A JPH0210439A JP H0210439 A JPH0210439 A JP H0210439A JP 63160380 A JP63160380 A JP 63160380A JP 16038088 A JP16038088 A JP 16038088A JP H0210439 A JPH0210439 A JP H0210439A
Authority
JP
Japan
Prior art keywords
diagnosis
diagnostic
logic element
input
printed board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63160380A
Other languages
Japanese (ja)
Inventor
Hitoshi Mogi
茂木 均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63160380A priority Critical patent/JPH0210439A/en
Publication of JPH0210439A publication Critical patent/JPH0210439A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To execute diagnosis with a high rate at a high speed by providing an input turning-back means, a self-diagnosing means, and an output turning- back means correspondingly to each logic element and selectively performing input turning-back diagnosis, internal diagnosis, and output turning-back diagnosis for each logic element in accordance with diagnostic information. CONSTITUTION:Input turning-back means 10 and 11, self-diagnosing means 32, 33, and 34, and output turning-back means 14 and 15 or 16 and 17 for each logic element 3 are provided correspondingly to each logic element (processor) 3. Diagnostic information 1 is provided which includes at least the logic element number of the diagnosis object, the diagnosis route number, designation of self-diagnosis of the logic element, input/output turning-back information of diagnostic information, and test data. Each of plural logic elements 3 mounted on a printed board 1 is selectively subjected to input turning-back diagnosis, internal diagnosis, and output turning-back diagnosis repeatedly by diagnostic information 1 to diagnose the entire printed board 1.

Description

【発明の詳細な説明】 〔概要〕 複数個の論理素子、例えば、マイクロプロセンサー等が
搭載されているプリント板の診断方式に関し、 プリント板に搭載されている複数個の高集積化素子(I
C,LSI)の内部回路、マイクロプロセッサ−の内部
回路1周辺回路の機能診断を短時間で、且つ正確に行う
ことを目的とし、 プリント板に搭載されている各論理素子に対応して、入
力折り返し手段と、論理素子の自己診断手段と、出力折
り返し手段と、少なくとも、診断対象の論理素子番号9
診断ルート番号、論理素子の自己診断指定9診断情報の
入力、出力折り返し指定情報、テストデータ(パスワー
ド)を含む診断情報とを設け、プリント板に搭載されて
いる複数個の論理素子に対して、特定の順序で、各論理
素子毎に、上記診断情報によって、入力側折り返し診断
、論理素子の内部診断、出力折り返し診断を選択的に行
うことを繰り返して、該プリント板の全体の診断を行う
ように構成する。
[Detailed Description of the Invention] [Summary] Regarding a diagnostic method for a printed board on which a plurality of logic elements, such as a microprocessor sensor, etc. are mounted, a plurality of highly integrated elements (I
The purpose of this test is to quickly and accurately perform functional diagnosis of the internal circuits of C, LSI) and the internal circuits 1 and peripheral circuits of microprocessors. A folding means, a logic element self-diagnosis means, an output folding means, and at least a logic element number 9 to be diagnosed.
Diagnosis route number, logic element self-diagnosis designation 9 Diagnosis information input, output return designation information, and diagnostic information including test data (password) are provided for multiple logic elements mounted on a printed board. The input side loop diagnosis, logic element internal diagnosis, and output loop diagnosis are selectively repeated for each logic element in a specific order based on the above diagnostic information, thereby diagnosing the entire printed board. Configure.

〔産業上の利用分野〕[Industrial application field]

本発明は、複数個の論理素子、例えば、マイクロプロセ
ッサ−等が搭載されているプリント板の診断方式に関す
る。
The present invention relates to a method for diagnosing a printed circuit board on which a plurality of logic elements, such as a microprocessor, are mounted.

最近の論理素子の高集積化動向に伴って、プリント板に
搭載される論理素子も、マイクロプロセンサーといった
複雑な機能を持つものが、然も、複数個搭載されるよう
になり、通常のプリント板の入力端子に、物理レベルの
データを入力して、その応答結果データで該プリント板
の内部回路の正常性を診断することが不可能な状況にな
ってきており、どのように高度で、且つ複雑な機能を備
えた論理素子が搭載されていても、該プリント板の正常
性を、短時間に診断できる診断方式が必要とされるよう
になってきた。
With the recent trend towards higher integration of logic elements, the logic elements mounted on printed circuit boards are now equipped with multiple logic elements with complex functions such as micro-prosensors. It has become impossible to input physical-level data into the input terminals of a printed board and use the response result data to diagnose the normality of the internal circuit of the printed board. In addition, there is a need for a diagnostic method that can diagnose the normality of a printed circuit board in a short time even if it is equipped with a logic element having a complicated function.

〔従来の技術と発明が解決しようとする課題〕第4図は
従来のプリント板の診断方式を説明する図である。
[Prior art and problems to be solved by the invention] FIG. 4 is a diagram illustrating a conventional diagnostic method for printed circuit boards.

従来、集積回路(IC)、高集積回路(LSI) 3等
を使用したプリント板1のユニット試験においては、該
プリント板1の入力コネクタピン1aより、複数個の診
断情報を組み合わせて、該プリント板1の内部回路に入
力させ、該内部回路の出力結果を該プリント板1の出力
コネクタピン1bから取り出して診断を行っていた。
Conventionally, in a unit test of a printed board 1 using an integrated circuit (IC), a highly integrated circuit (LSI), etc., a plurality of pieces of diagnostic information are combined from the input connector pin 1a of the printed board 1, and the Diagnosis was performed by inputting the input to the internal circuit of the board 1 and taking out the output result of the internal circuit from the output connector pin 1b of the printed board 1.

この従来の診断方式においては、プリント板1の内部回
路の構成に応じて、特定の物理レベルの診断データを入
力し、該プリント板1の内部回路3の動作の確認を行う
ものである。
In this conventional diagnostic method, diagnostic data at a specific physical level is input according to the configuration of the internal circuit of the printed board 1, and the operation of the internal circuit 3 of the printed board 1 is checked.

然して、最近の論理素子3の高集積化、プリント板1上
での実装密度の向上、各種マイクロプロセッサ−の搭載
により、上記プリント板lの入力コネクタピン1aより
、物理レベルの診断データを組み合わせて、これらの論
理素子3を搭載したプリント板を診断することが困難に
なってきた。
However, due to the recent high integration of logic elements 3, improved packaging density on the printed circuit board 1, and mounting of various microprocessors, it is now possible to combine diagnostic data at the physical level from the input connector pin 1a of the printed circuit board 1. It has become difficult to diagnose printed circuit boards equipped with these logic elements 3.

例えば、 (1)診断率を高めようとすると、診断時間が増加する
For example: (1) If you try to increase the diagnosis rate, the diagnosis time will increase.

(2)物理レベルの診断データベースでは、上記高密度
化された高集積回路(LSI) 3の内部回路。
(2) In the physical level diagnostic database, the internal circuit of the high-density highly integrated circuit (LSI) 3.

マイクロプロセッサ−の内部回路を事実上診断すること
ができず、診断範囲は、これらの論理素子3のインタフ
ェース周辺に限定される。
It is virtually impossible to diagnose the internal circuits of the microprocessor, and the scope of diagnosis is limited to the area around the interfaces of these logic elements 3.

(3)例え、障害を検出しても、障害箇所を切り分ける
のに必要な診断データを得ることが難しく、障害箇所の
調査時間が長くなってしまう。
(3) Even if a fault is detected, it is difficult to obtain diagnostic data necessary to isolate the fault location, and the time required to investigate the fault location becomes long.

等の問題があった。There were other problems.

このような事情により、従来の物理レベルの診断データ
による診断方式では、高密度化された高集積回路(LS
I)、マイクロプロセッサ−3等を搭載したプリント板
1に対して、診断が不可能になってきた。
Due to these circumstances, the conventional diagnosis method using diagnostic data at the physical level is
I) It has become impossible to diagnose the printed circuit board 1 equipped with a microprocessor 3 and the like.

本発明は上記従来の欠点に鑑み、高集積回路(LSI)
、マイクロプロセッサ−等の高機能の論理素子を搭載し
たプリント板を診断するのに、液高集積回路(LSI)
、マイクロプロセッサ−等には、高度な機能、及び自己
診断機能があることに着目して、有効な診断、障害切り
分は方式を提供することを目的とするものである。
In view of the above-mentioned conventional drawbacks, the present invention provides a highly integrated circuit (LSI).
Highly integrated circuits (LSI) are used to diagnose printed circuit boards equipped with high-performance logic elements such as microprocessors.
, microprocessors, etc. have advanced functions and self-diagnosis functions, and the object of this invention is to provide an effective diagnosis and fault isolation method.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明のプリント板診断方式の原理を示した図
である。
FIG. 1 is a diagram showing the principle of the printed board diagnosis method of the present invention.

上記の問題点は下記の如くに構成されたプリント板診断
方式によって解決される。
The above problems are solved by a printed circuit board diagnosis method configured as follows.

複数個の論理素子3が搭載されているプリント板lの診
断方式であって、 各論理素子3に対応して、入力折り返し手段(10、1
1)と、論理素子3の自己診断手段32,33.34と
、出力折り返し手段14.15.又は、16.17と。
This is a diagnostic method for a printed board l on which a plurality of logic elements 3 are mounted, in which input return means (10, 1
1), self-diagnosis means 32, 33, 34 of the logic element 3, and output folding means 14, 15. Or 16.17.

少なくとも、診断対象の論理素子番号9診断ルート番号
、論理素子の自己診断指定1診断情報の入力、出力折り
返し指定情報、テストデータ(パスワード)を含む診断
情報■とを設け、プリント板1に搭載されている複数個
の論理素子3に対して、特定の#lf(序で、各論理素
子3毎に、上記診断情報■によって、入力側折り返し診
断。
At least, the number of the logic element to be diagnosed 9 the diagnosis route number, the self-diagnosis designation of the logic element 1 the input of diagnostic information, the output return designation information, and the diagnostic information (2) including test data (password) are provided and mounted on the printed circuit board 1. For a plurality of logic elements 3, input-side wrap-around diagnosis is performed using the above-mentioned diagnostic information (2) for each logic element 3.

論理素子3の内部診断、出力折り返し診断を選択的に行
うことを繰り返して、該プリント板1の全体の診断を行
うように構成する。
The configuration is such that the entire printed circuit board 1 is diagnosed by repeating selectively performing the internal diagnosis of the logic element 3 and the output return diagnosis.

〔作用〕[Effect]

即ち、本発明によれば、複数個の論理素子、例えば、マ
イクロプロセッサ−等が搭載されているプリント板の診
断方式において、先ず、外部から入力する診断情報とし
て、診断範囲を限定する情報とし、この診断情報により
プリント板上に搭載されている論理素子、例えば、マイ
クロプロセッサ−単位の診断を選択的に行うことができ
る。
That is, according to the present invention, in a method for diagnosing a printed circuit board on which a plurality of logic elements, for example, a microprocessor, etc. are mounted, first, as diagnostic information input from the outside, information that limits the diagnostic range is used; Using this diagnostic information, it is possible to selectively diagnose each logic element mounted on the printed board, such as a microprocessor.

又、該プリント板に搭載されている高密度化された高集
積回路(LSI)、及びマイクロプロセッサの内部回路
と、その周辺回路に対して、機能診断ができるように、
自己診断手段を持たせ、外部からの診断情報で、該自己
診断手段の起動、該自己診断結果の出力レジスタへの書
き込み指示ができるようする。
In addition, in order to be able to perform functional diagnosis of the high-density highly integrated circuit (LSI) mounted on the printed board, the internal circuit of the microprocessor, and its peripheral circuits,
A self-diagnosis means is provided, and diagnosis information from the outside can be used to activate the self-diagnosis means and to instruct writing of the self-diagnosis results to an output register.

又、各論理素子、例えば、マイクロプロセッサ−単位毎
に、診断情報の入力レジスタ(INLET LOOP)
折り返し、出力レジスタ(OIITLET LOOP)
折り返し機構を持たせ、上記外部からの診断情報で指定
可能にした。
In addition, each logic element, for example, a microprocessor, has an input register (INLET LOOP) for diagnostic information.
Loopback, output register (OIITLET LOOP)
It has a loopback mechanism and can be specified using the above-mentioned external diagnostic information.

上記診断情報の内の診断範囲を限定する情報として、診
断対象のプロセッサ番号、順次診断していくルートを示
すルート番号、マイクロプロセッサ−の自己診断の指定
1診断情報の人力レジスタ(INLET LOOP)折
り返し指定1診断情報の出力レジスタ(OUTLET 
LOOP)折り返し指定、起動・結果情報には、例えば
、起動ビット リターンビット(診断終了時に ゛オン
゛ とするビット)、テストデータ (各マイクロプロ
セッサ−との交信用ブタ:合い言葉)等がある。
The information that limits the scope of diagnosis in the above diagnostic information includes the processor number to be diagnosed, the route number indicating the sequential diagnosis route, the designation of microprocessor self-diagnosis, and the manual register (INLET LOOP) of the diagnostic information. Specified 1 diagnostic information output register (OUTLET)
LOOP) loopback designation, startup/result information includes, for example, startup bit, return bit (bit to be turned on at the end of diagnosis), test data (pig for communication with each microprocessor: password), etc.

先ず、診断順序として、プロセッサ患1の入力レジスタ
rlNLET LOOPJ折り返し指定で入力レジスタ
の折り返し診断を行い、期待される診断情報が戻ってく
るかを確認する。
First, in the order of diagnosis, input register loopback diagnosis is performed with the input register rlNLET LOOPJ loopback designation of processor patient 1, and it is confirmed whether the expected diagnostic information is returned.

次に、プロセッサNllのプロセッサ診断を自己診断の
指示で起動し、その診断結果を入力側の出力レジスタ 
(OUTLET LOOP)に出力させて確認する。
Next, start the processor diagnosis of processor Nll with a self-diagnosis instruction, and send the diagnosis result to the output register on the input side.
Check by outputting to (OUTLET LOOP).

次に、プロセッサ階1の出力レジスタrOUTLETL
OOI’ J折り返し指定で出力レジスタの折り返し診
断を行い、期待される診断情報が戻ってくるかどうかを
確認する。このとき、該診断情報はプロセッサ&1の中
をスルーで通過することができるように構成しておく。
Next, the output register rOUTLETL of processor floor 1
Perform loopback diagnosis of the output register with OOI'J loopback specification and check whether the expected diagnostic information is returned. At this time, the configuration is such that the diagnostic information can pass through the processor &1.

その次に、プロセッサNo、 2の入力レジスタrlN
LET LOOPJ折り返し確認、そして、プロセッサ
隘2のプロセッサ診断、更に、その出力レジスタrOU
TLET LOOP J折り返し確認を行う。
Next, input register rlN of processor No. 2
LET LOOPJ return confirmation, processor diagnosis of processor 2, and its output register rOU
TLET LOOP J Check back.

このようにして、各プロセッサの動作速度で、診断結果
が順次出力レジスタ(OUTLET LOOPレジスク
)に出力され、高速に、指定した診断ルートに沿って、
プリント板の診断を実行することができる。
In this way, the diagnostic results are sequentially output to the output register (OUTLET LOOP register) at the operating speed of each processor, and the diagnostic results are outputted at high speed along the specified diagnostic route.
Printed board diagnostics can be performed.

従って、最近、診断が難しくなってきた、高密度の高集
積回路(LSI)、高機能をもったマイクロプロセッサ
−搭載のプリント板のユニント試験、又は装置試験を、
若干の診断回路を該チップ等に追加することにより、よ
り高速に、高診断率で実行できるようになり、製品の品
質の向上、及びコストダウンに効果がある。
Therefore, in recent years, diagnosis has become difficult, such as unit testing of printed circuit boards equipped with high-density, highly integrated circuits (LSI), and highly functional microprocessors, or equipment testing.
By adding some diagnostic circuits to the chip etc., it becomes possible to execute the test at higher speed and with a higher diagnostic rate, which is effective in improving product quality and reducing costs.

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

前述の第1図が本発明のプリント板診断方式の原理図で
あり、第2図は本発明の一実施例を示した図であり、(
a)はプリント板の構成例を示し、(b)は診断情報9
診断結果情報のフォーマット例を示し、第3図はプロセ
ッサの自己診断機構の例を説明する図であって、第2図
に示した人力レジスタ(INLET LOOP)折り返
し手段10,11.プロセッサ自己診断手段33,34
.35(第3図参照)、出力レジスタ(OUTLET 
LOOP)折り返し手段14.15.又は、16、17
及び、診断情報■2診断結果情報■が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。
The above-mentioned FIG. 1 is a diagram showing the principle of the printed board diagnosis method of the present invention, and FIG. 2 is a diagram showing an embodiment of the present invention.
(a) shows an example of the configuration of a printed board, (b) shows diagnostic information 9
An example of the format of diagnosis result information is shown in FIG. 3, which is a diagram illustrating an example of a self-diagnosis mechanism of a processor. Processor self-diagnosis means 33, 34
.. 35 (see Figure 3), output register (OUTLET
LOOP) folding means 14.15. Or 16, 17
The diagnostic information (2) and the diagnostic result information (2) are necessary means for carrying out the present invention. Note that the same reference numerals indicate the same objects throughout the figures.

以下、第1図、第2図によって、本発明のプリント板診
断方式を説明する。
Hereinafter, the printed board diagnosis method of the present invention will be explained with reference to FIGS. 1 and 2.

本実施例においては、説明の便宜上、プロセッサ(1)
 〜(4) ニ対して、ルート(1?0IJTE) (
1) 、 (2) テ診断ルートを結び、ルー) (R
OUTE) (1)からの診断と、ルート(ROUTE
) (2)からの診断ができる場合について示した。
In this embodiment, for convenience of explanation, processor (1)
~(4) For 2, root (1?0IJTE) (
1) , (2) Connect the diagnostic routes, Rou) (R
Diagnosis from (1) and route (ROUTE)
) Cases in which diagnosis can be made from (2) are shown.

先ず、本発明のプリント板診断方式を実現する為には、
プリント板1に搭載する各チップ(又は、高集積回路(
LSI)、又はマイクロプロセッサ〜) 3の内部は第
2図(a)、及び第3図に示した構成をとる必要がある
First, in order to realize the printed board diagnosis method of the present invention,
Each chip (or highly integrated circuit) mounted on the printed board 1
The internal structure of the LSI (LSI) or microprocessor (3) must have the configuration shown in FIGS. 2(a) and 3.

即ち、第2図(a)での、各チップ3間を接続している
入力レジスタ(INLET LOOP) 10,15.
1?、出力レジスタ(OUTLET LOOP) 11
,14,16、及び、第3図に示したチップ3内の回路
35に対する自己診断機構33〜34を内蔵しておく必
要がある。
That is, the input registers (INLET LOOP) 10, 15, which connect each chip 3 in FIG. 2(a).
1? , Output register (OUTLET LOOP) 11
, 14, 16, and self-diagnosis mechanisms 33-34 for the circuit 35 in the chip 3 shown in FIG.

このような回路の内蔵は、最近の超高集積化動向から、
特に、本発明を妨げる要因になることはな(なってきた
Built-in circuits like this are becoming more and more popular due to the recent trend towards ultra-high integration.
In particular, it has not become a factor that hinders the present invention.

第2図(a)において、複数個のプロセッサ(1)。In FIG. 2(a), a plurality of processors (1).

(2) 、 (3) 、 (4)からなるプリント板の
診断方法について、以下に具体的に説明する。
The printed board diagnostic method consisting of (2), (3), and (4) will be specifically explained below.

本実施例の場合、ルー) (ROIITE) (1)を
指定した場合((b)図の診断情報■においては、r 
5TARTROIJTE ltJ  rRETURN 
ROUTE Nolで指定することができる)、診断の
順序としては、 プロセッサ(1)峙プロセッサ(2)→プロセッサ(3
) =Oプロセッサ(4) となる。
In the case of this example, if (ROIITE) (1) is specified ((b) In the diagnostic information ■ in the figure, r
5TARTROIJTE ltJ rRETURN
(can be specified by ROUTE Nol), the order of diagnosis is processor (1) facing processor (2) → processor (3).
)=O processor (4).

各プロセッサ3は診断情報■(第2図(b)参照)の内
容を確認して、該指定されたルートl1mに従って、順
次、出力レジスタ(OUTLET LOOP) 11゜
又は、14.又は、16に診断情報■を渡していく。
Each processor 3 checks the contents of the diagnostic information (see FIG. 2(b)) and sequentially registers the output register (OUTLET LOOP) 11° or 14. according to the specified route l1m. Alternatively, the diagnostic information ■ is passed to 16.

このとき、各プロセッサ3は該診断情報のテストチップ
?k(TEST CIIIP No、)が自己のプロセ
ッサ隘と一致したら診断を実行し、診断結果を戻りのル
ート (r RETLIRN ROUTENo、 Jで
指定)に渡すように動作する。
At this time, each processor 3 is a test chip for the diagnostic information? If k (TEST CIIIP No.) matches its own processor size, it executes diagnosis and passes the diagnosis result to the return route (r RETLIRN ROUTEN No., specified by J).

例えば、チップ隘“1″に対する入力側折り返し診断指
定(即ち、診断情報■のrINLBT LOOPJが’
1’)ノ場合ニハ、入力レジx タ(IN+、HT L
OOP) 10に入力された診断情報■を出力レジスタ
(OUTLETLOOP) 11に戻すように機能し、
プロセッサ診断指定(即ち、診断情報■(7) rDI
AG TEST Jがl’)の場合には、後述のプロセ
ッサの自己診断結果を出力レジスタ(OUTLET L
OOP) 11に戻すように機能する。
For example, if the input side loop diagnosis designation for chip size "1" (i.e. rINLBT LOOPJ of diagnostic information
1'), input register x (IN+, HT L
It functions to return the diagnostic information input to the output register (OUTLETLOOP) 11 to the output register (OUTLETLOOP) 11.
Processor diagnostic designation (i.e. diagnostic information (7) rDI
When AG TEST J is l'), the processor self-diagnosis results described later are output to the output register (OUTLET L).
OOP) Functions to return to 11.

又、出力側折り返し診断指定(即ち、診断情報■のrO
UTLET LOOP JがT)の場合には、出力レジ
スタ(OUTLET LOOP) 14に入力された診
断情報■を入力レジスタ(INLET LOOP) 1
5を経由して、出力レジスタ(OUTLET LOOP
) 11に戻すように動作する。この場合、該診断情報
■はプロセッサ3内をバイパスする。
In addition, output side return diagnosis designation (i.e. rO of diagnostic information
If UTLET LOOP J is T), the diagnostic information input to output register (OUTLET LOOP) 14 is input to input register (INLET LOOP) 1.
5, the output register (OUTLET LOOP
) It operates to return to 11. In this case, the diagnostic information (2) bypasses the processor 3.

プロセッサ(2)3を診断する場合は、該診断情報■が
、チップ階′1”のチップ内をバイパスした後、チップ
隘゛2°で捕捉され、上記と同じ動作で診断が行われる
When diagnosing the processor (2) 3, the diagnostic information (2) bypasses the chip at the chip level '1' and is then captured at the chip level '2', and the diagnosis is performed in the same manner as above.

同様にして、rsTART ROUTE mJ テルー
ト(1?011TE) (2)を指定した場合の診断順
序としては、第2図(a)から明らかなように、 プロセッサ(1)=+プロセッサ(4)=+プロセッサ
(3)=6プロセツサ(2) となる。
Similarly, when rsTART ROUTE mJ TELUT (1?011TE) (2) is specified, the diagnosis order is as shown in Figure 2 (a): Processor (1) = + Processor (4) = + Processor (3) = 6 processors (2).

この2つのルート指定により、診断がより正確になり、
障害が検出された場合の障害箇所の切り分は情報が、該
プリンB&の構成上からくる物理位置を含めた情報とし
て提供され、該切り分は処理が容易となる。
These two route specifications make the diagnosis more accurate,
When a failure is detected, information on the location of the failure is provided as information including the physical location based on the configuration of the printer B&, making it easy to process the location.

次に、第3図によって、各チップでの自己診断動作につ
いて説明する。
Next, the self-diagnosis operation in each chip will be explained with reference to FIG.

先ず、ルート(ROUTE) (0) (71入力レシ
スタ(INLETLOOP) 10に入力された診断情
報■により、LOOP制御回路32が起動され、本プロ
セッサに対する診断情報■でない場合には、出力レジス
タ(OUTLET LOOP) 14.又は、16を介
して、次のプロセッサへの該診断情報■の転送(バイパ
ス)が行われるが、本プロセッサ(1)に対する診断情
報■であり、且つ自己診断の指示(DIAG TF!S
T)が指示されてぃることが認識された場合には、該プ
ロセッサ33への割込みを行い、該プロセッサ33の自
己診断機構34を起動する。
First, the LOOP control circuit 32 is activated by the diagnostic information input to the input register (INLETLOOP) 10, and if the diagnostic information is not for this processor, the output register (OUTLET LOOP) ) 14. Alternatively, the diagnostic information ■ is transferred (bypassed) to the next processor via 16, but it is the diagnostic information ■ for this processor (1) and also provides a self-diagnosis instruction (DIAG TF! S
If it is recognized that T) has been instructed, an interrupt is made to the processor 33 and the self-diagnosis mechanism 34 of the processor 33 is activated.

該自己診断機構34の診断プログラムは、読取り専用メ
モリ(ROM) 、又は制御記憶(コントロールストレ
ージ)上にあり、制御記憶(コントロールストレージ)
の場合には、予め、電源投入時等において、図示してい
ない外部記憶装置からダウンロードされる。
The diagnostic program of the self-diagnosis mechanism 34 is located on a read-only memory (ROM) or a control storage.
In this case, the information is downloaded from an external storage device (not shown) in advance, such as when the power is turned on.

プロセッサ33は該診断プログラムを実行することによ
り、予め、定められている自己診断を行い、診断結果情
報■を出力レジスタ(OtlTLET LOOP)11
を介して応答することができる。
By executing the diagnostic program, the processor 33 performs a predetermined self-diagnosis, and outputs diagnostic result information to the register (OtlTLET LOOP) 11.
You can respond via .

このように構成することにより、チップ、例えば、プロ
セッサ(1)〜(4)3単位の診断を順次実行すること
ができ、出力される診断結果情報■(第2図(b)■の
エラー検出チップNa(ERRORDETECTED阻
)、エラーコード(ERRORC0DE)等を参照)に
より、障害箇所の特定を行うことができるようになる。
With this configuration, it is possible to sequentially execute the diagnosis of three units of chips, for example, processors (1) to (4), and the output diagnosis result information (error detection in Figure 2 (b) (See chip Na (ERRORDETECTED), error code (ERRORC0DE), etc.) makes it possible to identify the location of the failure.

尚、第2図(b)に示した診断情報■において、テスト
データ(TEST DATA)は、前述のように、診断
対象チップ(論理素子)3に対するパスワード(合言葉
)であって、該論理素子3に、例えば、rAAJなるテ
ストデータ(パスワード)が入ってくると、正しい診断
情報と認識して、診断結果情報■のrERRORC0D
EJに正常終了したことを示す「55」なるパスワード
を返送することで、該診断情報■の授受の確認を行うこ
とができる。
In the diagnostic information (2) shown in FIG. 2(b), the test data (TEST DATA) is the password for the chip (logic element) 3 to be diagnosed, as described above, and is For example, when the test data (password) rAAJ comes in, it is recognized as correct diagnostic information and rERRORC0D of the diagnostic result information
By returning a password of "55" indicating normal completion to EJ, it is possible to confirm the transmission and reception of the diagnostic information (2).

又、診断情報■において、rSTART Jは診断を起
動するとき ゛オン゛とし、r RETURN Jは該
指定の診断を終了したとき ′オン”にセットされるも
のである。又、診断結果情報■のrERRORJは該診
断動作でエラー検出時に「オン」となるので、この指示
を認識したとき、前述のrERRORC0DEJrER
RORDETECTED CHIP階」を見ることで障
害箇所を特定することができる。
In addition, in the diagnostic information ■, rSTART J is set to ``on'' when starting the diagnosis, and rRETURN J is set to ``on'' when the specified diagnosis is completed. rERRORJ turns "on" when an error is detected in the diagnostic operation, so when this instruction is recognized, the aforementioned rERRORC0DEJrER
The location of the failure can be identified by looking at the "RORDETECTED CHIP floor".

このように、本発明は、高集積回路(LSI)、マイク
ロプロセッサ−等の高機能のチップが複数個搭載された
プリント板を診断するのに、該プリント坂内に搭載され
ているチップ毎に、入出力レジスタと、その折り返し手
段と、該チップ内の回路の自己診断機構とを備えておき
、外部からの診断情I[こ従って、該チップ単位に、そ
の入力側レジスタの折り返し診断時チップ内回路の自己
診断悼出力側レジスタの折り返し診断を行って、それぞ
れの診断結果情報を出力することを、例えば、ルート別
に繰り返して、当該プリント板の全チップの診断を完了
し、その診断結果情報に基づいて障害箇所の特定を容易
に行えるようにした所に特徴がある。
As described above, the present invention is capable of diagnosing a printed circuit board on which a plurality of highly functional chips such as highly integrated circuits (LSIs) and microprocessors are mounted. It is equipped with an input/output register, a folding means for the input/output register, and a self-diagnosis mechanism for the circuit within the chip. For example, repeating the circuit self-diagnosis of the output side register and outputting the respective diagnosis result information for each route, completes the diagnosis of all chips on the printed board, and outputs the diagnosis result information. The feature is that the failure location can be easily identified based on the following information.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明のプリント板診断
方式は、複数個の論理素子、例えば、マイクロプロセッ
サ−等が搭載されているプリント板の診断方式において
、プリント板に搭載されている各論理素子に対応して、
入力折り返し手段と。
As described above in detail, the printed board diagnostic method of the present invention is a method for diagnosing a printed board on which a plurality of logic elements, such as microprocessors, etc. are mounted. Corresponding to the logic element,
Input wrapping means.

論理素子の自己診断手段と、出力折り返し手段と。Self-diagnosis means for logic elements and output folding means.

少なくとも、診断対象の論理素子番号9診断ルト番号、
論理素子の自己診断指定1診断情報の入力、出力折り返
し指定情報、テストデータ (パスワード)を含む診断
情報とを設け、プリント板に搭載されている複数個の論
理素子に対して、特定の順序で、各論理素子毎に、上記
診断情報によって、入力側折り返し診断、論理素子の内
部診断。
At least the logic element number 9 to be diagnosed;
Logic element self-diagnosis designation 1 Diagnostic information input, output return designation information, and diagnostic information including test data (password) are provided, and multiple logic elements mounted on a printed circuit board can be checked in a specific order. , For each logic element, input side loop diagnosis and internal diagnosis of the logic element are performed based on the above diagnosis information.

出力折り返し診断を選択的に行うことを繰り返して、該
プリント板の全体の診断を行うようにしたものであるの
で、最近、診断が難しくなってきた、高密度の高集積回
路(LSI)、高機能をもったマイクロプロセンサー搭
載のプリント板のユニット試験。
The system is designed to diagnose the entire printed circuit board by repeatedly performing output loop diagnosis selectively, so it can be used for high-density, high-integration circuits (LSIs), which have recently become difficult to diagnose. Unit testing of printed circuit boards equipped with functional micropro sensors.

又は装置試験を、若干の診断手段をチップ等に追加する
ことにより、より高速に、高診断率で実行できるように
なり、製品の品質の向上、及びコストダウンに効果があ
る。
Alternatively, by adding some diagnostic means to a chip or the like, device testing can be performed faster and with a higher diagnostic rate, which is effective in improving product quality and reducing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図が本発明のプリント板診断方式の原理図。 第2図は本発明の一実施例を示した図。 第3図はプロセッサの自己診断機構の例を説明する図。 第4図は従来のプリント板診断方式を説明する図である
。 図面において、 10は入力側の人力レジスタ(INLET LOOP)
。 11は入力側の出力レジスタ(OUTL[!T LOO
P)。 14.16は出力側の出力レジスタ(OIITLET 
LOOP)。 15.17は出力側の入力レジスタ(INLET LO
OP)。 3はプロセッサ(1)〜(4)、又は、論理素子、集積
回路(IC)、高集積回路(LSI)、又は、チップ。 32はLOOP制御回路、33はプロセッサ。 34は自己診断機構(診断プログラム、及び各チップの
機能プログラムを格納する読取り専用メモリ(ROM)
 、 又ハコントロールストレージ)35は各チップ毎
の固有回路。 ■は診断情報、    ■は診断結果情報。 ROUTE (1) 、 (2)は診断ルート。 鳥警鴛国
FIG. 1 is a diagram showing the principle of the printed board diagnosis method of the present invention. FIG. 2 is a diagram showing an embodiment of the present invention. FIG. 3 is a diagram illustrating an example of a self-diagnosis mechanism of a processor. FIG. 4 is a diagram illustrating a conventional printed board diagnosis method. In the drawing, 10 is the input side manual register (INLET LOOP)
. 11 is the input side output register (OUTL[!T LOO
P). 14.16 is the output register (OIITLET) on the output side.
LOOP). 15.17 is the input register on the output side (INLET LO
OP). 3 is a processor (1) to (4), a logic element, an integrated circuit (IC), a highly integrated circuit (LSI), or a chip. 32 is a LOOP control circuit, and 33 is a processor. 34 is a self-diagnosis mechanism (a read-only memory (ROM) that stores a diagnostic program and a function program for each chip);
, control storage) 35 is a unique circuit for each chip. ■ is diagnosis information, ■ is diagnosis result information. ROUTE (1) and (2) are diagnostic routes. Birdwatch Ryokuni

Claims (1)

【特許請求の範囲】 複数個の論理素子(3)が搭載されているプリント板(
1)の診断方式であって、 各論理素子(3)に対応して、入力折り返し手段(10
、11)と、論理素子(3)の自己診断手段(32、3
3、34)と、出力折り返し手段(14、15、又は、
16、17)と、 少なくとも、診断対象の論理素子番号、診断ルート番号
、論理素子の自己診断指定、診断情報の入力、出力折り
返し指定情報、テストデータ(パスワード)を含む診断
情報([1])とを設け、プリント板(1)に搭載され
ている複数個の論理素子(3)に対して、特定の順序で
、各論理素子(3)毎に、上記診断情報([1])によ
って、入力側折り返し診断、論理素子(3)の内部診断
、出力折り返し診断を選択的に行うことを繰り返して、
該プリント板(1)の全体の診断を行うことを特徴とす
るプリント板診断方式。
[Claims] A printed board (on which a plurality of logic elements (3) are mounted)
1), which includes an input looping means (10) corresponding to each logic element (3).
, 11) and self-diagnosis means (32, 3) for the logic element (3).
3, 34) and output folding means (14, 15, or
16, 17), and diagnostic information ([1]) including at least the logical element number to be diagnosed, diagnostic route number, logic element self-diagnosis designation, diagnostic information input, output return designation information, and test data (password). and for each logic element (3) in a specific order, based on the above diagnostic information ([1]), for a plurality of logic elements (3) mounted on the printed board (1), By repeating selectively performing the input side loop diagnosis, the internal diagnosis of the logic element (3), and the output loop diagnosis,
A printed board diagnostic method characterized by diagnosing the entire printed board (1).
JP63160380A 1988-06-28 1988-06-28 Printed board diagnosing system Pending JPH0210439A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63160380A JPH0210439A (en) 1988-06-28 1988-06-28 Printed board diagnosing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63160380A JPH0210439A (en) 1988-06-28 1988-06-28 Printed board diagnosing system

Publications (1)

Publication Number Publication Date
JPH0210439A true JPH0210439A (en) 1990-01-16

Family

ID=15713712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63160380A Pending JPH0210439A (en) 1988-06-28 1988-06-28 Printed board diagnosing system

Country Status (1)

Country Link
JP (1) JPH0210439A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136094A (en) * 1986-11-28 1988-06-08 ヤマハ株式会社 Tone signal generator
JPH0634458U (en) * 1992-02-26 1994-05-10 耕造 村山 Multipurpose thread inner threading rod

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136094A (en) * 1986-11-28 1988-06-08 ヤマハ株式会社 Tone signal generator
JPH0738110B2 (en) * 1986-11-28 1995-04-26 ヤマハ株式会社 Music signal generator
JPH0634458U (en) * 1992-02-26 1994-05-10 耕造 村山 Multipurpose thread inner threading rod

Similar Documents

Publication Publication Date Title
US5708773A (en) JTAG interface system for communicating with compliant and non-compliant JTAG devices
US5222068A (en) Processor circuit
EP0111053B1 (en) On-chip monitor
JP5095273B2 (en) Control device
US6105154A (en) Multi-bus multi-data transfer protocols controlled by a bus arbiter coupled to a CRC signature compactor
JPS5851292B2 (en) Diagnosis/debug calculation system
JPH0126097B2 (en)
US6055656A (en) Control register bus access through a standardized test access port
WO2000073809A1 (en) Semiconductor integrated circuit
US5940783A (en) Microprocessor and method of testing the same
JPH0210439A (en) Printed board diagnosing system
US6256761B1 (en) Integrated electronic module with hardware error infeed for checking purposes
JPS63193237A (en) Semiconductor integrated circuit device
JPH0223432A (en) Self-diagnostic system
JP2595029B2 (en) LSI with diagnostic facilitation circuit
JP2006302162A (en) Multiprocessor system
JPS594051B2 (en) One-chip microprocessor test processing method
EP2036499A1 (en) Medical device and test metod for medical device
Turino Interfacing to boundary scan chips for system level BIT
Hong et al. Hierarchical system test by an IEEE 1149.5 MTM-bus slave-module interface core
JPH05334116A (en) Debugging control system
JPH0331962A (en) Initialization and diagnosis completion recognition system
JPH077345B2 (en) Self-diagnosis circuit of logic circuit block
JPH0493675A (en) Integrated circuit with trouble shooting device
JPS62245342A (en) Self diagnostic apparatus for microprocessor applied equipment