JPH02100439A - トークンリングネットワークにおいて用いるための方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 （１）発明の分野 この発明は一般的に、伝送媒体によって直列に接続され
た複数個の局を含み、そのためその上でデータのパケッ
トが伝送される閉ループを形成する、トークンリングネ
ットワークに関し、かつより特定的にはそのようなネッ
トワークの個々の局内でのデータの伝送および記憶に関
する。

（２）関連技術の説明 トークンリングネットワークは伝送媒体によって直列に
接続されそのため閉ループを形成する局の集まりを含む
。第１図の実例的な図は典型的なトークンリングネット
ワークを示す。情報は、１つの活性状態の局から次のも
のへの記号の流れとして、順次に伝送される。非活性状
態の局はバイパスされる。第１図のネットワークにおい
て、情報は局Ｓ１から８３へかつ局Ｓ３から局Ｓｎまで
直列に伝送される。局Ｓ２はバイパスされる。局Ｓ２は
そのバイパス手段ｂ２の動作を介してバイパスされる。

局Ｓ１からＳｎまでの伝送経路は、ｂｌからｂｎまでの
、バイパス手段の使用を介して再構成され得る。

動作において、各々の局は伝送媒体上を伝送された記号
を再発生しかつ繰返し、かつ１つまたはそれ以上の装置
をネットワークに装着するための機構と１．て働きそれ
ゆえ装着された装置は互いに交信することができる。実
務において、たとえば、そのような装着された装置はコ
ンピュータおよび相関の周辺装置であり得る。

ネットワーク上を循環するデータは個々の局によって伝
送媒体上へ伝送される。データは典型的にはパケットで
媒体上を循環する。各々のパケットは通常データパケッ
トの行先である局のアドレスを示す宛先アドレスを含む
。少なくとも１つのトークンリングネットワークにおい
て、データパケットがその宛先局に達するとき、その局
はデータをコピーしかつ媒体上にそのパケットを繰返す
。

最終的には、そのデータパケットを伝送媒体上に当初に
伝送した局がそれを循環から除去する。

典型的なトークンリングネットワークにおいて、個々の
局はネットワークを通して循環するトークンを検出する
ことによってパケットを媒体上に伝送する権利を得る。

トークンは制御記号である。

いかなる局でも、トークンを検出すると、トークンを捕
捉しかつそれを伝送媒体から除去するかもしれない。ト
ークンを捕捉した局のみが伝送媒体にデータパケットを
伝送することができる。そのデータパケットを媒体に伝
送した後、局はネットワーク上に新しいトークンを伝送
し、それはそれから別の局によって捕捉されるかもしれ
ない。

トークン保持タイマ、または均等の手段が、トークンを
通過させる前にいかなる個々の局でもが媒体を用いるか
または占めてもよい時間の長さを制限する。

アメリカン　ナショナル　スタンダード　フォア　イン
フォメーション　システム（Ｔｈｅ　　Ａｍｅｒｉｃａ
ｎ　　Ｎａｔｉｏｎａｌ　　５ｔａｎｄａｒｄ　　Ｆｏ
ｒ　　Ｉｎｆｏｒｍａｔｉｏｎ　　Ｓｙｓｔｅｍ）はフ
ァイバ分布型データインタフェースのための提案された
ＡＮＳＩ　　Ｘ３Ｔ９．５仕様書（ＦＤＤＩ標準）を発
行し、それは高性能マルチステーションネットワーク内
で用いることを意図された媒体アクセスコントロール（
ＭＡＣ）プロトコルを説明する。プロトコルは、伝送媒
体としてトークンリングアーキテクチャおよびファイバ
オブティクスを用いて秒あたり１００メガビツトで効果
的であることを意図される。

ＦＤＤＩ標準は個々の局による伝送媒体へのパケットの
伝送のためのかつ個々の局による伝送媒体からのパケッ
トの受取りのためのルールを確立する。たとえば、その
標準は、部分的なパケットではなく、局が完全なパケッ
トのみを伝送することを要求する。もしパケットの伝送
の間に、局がトークンを保持できる割当てられた時間が
終了すれば、その標準は局が媒体へのアクセスを放棄し
かつ新しいトークンを発生する前にそのパケットの伝送
を終えることを要求する。さらに、たとえば、それらが
局に到着すれば直ちに各々の個々の局が伝送媒体からパ
ケットを抽出することをその標準は要求する。

こうして、トークンリングネットワークは、個々の局お
よび伝送媒体の間のパケット伝送を律する比較的厳重な
ルールを有し得る。そのようなルールは全体のネットワ
ークの能率的な動作のために重要である。

同様に、それらのパケットが局に存在する間、個々の局
は典型的にはデータパケットの能率的な使用のためのル
ールに頼る。これらのルールはしばしばメモリ内に能率
的にデータをストアするための機構を含み、そのためそ
れらは容易に使用のために利用できる。

伝送媒体へのかつそこからのデータパケット伝送を律す
るネットワークルールに従うために、かつまたデータの
記憶を律する個々の局のルールに従うために、伝送媒体
および個々の局のメモリの間のデータ伝送のための効果
的な方法が必要とされる。この発明はこの必要性を満た
す。

発明の要約 この発明は、伝送媒体によって直列に接続された複数個
の局を含みそのためその上でデータのパケットが循環す
る閉ループを形成するトークンリングネットワーク内で
用いるための方法を提供する。ネットワークの各々の局
は伝送媒体上のデータ伝送をスケジュールしかつ経路づ
けするための媒体アクセスコントローラを含む。各々の
局はまたバッファメモリと局の動作を制御するためのプ
ロセッサとを含む。

１つの代替例において、その方法は媒体アクセスコント
ローラからバッファへそれぞれのパケットのデータを伝
送するステップを含む。パケットのデータは接触するメ
モリ位置のシーケンスでストアされる。データの伝送の
うちに、状態情報がデータに関して発生される。データ
をストアした後、状態情報はそこにおいてデータがスト
アされるメモリ位置のシーケンスの初めに、ストアされ
たデータと接触してバッファメモリ内にストアされる。

状態情報が完了する前にパケット内のデータがストアさ
れたという事実にもかかわらず、この第１の代替例は、
メモリバッファ内にストアされたデータのパケットの初
めの、媒体アクセスコントローラによって供給された状
態情報の記憶を有利に可能とする。パケットの初めにお
ける状態情報の記憶はバッファメモリのＦＩＦＯとして
の使用を容易にする。

別の代替例において、この発明はバッファメモリ内にデ
ータの複数個のパケットをストアするステップを含む。

媒体アクセスコントローラは、複数個のパケットのうち
の少なくとも１つのバツフアメモリからの伝送を受入れ
ることを要求される。

閉ループからのトークンの捕捉の後、複数個のパケット
の少なくとも１つがバッファメモリから媒体アクセスコ
ントローラへ伝送される。媒体アクセスコントローラは
次のパケットがそれに伝送される前にそのパケットの伝
送を知らされる。

この第２の代替例は、完全なパケットがいつバッファメ
モリから出て伝送されたかを媒体アクセスコントローラ
が知ることを有利に可能とする。

媒体アクセスコントローラはそれから、パケットの伝送
の間に伝送を割込み（ｉｎｔｅｒｒｕｐｔ）かつそれに
よってそれらの伝送のうちにいかなるパケットの完全性
をも妥協することを避は得る。

この発明のこれらのおよび他の特徴および有利な点は、
添付の図面に示されるように、それの模範的な実施例の
以下の詳細な説明からより明らかとなるであろう。

この発明の目的および有利な点は、添付の図面と関連し
て以下の詳細な説明から当業者に明らかとなるであろう
。

好ましい実施例の詳細な説明 この発明は、トークンリングネットワークの個々の局内
のデータの伝送をモニタしかつ制御するための新規の方
法を含む。以下の説明は当技術に精通したいかなる者で
もこの発明を作りかつ用いることを可能とするように提
示され、かつ特定の応用およびそれの必要の状況におい
て提供される。

好ましい実施例への様々な修正が当業者に容易に明らか
となるであろうし、かつここで規定される一般的な原則
はこの発明の精神および範囲から逸脱することなく他の
実施例および応用に適用されるであろう。こうして、こ
の発明は示された実施例に限られることを意図されず、
しかしここに開示される原則および特徴と一貫した最も
広い範囲を与えられる。

第２図の実例的な図を参照すると、この発明の方法を用
いることができるトークンリングネットワークの代表的
な局２０を示すブロック図が示される。局２０は、ホス
トプロセッサ２２を含み、たとえば、それはメインフレ
ーム、ワークステーション、ミニコンピユータ、または
コンピュータ周辺装置（ディスク駆動機構またはプリン
タなど）であり得る。ホスト２２はトークンリングネッ
トワークの伝送媒体２４ヘインタフエースされる。

この実施例において、媒体２４はトークンリングネット
ワーク内の複数の局を相互接続する光フアイバ媒体を含
む。

ホスト２２は、ＡＮＳＩ　　Ｘ３Ｔ９．５　　ファイバ
分布型のデータインタフェース（ＦＤＤＩ）標準を満た
すデータインタフェース２６を介して媒体２４とインタ
フェースする。この発明の原則が同様に他のデータイン
タフェースに応用できるということが理解されるであろ
う。

データインタフェース２６は、光および電気信号の間の
変換を行なう光フアイバトランシーバ（ＦＯＸ）２８を
含む。ＦＯＸ２８は伝送媒体２４から光ビットを直列に
受取り、かつそれは光ビットを媒体２４に直列に伝送す
る。ＦＯＸ２６は、局２０による内部使用のために、媒
体２４から受取られた光ビットを電気的ビットに変換し
、かつそれは媒体上への伝送のために、局２０によって
内部的に供給された電気的ビットを光ビットに変換する
。

エンコーダ／デコーダＥＮＤＥＣ３０はＦＯＸ２８と媒
体アクセスコントローラ（ＭＡＣ）３２との間でデータ
を伝送する。ＥＮＤＥＣ３０はＦＯＸ２８によって媒体
２４から受取られた直列なビットの流れをＭＡＣ３２へ
伝送される８ビツトの並列な流れに変換する。逆に、Ｅ
ＮＤＥＣ３０はＭＡＣ３２から受取られた８ビツトの並
列な流れを、ＦＯＸ２８への伝送のために、直列なビッ
トの流れに変換する。

局２０と伝送媒体２４との間のパケットの伝送に含まれ
るプロトコルに関連する機能をＭＡＣ３２が行なう。た
とえば、ＭＡＣ３２は局２０がいつ媒体２４上へ伝送す
ることができるか、かついつそれが媒体２４から受取ら
なければならないかを決める。それはまたトークンの取
扱いおよび媒体上で伝送されるパケット内のアドレスの
認識のために要求される論理を実現する。

局２０が媒体２４ヘパケツトを伝送するとき、ＭＡＣ３
２はデータ経路コントローラ（ＤＰＣ）３６からＹバス
３４上の８ビツトのバイトを受取りかつ８ビツトのバイ
トをＥＮＤＥＣ３０に供給する。反対に、局２０が媒体
２４からパケットを受取るとき、ＭＡＣ３２はＥＮＤＥ
Ｃ３０から８ビツトのバイトを受取り、かつ８ビツトの
バイトをＹバス３４を経てＤＰＣ３６へ伝送する。

ＦＤＤＩ標弗はトークンの伝送およびデータパケットの
伝送のために別個のフォーマットを特定する。第３図は
トークンの伝送のためのフォーマットを示す。第４図は
データパケットの伝送のためのフォーマットを示す。

ＦＤＤ　Ｉ標準に従って、媒体２４上を伝送される情報
の基本的なユニットは記号である。データパケットは所
定数のプリアンプル（ＰＡ）記号によって互いから分け
られる。パケット内のデータ（ＤＡＴＡ）にはバイトの
同期を設定する開始デリミタ（ＳＤ）が先行する。ＳＤ
の後、フレーム制御フィールド（ＦＣ）がパケットの型
を特定する。次に、宛先アドレス（ＤＡ）とソースアド
レス（ＳＡ）が続く。これらのフィールドの後、実際の
データ（ＤＡＴＡ）が続く。パケットは、周期的冗長検
査（ＣＲＣ）フィールドの形のフレームチエツクシーケ
ンス（Ｆ　ＣＳ）で終了する。また、終止符記号（Ｔ）
および３つのインジケータの最小限、エラー（Ｅ）、ア
ドレス（Ａ）およびコピー（Ｃ）が続く。これらの３つ
の各々はセットまたはリセット状態のいずれかである。

ＥＳＡおよびＣインジケータは宛先局によって用いられ
、パケットの受取りの成功についてソース局に情報を供
給する。

検出されたデータコラブジョン（ｃｏｒｒｕｐｔｉｏｎ
）エラーの場合、エラーがセットされる。

アドレスインジケータは宛先局がアドレスを有効として
認識したことを示すためにセットされる。

最後に、コピーインジケータがセットされて宛先局のバ
ッファメモリ内のデータ（ＤＡＴＡ）の成功した記憶を
示す。

データパケットを受取ると、ＭＡＣ３２がすべてのプリ
アンプルおよび開始デリミタを取り除き（ｓｔｒｉｐ　
　ａｗａｙ）、かつデータパケット内のデータ（ＤＡＴ
Ａ）をＤＰＣ３６へ伝送し、順に、それはデータを記憶
のためにバッファメモリ３８へ伝送する。同じように、
ＭＡＣ３２はすべてのポストアンブルおよびデリミタの
パケットの終りを取り除′く。ＭＡＣ３２は宛先アドレ
スのために入来のデータパケットをチエツクしかつアド
レス不整合が検出されたかどうかをＤＰＣ３６に知らせ
る。下記に説明されるように、アドレスの不整合のＭＡ
Ｃ３２による検出の際、ＤＰＣはストアされたデータが
バッファメモリ３８から捨てられるかまたは「どっと流
される（ｆｌｕｓｈ）」ことを引き起こす。

ＭＡＣ３２はまた受取られたデータパケット上でＣＲＣ
を発生しかつチエツクする。さらに、それは局条件およ
びパケット状態、たとえばＤＰＣ３６へ伝送されるＥＳ
ＡおよびＣビット、を識別する状態ビットを発生する。

パケット状態情報はバッファメモリ３８内の記憶のため
にＭＡＣ３２によって供給される。ＭＡＣ３２およびＤ
ＰＣ３６は、下記により十分に説明される新規のハンド
シェイクプロトコルの使用を介して、Ｙバス上のＭＡＣ
３２とＤＰＣ３６の間のデータの伝送を統合する。

媒体２４へのアクセスはいかなる所与の時間においても
媒体２４上にデータパケットを伝送する権利をどの局が
有するかを決める回転トークンによって制御される。Ｍ
ＡＣ３２は、もちろん、パケットがその局２０ヘアドレ
スされていれば、バッファメモリ内の記憶のために、媒
体から受取られたデータパケットをＤＰＣ３６へ伝送す
る。ＭＡＣ３２はまた媒体２４から受取られたデータパ
ケットを繰返し、かつそれはそれがトークンを捕捉する
まで媒体上への新しいパケットの伝送を控える。トーク
ンを捕捉すると、ＭＡＣ３２は媒体２４上にトークンを
繰返すかまたはそれを保持するかのいずかである。ＭＡ
Ｃ３２は時間の所定期間の間のみトークンを保持するこ
とができる。その時間の間にそれは媒体２４上へデータ
バケットを伝送することができる。

ＭＡＣ３２の正確な性質が、それが用いられているトー
クンリングネットワークの性質に依存するということが
理解されるであろう。本質において、ＭＡＣは局２０が
いつ媒体２４上に伝送することができるかを決め、かつ
それは局２０と媒体２４との間の相互作用を制御する。

ＤＰＣ３６は媒体２４から受取られたデータ（ＤＡＴＡ
）を８ビツトのバイトから３２ビツトの（長いワード）
のフォーマットに変換する。反対に、それは媒体２４へ
伝送されるべきデータ（ＤＡＴＡ）をそこにおいてバッ
ファメモリ３８内にそれがストアされる３２ビツトの長
いワードのフォーマットから８ビツトのバイトのフォー
マットに変換する。

局２０がデータパケットを媒体２４から受取っていると
き、ＭＡＣ３２はＹバス３４上に８ビツトのバイトのデ
ータを供給する。ＤＰＣ３６は８ビツトのバイトを３２
ビツトの長いワードに変換し、かつバッファメモリ３８
内における記憶のためにＤバス４０に長いワードを供給
する。局２０が媒体２４上へ伝送しているとき、ＤＰＣ
３６はＤバス４０を経てバッファメモリ３８から伝送さ
れた３２ビツトの長いワードをＭＡＣ３２への供給のた
めに８ビツトのバイトに変換する。

媒体２４からの受取りの間に、ＤＰＣ３６はバッファメ
モリ３８内におけるデータの能率的な記憶を容易にする
新規のハンドシェイクを介してＭＡＣ３２と交信する。

同様に、媒体２４への伝送の間に、ＤＰＣ３６は、終了
が要求された場合に伝送を終了するための適した時間を
ＭＡＣ３２が確かめることを可能とする新規のハンドシ
ェイクを介してＭＡＣ３２と交信する。

ＲＡＭバッファコントローラ（ＲＢＣ）４２は、媒体２
４から受取られたパケットの記憶のためかつ媒体２４へ
伝送されるべきパケットの検索のために（ＲＡＭ）バッ
ファメモリ３８ヘアドレスを発生する。第５図の実例的
な図はＲＢＣ４２の詳細を示す。それは、ホスト２２、
ＤＰＣ３６およびノードプロセッサ（ＮＰ）４４からの
要求を取扱うために３つの直接メモリアクセス（ＤＭＡ
）チャネルを含む。ＲＢＣ４２はまたバッファメモリ３
８へのアクセスのための要求をアービトレートする（ａ
ｒｂｉｔｒａｔｅ）ためのメモリアービトレータ４６を
含む。第５図の図は単に実例的でありかつバッファメモ
リ３８が３つの異なるエンティティによってアドレスさ
れ得るということを示すために提供されたということが
理解されるであろう。

バッファメモリは秒あたり２００メガビツトの速度で３
２ビツトのデータワードを入力および出力することがで
きる。しかしながら、それぞれのバス３４．４０および
４８上の伝送速度（後に論じられる）は、秒あたりわず
か１００メガビツトである。ホスト２２およびＮＰ４４
はメモリ３８への早いアクセスを得るために、「サイク
ルステイーリング」を用いることによってこの速度の差
を利用する。ＤＰＣ３６によるメモリ３８へのまたはそ
こからのデータの記憶または検索のうちに、ホスト２２
またはＮ−Ｐ４４は周期を「盗む」ことによってメモリ
３８をアクセスすることができる。

下記により十分に説明されるように、ＭＡＣ３２、ＤＰ
Ｃ３６およびＲＢＣ４２は媒体２４からメモリ３８への
データ伝送において協働し、そのためバッファメモリ３
８がラップアラウンドＦＩＦＯのように働くことを可能
にする。ＭＡＣ３２、ＤＰＣ３６およびＲＢＣ４２はま
た、完全なパケットのデータが伝送された度ごとにＭＡ
Ｃ３２に知らせるために、媒体２４上への伝送のために
パケットがストアされる、リンクされたチエイン構成を
利用する。

もう−文節２図を参照すると、ＮＰ４４はデータインタ
フェース２６の全体の動作を制御する。

ＮＰ４４はＮＰババス８を用いてデータインタフェース
２６の他の構成要素と交信する。ＮＰ４４の主要な機能
は、データインタフェース２６を含む装置を初期化する
こと、および様々なシステムレベルおよびパケットレベ
ル割込みに応答することである。いかなる所与の時間に
おいても、ＮＰ４４は、ＲＢＣ４２、ＤＰＣ３６、ＭＡ
Ｃ３２およびバッファメモリ３８の状態にわたる完全な
制御およびそれらの知識を有すると仮定される。これら
の装置の各々は、それが制御を維持することを可能とす
るためにその状態をＮＰに対して使用可能にする。

３２ビツトのＤバス４０は（パリティのための４ビツト
を含まない）　、ＤＰＣ３６とバッファメモリ３８との
間のデータ経路を設けるのに加えて、バッファメモリ３
８とホスト２２、およびバッファメモリ３８とＮＰ４４
の間にデータ経路を設ける。第２図において示されるよ
うに、それぞれのインタフェース論理ユニット５０およ
び５２はＤバス４０をホスト２２へとＮＰ４４へとにイ
ンタフェースする。

第６図の実例的なブロック図はＤＰＣ３２のさらなる詳
細を示す。それは、８ビツトのバイトと３２ビツトの長
いワードとの間の変換を行なう内部Ｆ　Ｉ　ＦＯ６０を
含む。Ｙバス３４とＤバス４０とは内部ＦＩＦＯ６０に
結合される。

それぞれのレシーバステートマシン６４および送信器ス
テートマシン６６、およびＦＩＦＯ制御６８はＤＰＣ３
６を介するデータの受取りおよび伝送を制御する。ステ
ートマシン６４と６６とはまたＲＢＣハンドシェイクプ
ロトコルとＭＡＣハンドシェイクプロトコルとの間にＤ
ＰＣ相互作用を制御する。ＲＢＣハンドシェイク論理７
２はＤＰＣ３６とＲＢＣ４２との間のシーケンシャルな
ハンドシェイクプロトコルを完了する。ＭＡＣハンドシ
ェイク論理７６はＭＡＣ３２とＤＰＣ３６との間のハン
ドシェイクプロトコルを完了する。

長さカウンタ７０は、伝送および受取りの間にＤＰＣ３
６を介して伝送された８ビツトのバイトの数をカウント
する。長さカウンタ７０はＤバス４０に結合され、媒体
２４からの受取りの間に状態情報としての長さの記憶を
容品にしかつ媒体２４への伝送の間にパケットのリンク
されたチエイン内の次のパケットのアドレスに関してＲ
ＢＣ４２に知らせる。

バッファメモリ３８は２つの別個の領域に分けられる。

受取領域は媒体２４から受取られたデータパケットをス
トアする。伝送領域は媒体２４へ伝送されるべきデータ
パケットをストアする。

第７図の実例的な図を参照すると、バッファメモリ３８
の受取り領域内のデータの構成の表示が示される。つま
り、データは便利にＦＩＦＯとして構成される。受取領
域から抽出されたデータパケットは典型的にはホスト２
２またはＮＰ４４によって用いられるということが理解
されるであうう。

より明確には、データパケットは、互いに接触してスト
アされ、かつ各々のデータパケット内に、データの長い
ワードが互いに接触してストアされる。各々のデータパ
ケットは、状態情報を供給する対応する３２ビツトの長
いワードで始まる。状態情報はパケットに含まれる８ビ
ツトのバイトの数によって対応するパケットの長さを含
む。下記に説明されるように、この発明は、媒体２４か
らデータパケットを受取るためのかつバッファメモリ３
８内にデータパケットをストアしそれによって受取領域
にストアされたデータがＦＩＦＯとして構成されるため
の新規の方法を提供する。

第８図の実例的な図はバッファメモリ３８の伝送領域内
にストアされたデータの構成を示す。データパケットは
パケットのリンクされたチエインとして伝送領域にスト
アされる。各々のそれぞれのパケットは、パケットの長
さを含むパケットについての状態情報を供給する長いワ
ードで始まる。

データは状態情報に続く。各々のパケットごとにポイン
タがデータに続く。ポインタは伝送されるべきチエイン
内の次のパケットの伝送領域内のアドレスを指す。

パケットはホスト２２またはＮＰ４４の制御の下で伝送
領域内にストアされる。リンクされたチエイン内の記憶
はバッファメモリ３８内の限られたメモリスペースの能
率的な使用を容易にする。

より特定的には、成る条件の下では、成るパケット（単
数または複数）を繰返して伝送することが必要である。

リンクされたチエイン内のデータの構成は、ループ構成
形式内の繰返して伝送されなければならないパケットの
記憶を可能にする。たとえば、ＦＤＤＩ標準は、ネット
ワークが初期化されるとき、リング内の各々の局が優先
順位のために「ピッド（ｂｉｄ）ｊＬなくてはならない
と特定する。各々の局はそれ自身の要求パケットを媒体
２４へ繰返して伝送することによってその「ピッド」を
示す。この要求パケットは、媒体２４へのアクセスのた
めの優先順位の階層を確立するために、ＦＤＤＩ標準に
おいて特定された態様で他の局からの要求パケットと比
較される。

ＭＡＣ３２とＤＰＣ３６との間のプロトコルハンドシェ
イクはバッファメモリ３８内の受取られたデータパケッ
トの記憶を容易にし、それゆえ受取領域内のデータはＦ
ＩＦＯとして構成される。

つまり、プロトコルを介して、受取られたパケットの長
さを含む受取られたパケットに対応する状態情報はパケ
ットの初めにパケットのデータと接触してバッファメモ
リ３８内にストアされる。パケットの初めの状態情報の
記憶は重要であり、なぜならばパケットのデータはバッ
ファメモリ内にそれらが受取られるシーケンスで直列に
ストアされるからであり、かつその状態情報に対応する
データが既にメモリ３８内にストアされた後ＭＡＣ３２
から状態情報が伝送されるからである。ＭＡＣ３２とＤ
ＰＣ３６との間のプロトコルハンドシェイクは状態情報
の識別を容易にし、そのためＲＢＣ４２はその情報が、
それらが受取られた順番にメモリ３８内に既に順次にス
トアされたデータの初めにストアされることを引き起こ
し得る。

第９図の実例的なタイミング図は、データの受取りの間
に用いられるＭＡＣ３２とＤＰＣ３６との間のプロトコ
ルハンドシェイクの詳細を示す。

ＭＡＣ３２が媒体２４上の受取られたパケットを検出す
るとき、それは信号ＲＥＣＥＩＶＥをローからハイへ遷
移させる。有効なデータがＹバス３４上に現われるとき
、ＭＡＣ３２は信号ＤＡＶＡＬＩＤ（有効データ）をロ
ーからハイへ遷移させる。ＤＰＣ３６はこれらの遷移を
検出し、かつ応答して、それらが両方ともハイである１
クロック周期後、それは信号ＢＲＣＶＰＫＴ　（パケッ
ト受取開始）をローからハイへ遷移させ、そこでそれは
１クロック周期だけそのままである。

ＤＰＣ３６はＢＲＣＶＰＫＴを供給しそれゆえすぐに続
くであろうハイ状態のＤＷＲＲＥＱ　（ＤＰＣ書込要求
）が受取られたパケットの第１の長いワードをストアす
るための要求であろうという事実をＲＢＣ４２に知らせ
る。同時に、ＤＰＣ３６はＲＢＣ４２にハイ状態の信号
ＤＩＳＮＩＲＱを供給しそれはＲＢＣ４２にＮＰ４４と
ホスト２２がバッファメモリ３８をアクセスできなくす
ることを要求する。

ホスト２２とＮＰ４４とがバッファメモリを使用できな
くされる時間期間の間、ＲＢＣ４２は受取られたデータ
パケットの記憶のために開始アドレスを計算する。ＲＢ
Ｃ４２が開始アドレスを計算する間、ホスト２２とＮＰ
４４とはバッファメモリ３８をアクセスできなくされる
が、なぜならばさもなければメモリのそれらのアクセス
は開始アドレスの適時の計算を妨害するかもしれないか
らである。ＦＤＤＩ標準に従って、ＭＡＣ３２とそれゆ
え、バッファメモリ３８はＭＡＣ３２がそれらを受取る
とき直ちにパケットを受取るように準備されなければな
らない。開始アドレスが計算された後、ＤＩ　５ＮＨＲ
Ｑがハイからローへ遷移し、かつホスト２２とＮＰ４４
とが再びメモリ３８をアクセスし得る。

信号ＤＷＲＲＥ　ＱはＤＰＣによってＲＢＣに供給され
、ＤＰＣの内部Ｆ　Ｉ　ＦＯ６０からバッファメモリ３
８へ伝送されるべき３２ビツトの長いワードの記憶のた
めにメモリ位置をアドレスするようにそれに要求する。

信号ＤＷＲＲＥＱは、信号ＤＷＲＡ　ＣＫを介して、Ｒ
ＢＣ４２がＤＰＣに応答するまで、ＤＰＣ３６がＲＢＣ
に長いワードを伝送することができるということを主張
し続ける。

データはＤＰＣ３６の内部Ｆ　Ｉ　ＦＯ６０からバッフ
ァメモリ３８へＤバス４０を経て伝送される。

ＤＷＲＲＥＱおよびＤＷＲＡＣＫ信号のシーケンスは全
体のパケットのデータが伝送されてしまうまで続く。

ＭＡＣ３２がそれが発生した状態情報を伝送しようとす
るとき、それは信号ＲＥＣＥＩＶＥをハイからローへ遷
移させ、かつそれは信号ＤＡＶＡＬＩＤをハイからロー
へ１クロック周期の間遷移させ、かつそれからそれはも
う１つのクロック周期の間ＤＡＶＡＬＩＤを再びローか
らハイへ遷移させる。ＲＥＣＥ　ＩＶＥはＤＡＶＡＬ　
ＩＤがハイへ戻って遷移する間口−のままである。それ
からそれはＤＰＣ３６へ状態情報を伝送する。説明され
たばかりのＤＡｖＡＬＩＤの遷移はＤＰＣ３６にＭＡＣ
３２が全体のデータパケットの受取りを完了したことお
よび後に続くのはそのパケットに対応する状態情報であ
るということを知らせる。

ＤＡＶＡＬ　Ｉ　Ｄ（７）こ（７）遷移に応答して、Ｄ
ＰＣＢ６は信号ＤＩＳＮＨＲＱがもう一度ローからハイ
へ遷移することを引き起こす。その結果として、ホスト
２２とＮＰ４４とによるバッファメモリ３８へのアクセ
スは非能動化される。

ＤＰＣ３６はまた信号ＥＲＣＶＰＫＴ　（受取られたパ
ケットの終わり）をローからハイへ遷移させＲＢＣ４２
に伝送されるであろう長いワードがパケットに対する状
態情報であるということを知らせる。応答して、ＲＢＣ
はその内部ポインタを、パケット内のデータのメモリ内
の開始位置の前へ動かせ、それゆえ状態情報はそのパケ
ットおよびそれの初めと接触してストアされ得る。

それからＤＰＣ３６はパケットの計算された長さを含む
状態情報をＲＢＣ４２に供給する。パケットの長さはＤ
ＰＣ３６によってその長さカウンタ７０を介してパケッ
ト内のデータの伝送のうちに記憶のためにメモリ３８へ
伝送された８ビツトのバイトの数をカウントすることに
よって、計算される。−旦状態情報がパケットの初めに
ストアされると、ＲＢＣ４２はそのポインタをパケット
の終わりに移動させかつバッファメモリ３８への次のデ
ータパケットの伝送を待つ。

ＭＡＣが受取られたデータの宛先が実際別の局であると
決定する前に、ＭＡＣ３２はデータがバッファメモリ３
８内にストアされることを引き起こし得るということに
注目すべきである。その場合、データの宛先がどこか他
であるということを決定すると、ＭＡＣ３２はＤＰＣ３
６がＲＢＣ４２にデータを「どっと流す」ことを命令す
ることを引き起こす。そのようなどっと流すことを成し
遂げるために、ＲＢＣ４２はその内部ポインタをどっと
流されるべきデータの開始に戻って移動させる。こうし
て、データの次の受取られたパケットは「どっと流され
た」データパケットの最上部・上にストアされるであろ
う。

ＭＡＣ３２とＤＰＣ３６との間の伝送プロトコルハンド
シェイクが第１０図において示される。

それはパケットごとのデータのパケットの伝送を許容し
、パケットの伝送が終了されなければならない場合にお
いてパケット間で容易に割込まれることができる。パケ
ットの伝送は、たとえば、トークン保持タイマの満了の
ために終了されなければならないかもしれない。ＭＡＣ
３２がパケットの終わりを知る必要がある別の理由は、
それゆえそれが伝送されたパケットにポストアンブル情
報をいつ加えるかということを知ることである。

ＤＰＣは、同期パケットの媒体２４への伝送のための媒
体要求を供給するために、信号ＭＥＤＲＥＱＳ　（媒体
要求−同期）をローからハイへ遷移させる。信号ＭＥＤ
ＲＥＱＳは、すべての伝送されるべき同期データパケッ
トが媒体２４へ伝送されてしまうまでハイの状態のまま
である。こうして、何らかの理由によってもし伝送が割
込まれたとしても、信号ＭＥＤＲＥＱＳはすべてのパケ
ットの伝送が完了するまでハイのままである。

媒体２４からトークンを捕捉すると、ＭＡＣ３２は信号
ＸＭＥＤＡＶＳをローからハイへ遷移させる。信号ＸＭ
ＥＤＡＶＳはＤＰＣ３６に対して媒体２４が今パケット
の伝送のために利用可能であるということを示す。応答
して、ＤＰＣ３６は、バッファメモリ３８からデータパ
ケットを読出すためにＲＢＣ４２からの許可を要求する
ために、信号ＤＲＤＲＥＱＳ　（ＤＰＣ読出要求−同期
）をハイの状態に遷移させる。応答して、ＲＢＣ４２は
信号ＤＲＤＡＣＫＳをハイの状態に遷移させ、読出要求
に応答する。

それからバッファメモリ３８はデジタル状態情報を含む
第１の長いワードをバッファメモリ３８からＤＰＣへ伝
送する。ＤＰＣ３６はパケットに対する状態情報を含む
パケットの第１の長いワードからパケットの長さを抽出
する。ＤＰＣ３６はそれからバッファメモリ３８からパ
ケットデータを受取るために進む。

ＤＰＣ３６は、その内部Ｆ　Ｉ　ＦＯ６０内にメモリ３
８から伝送された各々の３２ビツトの長いワードをスト
アする。それはストアされた長いワードをその内部Ｆ　
Ｉ　ＦＯ６０からＭＡＣ３２へ一時に１つの８ビツトバ
イトずつ伝送する。内部ＦＩＦＯ６０は一時に２つの長
いワードをストアすることができる。一方の長いワード
がバッファメモリ３８から内部Ｆ　Ｉ　ＦＯ６０によっ
て受取られると、先に受取られた長いワードが、ＭＡ　
Ｃ３２への伝送のために内部ＦＩＦＯ６０からＹバス３
４へ伝送される。

ＤＰＣ３６がＭＡＣ３２に対してデータの伝送を開始す
るに十分なデータをその内部Ｆ　Ｉ　ＦＯ６０内に有す
るとき、ＤＰＣ３６は信号ＲＤＹＢＹＴをローからハイ
へ遷移させる。ＤＰＣ３６は、信号ＲＤＹＢＹＴをロー
からハイへ遷移させた後、ＭＡＣ３２が信号ＸＦＲＢＹ
Ｔ　（伝送バイト）をローからハイへ遷移させた後、Ｍ
ＡＣ３２へのパケットの伝送を実際開始する。完全なデ
ータのパケットがバッファメモリ３８からＭＡＣ３２へ
伝送サレテしまうまで、ＸＭＥＤＡＶＳＳＲＤＹＢＹＴ
およびＸＦＲＢＹＴはすべてハイのままである。

データの全体のパケットの伝送の終わりにおいて、ＲＤ
ＹＢＹＴはハイからローへ遷移する。ＤＰＣ３６はパケ
ットの始めに状態情報から抽出されたパケットの長さに
基づいて、いつ信号ＲＤＹＢＹＴをハイからローへ遷移
させるべきかを知る。

ＤＰＣ３６は、そのカウンタ７０を介して、それを介し
てＭＡＣ３２へ伝送された８ビツトのバイトの数をカウ
ントする。伝送されたバイトの数がパケットの状態情報
において示されるパケットの長さと等しいとき、それは
信号ＲＤＹＢＹＴをハイからローへ遷移させる。

信号ＲＤＹＢＹＴのハイからローへの遷移はＭＡＣ３２
に全体のパケットが伝送されたことを知らせる。ＦＤＤ
　Ｉ標準はパケットの伝送が割込可能であることを要求
するが、しかしそれはまた全体のパケットが伝送されて
しまうまで伝送が割込まれないことを要求する。各々の
パケットの後のＲＤＹＢＹＴのハイからローへの遷移は
、伝送の割込みがＦＤＤＩ標準に従っていつ起こり得る
かということに関してＭＡＣ３２に知らせる。

個々のパケットの伝送、および信号ＲＤＹＢＹＴのハイ
からローへの遷移の後、ＭＡＣ３２は信号ＸＭＥＤＡＶ
ＳとＸＦＲＢＹＴがハイからローへ遷移することを引き
起こす。その後、ＭＡＣ３２が別のパケットを受取るた
めに作動可能である場合、それは信号ＸＭＥＤＡＶＳが
もう一度ローからハイへ遷移することを引き起こす。応
答して、ＤＰＣ３６は信号ＤＲＤＲＥＱＳとＤＲＤＡＣ
ＫＳとの交換をＲＢＣ４２と開始する。その内部ＦＩ　
ＦＯ６０内に十分なデータを受取ると、ＤＰＣは信号Ｒ
ＤＹＢＹＥが再びローからハイへ遷移することを引き起
こす。応答して、ＭＡＣ３２はＸＦＲＢＹＴをローから
ハイへ遷移させ、かつ別の完全なデータパケットが伝送
される。

このサイクルは所与のリンクされたチエイン内のすべて
のパケットが伝送されてしまうまで続く。

それから、ＭＡＣ３２はパケットの別のリンクされたチ
エインが伝送されることを引き起こし得る。

その代わりに、それは別の局にトークンを通過させるこ
とができる。

第１１図の実例的な図は、ＭＡＣ３２とＤＰＣ３６との
間のプロトコルハンドシェイク内で、バッファメモリ３
８から媒体２４へ、いくつかのパケットが同期しており
かつ他のものは同期していないデータの複数のパケット
を伝送するために用、いられる信号のシーケンスを示す
タイミング図を提供する。ＦＤＤＩ標準は同期のおよび
非同期のパケットを区別する。標準は普通、同期のパケ
ットが非同期のパケットの前に伝送されることを要求す
る。

ＤＰＣ３６はまず信号ＭＥＤＲＥＱＡ　（媒体要求非同
期）をハイ状態に遷移させる。応答して、ＭＡＣ３２が
ＸＭＥＤＡＶＡをハイ状態に遷移させる。ＤＰＣ３６と
ＲＢＣ４２とがＤＲＤＲＥＱＡおよびＤＲＤＡＣＫＡ信
号を交換する。後に、信号ＲＤＹＢＹＴがローからハイ
へ遷移して、非同期のデータがＤＰＣ３６の内部ＦＩＦ
Ｏ６０内にストアされかつＭＡＣ３２への伝送のために
作動可能であることを示す。ＭＡＣ３２は信号ＸＦＲＢ
ＹＴをローからハイへ遷移することによって応答し、そ
のため非同期のデータのパケットの伝送を引き起こす。

その間に、ＤＰＣ３６は信号ＭＥＤＲＥＱＳをハイ状態
に遷移させる。こうして、同期のデータの伝送が要求さ
れた。上記に述べたように、同期の伝送は非同期の遷移
に優先する。その結果として、非同期のデータのチエイ
ンの１つの完全なパケットの伝送の後、ＭＡＣ３２は信
号ＸＭＥＤＡＶＡをハイからローへ遷移させ、かつ信号
ＸＭＥＤＡＶＳをローからハイへ遷移させる。こうして
、信号ＲＤＹＢＹＴのローからハイへの次の遷移で、Ｄ
ＰＣ３６内で利用可能なデータは同期のデータである。

その結果として、信号ＸＦＲＢＹＴのローからハイへの
次の遷移で、同期のデータはＤＰＣ３６の内部ＦＩＦＯ
６０からＭＡＣ３２へ伝送される。同期のデータの伝送
は、同期のデータの各々のかつあらゆるパケットがＤＰ
Ｃ３６からＭＡＣ３２へ伝送されてしまうまで続く。同
期のパケットのチエイン（ＣＳＩ）の伝送は矢印１で完
了される。

同期のパケットの第１のチエイン（ＣＳＩ）の伝送の完
了に従って、非同期のパケットの第１のチエイン（ＣＡ
Ｉ）の伝送がそのチエイン内の第２パケツトの伝送とと
もに続く。伝送は、矢印２によって示される非同期のパ
ケットの第１のチエイン（ＣＡＩ）の完了まで続く。

後に、付加的な同期のチエイン（ＣＳ２、Ｃ５３）と別
の非同期のチエイン（ＣＡ　２）が伝送される。

ＤＰＣ３６からＭＡＣ３２へのパケットの伝送のうちに
、ＤＰＣは伝送されたバイトの数をカウントする。最後
のバイトが起こるとき、ＤＰＣ３６はそのバイトがチエ
イン内の次のパケットの開始アドレスへのポインタであ
ることを知る。ＤＰＣ３６はＲＢＣ４２に対してハイ状
態の信号ＤＲＤＲＥＱＳおよびＬＤＲＰＸＳを経て、次
のパケットのアドレスがＤバス４０上に存在することを
示す。ＲＢＣ４２はそのアドレスをストアしかつそれを
次のハイの信号ＤＲＤＲＥＱＳのために（すなわち次の
パケットのために）用いるであろう。（非同期のパケッ
トのためには、信号ＤＲＤＥＱＡおよびＬＤＲＰＸＡが
用いられる）。

先に説明された実施例は、この発明の原則を表わし得る
何らかの可能な特定の実施例および方法を単に例示する
ということが理解されるであろう。

多（のかつ様々な他の配置が、この発明の精神および範
囲から逸脱することなしにこれらの原則に従って容易に
工夫され得る。こうして、前述の説明は前掲の特許請求
の範囲において規定されるこの発明を制限することを意
図されない。

【図面の簡単な説明】

第１図は典型的なトークンリングネットワークアーキテ
クチャのブロック図であり、 第２図はトークンリングネットワークの代表する局のブ
ロック図であり、 第３図は第１図のトークンリングネットワーク上を巡回
し得るトークンパケットのフォーマットの図であり、 第４図は第１図のトークンリングネットワーク上を循環
し得るデータパケットのフォーマットの図であり、 第５図は第２図の局のＲＡＭバッファコントローラの詳
細を示す実例的なブロック図であり、第６図は第２図の
局のデータ経路コントローラの詳細を示す実例的なブロ
ック図であり、第７図は第２図の局のバッファメモリの
受取領域内のデータの構成を示す実例的な図であり、第
８図は第２図の局のバッファメモリの伝送領域内のデー
タの構成を示す実例的な図であり、第９図は第２図の局
のＭＡＣおよびＤＰＣの間の受取プロトコルハンドシェ
イクの実例的なタイミング図であり、 第１０図は第２図の局のＭＡＣおよびＤＰＣの間の伝送
プロトコルハンドシェイクのための実例的なタイミング
図であり、さらに、 第１１図はパケットの多重リンクされたチエインの伝送
のための第１０図の伝送ハンドシェイクプロトコルのた
めの実例的なタイミング図である。 図において、２０はトークンリングネットワークの局で
あり、２２はホストプロセッサであり、２４は伝送媒体
であり、２６はデータインタフェースであり、２８は光
フアイバトランシーバであり、３０はエンコーダ／デコ
ーダであり、３２は媒体アクセスコントローラであり、
３４はＹバスであり、３６はデータ経路コントローラで
あり、３８はバッファメモリであり、４０はＤバスであ
り、４２はＲＡＭバッファコントローラであり、４４は
ノードプロセッサであり、４８はＮＰババスあり、５０
．５２はインタフェース論理ユニットであり、６０はＦ
ＩＦＯであり、６４はレシーバステートマシンであり、
６６は送信器ステートマシンであり、６８はＦＩＦＯ制
御であり、７０は長さカウンタであり、７２はハンドシ
ェイクであり、７６はＭＡＣハンドシェイクである。

Claims (13)

【特許請求の範囲】
1. （１）伝送媒体によって直列に接続された複数個の局を
   含みそれゆえデータのパケットが循環される閉ループを
   形成するトークンリングネットワークにおいて用いられ
   るための方法であって、各々のそれぞれの局は、伝送媒
   体上のデータの伝送をスケジュールしかつ経路づけする
   ための媒体アクセスコントローラ手段と、情報の記憶の
   ためのバッファメモリ手段と、さらにそれぞれの局の動
   作を制御するためのプロセッサ手段とを含み、プロセッ
   サ手段はバッファメモリ手段へのアクセスを有し、方法
   は、 それぞれのパケットのデータをそれぞれの局の媒体アク
   セスコントローラ手段からそれぞれの局のバッファメモ
   リ手段へ伝送するステップと、バッファメモリ手段内の
   接触するメモリ位置のシーケンスでデータをストアする
   ステップと、データを伝送する前記ステップの間に、デ
   ータのための状態情報を発生するステップと、 データをストアする前記ステップの後に、そこにおいて
   データがストアされるメモリ位置のシーケンスの始めに
   ストアされたデータと接触してバッファメモリ内に状態
   情報をストアするステップとを含む、トークンリングネ
   ットワーク内で用いるための方法。
2. （２）データを伝送する前記ステップの後に、バッファ
   メモリ手段に状態情報の伝送を知らせるステップをさら
   に含む、請求項１に記憶の方法。
3. （３）知らせる前記ステップの後に、状態情報の記憶の
   ためにバッファメモリ手段の内のメモリ位置を計算する
   ステップをさらに含む、請求項２に記載の方法。
4. （４）前記バッファメモリ手段が計算のステップを行な
   い、さらに、 計算する前記ステップのうちに、プロセッサ手段がバッ
   ファメモリ手段にアクセスするのを防ぐステップをさら
   に含む、請求項３に記載の方法。
5. （５）データをストアする前記ステップの前に、そこで
   データの記憶が始まるであろうバッファメモリ手段内の
   メモリ位置を計算するステップと、 データの記憶が始まるであろうメモリ位置を計算するう
   ちに、プロセッサ手段がバッファメモリ手段にアクセス
   するのを防ぐステップとをさらに含む、請求項４に記載
   の方法。
6. （６）発生する前記ステップはそれぞれのパケットの長
   さを計算することを含む、請求項１に記憶の方法。
7. （７）状態情報は計算された長さを含む、請求項６に記
   憶の方法。
8. （８）伝送媒体によって直列に接続された複数個の局を
   含みそのためその上においてデータのパケットが循環す
   る閉ループを形成するトークンリング内で用いるための
   方法であって、各々のそれぞれの局は、伝送媒体上でデ
   ータ伝送をスケジュールしかつ経路づけするための媒体
   アクセスコントローラ手段と、情報の記憶のためのバッ
   ファメモリ手段と、さらにそれぞれの局の動作を制御す
   るためのプロセッサ手段とを含み、プロセッサ手段はバ
   ッファメモリ手段へのアクセスを有し、方法は、 それぞれのデータパケットのシーケンスをそれぞれの局
   の媒体アクセスコントローラ手段からそれぞれの局のバ
   ッファメモリ手段へ伝送するステップと、 それぞれのデータパケットをバッファメモリ手段内に接
   触してストアする手段とを含み、そのためデータパケッ
   トはデータパケットが媒体アクセスコントローラ手段か
   らバッファメモリ手段へ伝送された順序にバッファメモ
   リ手段内に順次にストアされ、さらに、 各々のそれぞれのデータパケットごとに、そのそれぞれ
   のパケットを伝送する前記ステップの間に、そのそれぞ
   れのデータパケットに対応するそれぞれの状態情報を発
   生するステップと、 各々のそれぞれのデータパケットごとに、それぞれのデ
   ータパケットをストアした後に、かつシーケンスで次の
   それぞれのデータパケットをストアする前に、バッファ
   メモリ手段内にそのそれぞれのデータパケットに対応す
   るそれぞれの状態情報をストアするステップとを含み、 そこにおいて各々のそれぞれのストアされたデータパケ
   ットごとに、そのそれぞれのストアされたデータパケッ
   トに対応するそれぞれの状態情報がそのそれぞれのスト
   アされたデータパケットと接触してかつそれの始めにス
   トアされる、トークンリング内で用いるための方法。
9. （９）伝送媒体によって直列に接続された複数個の局を
   含みそのためその上においてデータが循環される閉ルー
   プを形成するトークンリングネットワーク内において用
   いるための方法であって、各々のそれぞれの局は、伝送
   媒体上でデータ伝送をスケジュールしかつ経路づけする
   ための媒体アクセスコントローラ手段と、情報の記憶の
   ためのバッファメモリ手段と、かつそれぞれの局の動作
   を制御するためのプロセッサ手段とを含み、プロセッサ
   手段はバッファメモリ手段へのアクセスを有し、方法は
   、 それぞれの局のバッファメモリ手段内においてデータの
   複数個のパケットをストアするステップと、 それぞれの局の媒体アクセスコントローラ手段が複数個
   のパケットのうちの少なくとも１つのバッファメモリ手
   段からの伝送を受入れるように要求するステップと、 閉ループからトークンを捕捉するステップと、バッファ
   メモリ手段から媒体アクセスコントローラ手段へ複数個
   のパケットのうちの少なくとも１つを伝送するステップ
   と、 バッファメモリ手段から媒体アクセスコントローラ手段
   へ伝送される各々のパケットごとに、媒体アクセスコン
   トローラ手段に複数個の次のパケットを伝送する前にそ
   のパケットの伝送を知らせるステップとを含む、トーク
   ンリングネットワーク内で用いるための方法。
10. （１０）要求する前記ステップが、複数個のあらゆるパ
    ケットがバッファメモリ手段から媒体アクセスコントロ
    ーラ手段へ伝送されてしまうまで続く、請求項９に記載
    の方法。
11. （１１）複数個の各々のそれぞれのパケットごとに、そ
    のそれぞれのパケットを伝送する前に、媒体アクセスコ
    ントローラ手段がそのそれぞれのパケットの伝送を受入
    れるために利用可能であることをバッファメモリ手段に
    知らせるステップをさらに含む、請求項９に記載の方法
    。
12. （１２）複数個の各々のそれぞれのパケットはパケット
    の始めのそれぞれの対応する状態情報とともにストアさ
    れ、状態情報はそれぞれのパケットの長さを含み、さら
    に、 各々のそれぞれのパケットごとに、それぞれのパケット
    を伝送する間に、伝送されたそれぞれのパケットの長さ
    を計算しかつそれぞれのパケットごとに状態情報内に含
    まれる長さと計算された長さとを比較し、それぞれのパ
    ケットがバッファメモリ手段から媒体アクセス制御手段
    へいつ完全に伝送されてしまったかを決める、請求項９
    に記載の方法。
13. （１３）各々のそれぞれのパケットがそれぞれのバッフ
    ァメモリ手段内に複数個のそれぞれの次のパケットへの
    それぞれのポインタとともにストアされ、それぞれのポ
    インタは実質上それぞれのパケットの終わりにストアさ
    れ、さらに、次のそれぞれのパケットへのそれぞれのポ
    インタを用いてメモリ内の次のそれぞれのパケットをア
    ドレスするステップをさらに含む、請求項９に記憶の方
    法。