JPH01501426A - デ−タ処理システムのシステムバスのセトリング時間サイクルを供与する装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 アーク処理システムのシステムバスのセトリング時間サイクルを供与する装置及 び方法発明の背景 １、発明の分野 本発明は一般にデータ処理システムに関し、より詳しくは、データ処理システム のシステムバス上においテ論理信号を交換することに関する。システムバスによ る論理信号の交換は、システムバスに信号を供給する駆動回路のオンオフに起因 し、−過渡信号状態を平衡させるための処置がなされない限り、信号交換の完全 性を劣化させることがある。

２、関連技術の説明 第１図には、典型的なデータ処理システムが図示されている。データ処理システ ムは、少なくとも１つの中央処理ユニット１０（又は１１）と、少くとも１つの 入／出力装置Ｈ（又は１４）と、少くとも１つのメモリユニット１５と、データ 処理システムのこれらのユニット又はサブシステムを結合するためのシステムバ ス１９とを備えている。

中央処理ユニットは、ソフトウェア及び／又はファームウェアの命令に従って論 理信号群を処理する。処理するべき論理信号群は、通常は、メモリユニット１５ 中に記憶される。コンソールユニット１２は、１以上の中央処理ユニットに接続 でき、通常は、システムを初期設定するための内蔵された命令及び装置を含み、 データ処理システムの作動の開端子として動作することができる。入／出カニニ ットは、データ処理システムの残部、端子ユニット、大量記憶ユニット、通信ユ ニット並びにデータ処理ユニットに結合されるべき他の任意のユニットへのイン ターフェースを供与する。システムバスに接続されたこれらのユニットの詳細な 機能は、これらのユニットが自立的に作動してデータ処理ユニットの残部と主に システムバスによって通信するという事実よりも重要ではない。

次に第２図を参照すると、システムバスに論理信号を供給するための技法が図示 されている。システムバス１９は、多数の電導性要素１９ａ〜１９ｇからなって いる。これらの電導性要素は、データ処理システムのサイクル時間が減少するの に伴なって、伝送線の特性を取得するもので、例えば反射を避ける（図示しない ）仕方で終端させねばならない。システムに信号を供給し得る各々のデータ処理 ユニットは、システムバスに結合された多数のトランジスタを備えている。例え ば、データ処理ユニット２１のトランジスタ２１ａ〜２１ｇのエミッタ要素は、 システムバス導線１９ａ−１９ｇに接続してあり、データ処理ユニット２３のト ランジスタ２３ａ〜２３ｇのエミッタ要素も、電導要素１９ａ−１９ｇに接続し である。データ処理ユニット２１がシステムバス上に１群の論理信号を配すべき 場合には、第１論理状態を取るべきトランジスターのベース端子は、高レベルに 保たれ（関係したトランジスタは導通し）、第２論理状態を取るべきトランジス ターのベース要素は、低レベルに保たれ（関係したトランジスタは非導通となる ）。

明らかなように、結合されたトランジスタの導通の変化の状態に起因するシステ ムバス上の過渡状態は、システムバスの状態を特定化するデータ処理システムユ ニットへのバスの論理状態を定めるデータ処理システムからの信号（１，）と、 バスの状態を特定化するユニット（１つ以上）へのバスの論理状態をリリースす るユニットからの信号（２，）との伝搬に必要な時間のうちどちらか長い方の時 間残留することができる。

しかし、システム上の過渡状態は、第３図、第４図の参照によって明らかとなる ように、より長い時間残留していることができる。システムバスの導体１９ｘの 最初の状態が、データ処理サブシステムに関連されたトランジスタ２１ｘが導通 状態となる第１の（高）論理状態である場合に、導線Ｌ９Ｘに沿った電圧レベル は、基本的に一定であり、位置２１は、データ処理システムユニット２１のシス テムバス導線の位置を表わし、位置２３は、データ処理システムユニット２３の システムバス導線の位置を表わす。

この状態は第４図ａに曲線で図示されている。システムの次に続く状態が、トラ ンジスタ２１ｘ−非導通、トランジスタ２３ｘ−導通の状態であると、新しい状 態に入った直後に、トランジスタ２１は、非導通となる。第４図すの曲線に示す ように、新しい状態に入った直後に論理レベルなしの供給を表わす低電圧レベル が、電導要素１９ａに沿って伝搬される。次に、トランジスタ２３にの動作につ いて説明すると、トランジスタ２ｇ！のベースには、このトランジスタを導通状 態とする電圧が供給される。トランジスタ２１ｘの以前の導通の消失に起因した 信号は、システムバス導線上のトランジスタ２３ｘの位置まで未だ伝搬されてい ないので、トランジスタ２３ｘは、そのベース電圧レベルが、トランジスタの導 通が通常生ずるレベルにあるにも拘らず、導通していないことがありうる。その 後に、第４図Ｃに示すように、トランジスタ２１ｘを非導通にすることの効果は 、位置２３まで伝搬されるであろう。その直後に、第４図ｄに示すように、トラ ンジスター２２は導通し、システムバス導線に沿って、ある電圧レベル信号が伝 搬される。ある期間後に、トランジスタ２３Ｘの導通開始に起因した電圧レベル は、第４図ｅに示すように、位置２１まで伝搬される。そのため、明らかなよう に、システムバスに対する過渡信号の効果は、データ処理システムの各要素の物 理的分離によって定まる距離に沿って過渡信号が伝搬されることについて計算さ れた時間よりも長時間残存していることがあり得る。

最長の必要な時間を受入れることのできるデータ処理システムについての時間サ イクルを用意することは、関連技術において、既に知られている。しかし、シス テムバスに対する選定された形状のアクセスにとって、単一のデータ処理サブシ ステムからの複数のバスアクセスサイクルが中断なしに起り得るため、ワースト ケースに対してシステム時間サイクルを調節することは°、無効となり得る。過 度に長いシステムサイクル時間は、システムの長いサイクル時間に起因したシス テムの性能の全体的な低下に加えて、そうした信号の伝送を不必要に長引かせる であろう。

そのため、データ処理システムのサイクル時間を短くすると共に、システムバス 上のいかなる過渡状態も減衰させることによって、データ処理システムバス上に 設定される論理状態の完全性を保つようにしたシステムバスの作動装置及び方法 の必要性が感じられている。

発明の概要 本発明の１つの目的は、改良されたデータ処理ユニッ］・を提供することにある 。

本発明の別の目的は、システムバス上の過渡状態の減衰に可変の遅延を与え得る データ処理システムを提供することにある。

本発明の特定的な目的は、以前のシステムクロックサイクルの間にシステムバス アクセスをもったデータ処理サブシステムによって定められる新しく選定された データ処理サブシステムによって、システムバスのアクセスの遅延を与えること にある。

本発明のより特定的な目的は、システムバスに接続された第１トランジスタの導 通がシステムバスに接続された第２トランジスタの導通を遅延させ得るデータ処 理システムにおいて、システムクロックサイクルを増大させることなく、両方の トランジスタの相互作用効果を除去する装置を提供することにある。

前述の目的並びに他の目的は、本発明によれば、データ処理サブシステムを制御 ユニットに接続すると共に、所定の状態が存在している場合に制御ユニット信号 の供給前に追加の時間を与えるように、調停ユニットからの出力信号を操作する ことによって達成される。調停ユニットは、各々のサブシステムから、そのサブ システムがシステムバスへのアクセスを要求した時に、信号を受ける。２つのサ ブシステムの間で衝突が起った場合には、調停ユニットは、制御ユニット中の決 定ネットワーク装置に組合されたアルゴリズムに従って、その衝突を解決する。

本発明の一実施態様によれば、システムバスへの以前のアクセスの後、そして決 定ネットワークに要求信号が供給される前の、ある期間の間、要求信号を不能化 しておく装置が、調停ユニットに組合されている。本発明の別の実施態様によれ ば、決定ネットワークによって定まるデータ処理サブシステムに対するイネニブ ル信号の供給は、選定されたサブシステムについて遅延させることができ、残り のサブシステムは、現在のクロックサイクルの間イネーブル信号を受ける。この 実施態様において、信号発生の成る遅延後にイネーブル信号を受けるイ サブシステムを再決定する装置を付加してもよい。

本発明のこれらの特徴並びに他の特徴は、図面を参照して以下の説明を読むこと によって理解されよう。

図面の簡単な説明 第１図は、本発明を利用することのできるデータ処理システムのコンポーネント を示すブロック図である。

第２図は、データ処理システムの各ユニットをトランジスターによっ′Ｃシステ ムバスに接続した状態を示す接続図である。

第３図は、システムバスの導線に２個のトランジスターを接続した状態を示す略 接続図である。

第４図は、システムバスへの１つのデータ処理システムによる１つの論理信号群 の供給から第２のデータ処理システムによる論理信号群の供給までの遷移の間の システムバス上の信号レベルの略説明図である。

第５図は、システムバスに論理信号群を供給するべき次のデータ処理サブシステ ムを定めるためのユニットを備えたデータ処理システムのブロック図である。

第６図は、ある時間サイクルについて論理信号群の供給を不能化する装置を示す ブロック図である。

第７図は、最後のアクセスをもった特別のデータ処理サブシステムによって定ま るシステムバスへの論理信号群の供給の遅延を制御する装置のブロック図である 。

好適な実施例の詳細な説明 １、各図の詳細な説明 第１図、第２図、第３図及び第４図については、先に説明した通りである。

次に第５図を参照すると、第１図に示し且つそれにって説明したデータ処理サブ システムが図示されている。

システムバスへの論理信号群の供給を制御し得る調停ユニット５０も図示されて いる。この装置は、システムバス調停ユニットと呼ぶことのできる制御ユニット であり、１つのそうした装置は、本願の被譲渡人に譲渡された米型調停回路」に 記載されている。中央調停を利用する好適な実施態様において、中央調停ユニッ ト５０は、次のように作動する。どれかのサブシステムが、システムバス上にあ る論理信号群を配するについて要求を有する場合、そのデータ処理サブシステム と調停ユニット５０とを接続する機構に要求論理信号が供給される。最も簡単な 状態として、データ処理サブシステムと調停ユニット５０とは、１本の導線によ って接続され、これに供給された信号は、システムバスへのアクセス要求の存在 だけでなく、アクセスを要求したサブシステムのアイデンティティも表示する。

調停ユニット５０は、システムバスにアクセスするべき次のデータ処理サブシス テムを定め、接続手段、通常は導線を解して、イネーブル論理信号が選択された サブシステムに供給される。このイネーブル論理信号の存在は、その論理信号群 がシステムバスに供給され得ることを選択されたデータ処理サブシステムに通報 する。この選択されたサブシステムは保持論理信号を調停ユニット５０に供給す ることができる。保持論理信号は、選択されたデ↓り処理サブシステムが複数の 論理信号群をシステムバスに順に供給するべき事情において使用される。

保持信号は、複数の関係する論理信号群がシステムバスに供給され終わるのに必 要なシステムクロックサイクルが経過し終わるまで、選択されたデータ処理サブ システムからイネーブル信号が除去されることを防止する。

次に第６図を参照すると、選択されたサブシステムへのイネーブル論理信号の供 給を防止する装置が図示されている。調停ユニット５０は、システムバスへのア クセスを要求するデータ処理サブシステムから要求信号及び保持信号を受けるこ とができる。保持信号は、それを送出した特別のデータ処理サブシステムに組合 された端子において、決定ネットワークＢ１に直接結合されている。各々のデー タ処理サブシステムからの要求線は、データ処理サブシステムに組合された論理 “ＡＮＤ”ゲートＥｉ２ａ〜８２ｘの第１入力端子に結合されている。論理″Ａ ＮＩＩ）’ゲート６２ａ〜Ｂ２ｘの出力端子は、要求信号線のデータ処理システ ムに組合された決定ネットワーク６１の出力端子に直接結合されている。決定ネ ットワーク６１の出力端子は、関連データ処理サブシステムにイネーブル信号を 供給する導通路に結合されている。各々のイネーブル線はまた論理″ＮＯＲ”ゲ ート６３の入力端子に接続されている。論理“Ｎ０Ｒ−ゲート６３の出力端子は 、１サイクル遅延ネツトワーク６４の入力端子に結合されており、ｌサイクル遅 延ネットワークＢ４の出力端子は、各々の論理“ＡＮＤ”ゲート１３２ａ−６２ ｇの第２入力端子に結合されている。

次に第７図を参照すると、１群の予還元されたサブシステムのうちの１つが先行 時間サイクルの間にイネーブル信号を受けた場合に遅延させることの可能なイネ ーブル信号を選択されたデータ処理サブシステムに供給する装置が、ブロック図 によって図示されている。決定ネットワーク８１の各々の出力端子は、遅延ネッ トワーク７２ａ〜７２ｘの入力端子並びに論理ＡＮＤゲート７１ａ−７１ｘの第 １入力端子に結合されている。論理”ＡＮＤ”ゲート７１ａ〜７１ｘの第２入力 端子は、論理“ＮＯＲ”ゲート７８ａ−７１ｘの出力端子にそれぞれ結合されて いる。遅延ネットワーク７２ａ〜７２ｘの出力端子は、論理′ＯＲ°ゲート７１ ａ〜７１ｘの入力端子に、次の関係に従つて結合されている。セトリング時間の 問題を避けるための遅延の後にのみ両方のサブシステムを順に作動させるべき場 合には、これらのサブシステムに関係した遅延ネットワークの出力端子は他のサ ブシステムに関係した論理“ＯＲ／’ゲートの入力端子に接続されるべきである 。このようにして、システムバスへのアクセスの間の遅延をもつべきサブシステ ムに、強制された遅延が保証される。

２、好適な実施例の作用 データ処理システムにおいてシステムバスを使用すると、処理システムの形態の 多様性が得られる。データ処理サブシステムは、比較的容易に、システムに対し て付加又は除去することができる。しかしこの多様性の代償は、１つのデータ処 理システムのコンポーネントユニットから第２のユニットへの論理信号群の転送 に必要な時間が、正確には知られず、単にある限度内でしか定め得ないことであ る。本発明は、データ処理システムにシステムバス上の過渡減少のための長いセ トリングタイムを許容することである。システムバスへのアクセスを許容する制 御信号の開始を遅延させる原理は、同期式又は非同期式のデータ処理システムに 使用することができる。

各々のデータ処理サブシステムについてクロッキングサイクルが同期される同期 データ処理システムにおいて、システムバスアクセス制御又はイネーブル信号の 活性化は１以上のシステムクロックサイクル遅延させることができる。本発明は 、調停ユニットの一部分として使用しうる。調停ユニットは、データ処理システ ムにおいて、システムバスへのアクセスについてデータ処理サブシステムの間の 衝突を解決し、１つのサブシステムがシステムバスを独占しないようにするため に用いられる。更に、ある信号群の転送を早めるためにシステムバスへの連続ア クセスが用意されているデータ処理システムにおいて、調停ユニットは、保持信 号に応答し、サブシステムに、連続クロックサイクルについてアクセスを保ち、 連続アクセス手順が完成するまで制御信号の送出を遅延させることを許容する。

再び第６図を参照すると、ネットワークＢ４の主要な機能は第１実施例の決定ネ ットワークＢ１に要求信号が供給されることを阻止することによって、イネーブ ル信号の遅延を１サイクル遅らせることである。図示した例ではこの遅延は１サ イクルであるが、それ以上の遅延期間も容易に実現し得る。イネーブル信号が発 生すると、遅延ネットワークＢ４は、論理信号を１サイクル遅延させた後、全部 の論理“ＡＮＤ”ゲート６２ａ〜６２ｘの入力端子に、負の論理信号を供給し、 それによってイネーブル信号後の１サイクルが決定ネットワーク６１の出力端子 から除かれるまで論理“ＡＮＤ”ゲートを不能化する。決定ネットワーク６１の 出力端子にイネーブル信号が供給されない場合、論理“ＮＯＲ”ゲート６３の出 力端子に正の論理信号が供給される。１サイクル後に、遅延ネットワークＢ４を 経て、論理“ＡＮＤ”ゲー）　６２ａ　−６２ｘの第２入力端子に、正の論理信 号が供給され、論理“ＡＮＤ”ゲート可能化する。そのため、可能化された論理 “ＡＮＤ”ゲートは、システムバスにアクセスするべき次のデータ処理システム を定めるために決定ネットワークに要求信号を送出することができる。

前述した装置は、各々のイネーブル信号の発生後に一様な（１サイクルの）遅延 を与える。しかし、バスの活動性を高めるために、選定されたデータ処理サブシ ステムのために、システムバスへのアクセスが必要とされないことを確実にする ことが時には望まれる。遅延が必要とされ得るか又はされ得ない調停ユニットを 実現するために、第７図に示した形態を用いることができる。遅延ネットワーク ７２ａ〜７２ｘを論理”ＯＲ”ゲート７３ａ〜７３ｘに前記のように結合すると 、イネーブル信号は、予還元されたサブシステムに組合された端子の１つがその 前のタイミングサイクルの間に活性化された時に、関係する論理“ＡＮＤ”ゲー トを通ることから遅延される。

イネーブル信号は、イネーブル信号が送出されたことを決定ネットワーク６１に 伝達するために、その関係する信号線７５ａ〜７５ｘを経てフィードバックされ る。ネットワーク６１はこの情報によってその優先状態を更新することができる 。

システムバスのセトリングタイムを保証するためのイネーブル信号の供給を遅延 させる装置は、到来する要求信号又はイネーブル信号自身のどちらについても構 成することができる。イネーブル信号に遅延が与えられ、決定ネットワーク８１ が、前回のバスアクセスの成功に基いて優先度の決定をする場合に、イネーブル 信号の実際の転送が決定ネットワークに通報されなければならない。

データ処理サブシステムによるシステムバスとの相互作用において、ある作動モ ードは、連続したサイクルにおいてシステムバスに複数の信号群が供給されるこ とに結果する。本発明の装置は、バスにアクセスするサブシステムが変化した場 合にのみ遅延を与えるように意図されている。連続クロックサイクルにおいて、 ある与えられたサブシステムによってシステムバスに供給される多数の信号群の うち、最初の信号群のみが遅延される。

以上の説明は、好適な実施例の作用を説明するためになされ、本発明の範囲を制 限するためのものではない。

本発明の範囲は、下記の請求の範囲のみによって制限される。以上の説明から、 本発明の精神及び範囲に包含されるべき多くの変更が当業者に明らかとなるでだ るう。

ＦＩＧ３ ＦＩＧ　６ 国際調査報告 Ａ！ｓ’：ｗ’ＥＸ　Ｔｏ　：’２　ｍＮＴＥＲＮＡＴＩｃＮ、”＋Ｌ　５ＥＡ ＲＣＨスニ？ＯＲ：　ＣＮＩｒＥＲＮＡτ：０ＮＡＬ　Ａ？？ＬＩＣＡτＩＯＮ 　Ｎｏ、　ｐｃ’：’７ｕｓ　８７１０Ｏｉ８１　（ＳＡ　’１６ｎ７５）ｅｐ ｏｒｔ

Claims (14)

【特許請求の範囲】
1. １．複数のデータ処理システムユニットが１つのシステムバスに接続されている データ処理システムにおいて、該データ処理システムユニットの間の論理信号群 の転送を制御する信号を供給する装置であって、該システムバスに少くとも１つ の論理信号群を供給する該データ処理システムユニットの１つを選定するための 決定手段と、該ユニットのどれか１つによる該システムバスヘのアクセスに続く １クロックサイクルの間該システムバスヘの該ユニットによるアクセス要求信号 の供給を不能化する不能化手段と を有する供給装置。
2. ２．該データ処珪サブシステムが、該システムバスに結合されたトランジスタの 導通又は非導通によって、該システムバスに供給される論理信号群を定めるよう にした、請求の範囲第１項の論理信号群の転送を制御する装置。
3. ３．データ処理システムの複数のユニットからシステムバスヘの論理信号群の供 給を制御する方法において、該データ処理システムユニットのうちのどの１つが 該システムバスに論理信号群を供給するべきかを定め、該ユニットのどれか１つ による該システムバスヘのアクセスに続くシステムクロックサイクルの間に、該 ユニットのどれか１つによる該システムバスヘのアクセスをイネーブルする信号 を不可能化する 各工程を含む制御方法。
4. ４．該システムバス上の該データ処理サブシステムによる論理状態を定めるため に複数のトランジスターの導通状態を使用する工程を含む請求の範囲第３項によ るシステムバスヘの論理信号の供給を制御する方法。
5. ５．システムバスと、 所定群の論理信号を該システムバスに制御信号に応答して供給するための装置を 含み、該システムバスに結合された複数のデータ処理システムと、 該制御信号を該データ処理ユニットに供給するために、該データ処理システムユ ニットに結合された決定手段と、該制御信号のうち現在のものが選定されたデー タ処理システムユニットにいつ供給されるべきかを定める該制御信号のうちの先 行するものに応答する、該決定手段に応答するタイミング手段と を有するデータ処理システム。
6. ６．該データ処理サブシステムが該システムバスにトランジスタによって結合さ れた請求の範囲第５項のデータ処理システム。
7. ７．該制御信号が不能化されるべきか又はデータ処理サブシステムに供給される べきかを定めるために、該制御信号のうち前記現在のものとの関連において該制 御信号のうち前記先行するものを分析する請求の範囲第６項のデータ処理システ ム。
8. ８．前記制御信号のうち前記先行するものが予選定されたサブシステムに供給さ れた直後に、前記制御信号の前記現在のものを供給する請求の範囲第７項のデー タ処理システム。
9. ９．第１サブシステム中のシステムバスに結合されたトランジスタによる導通が 第２サブシステム中のシステムバスに結合されたトランジスターの導通を遅延さ せうる請求の範囲第８項のデータ処理システム。
10. １０．前記現在の制御信号がどれかの制御信号の発生によって遅延される請求の 範囲第６項のデータ処理システム。
11. １１．前記タイミング手段が、アクセスを要求する前記サブシステムから該シス テムバスヘの信号の適用を所定時間不能化する請求の範囲第５項記載のデータ処 理システム。
12. １２．該タイミング手段が所定の条件について該データ処理サブシステムヘの制 御信号の供給を所定期間不能化する請求の範囲第５項のデータ処理システム。
13. １３．前記タイミング手段が、該決定ネットワークの入力端子に該制御信号を結 合する遅延ネットワークを含む請求の範囲第５項のデータ処理システム。
14. １４．該遅延された制御信号が、論理“ＡＮＤ”ゲートの第１端子に結合され、 システムバス要求を指派する該サブシステムからの信号は、前記論理“ＡＮＤ” ゲートの第２端子に結合される請求の範囲第１３項のデータ処理システム。