JPH01475A - 試験回路 - Google Patents
試験回路Info
- Publication number
- JPH01475A JPH01475A JP62-155989A JP15598987A JPH01475A JP H01475 A JPH01475 A JP H01475A JP 15598987 A JP15598987 A JP 15598987A JP H01475 A JPH01475 A JP H01475A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- under test
- flip
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 42
- 230000002950 deficient Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
未発IJは集積回路の試験回路に関するものであり、更
に詳しく1えば高速動作を行なう集積回路の良・否判定
を行なう試験回路に関するものである。
に詳しく1えば高速動作を行なう集積回路の良・否判定
を行なう試験回路に関するものである。
第4図は従来例に係る試験回路の説明図であリ、lは被
測定品であり、例えば高周波(l GHz程度)川のブ
リスケラー(分周器)である。
測定品であり、例えば高周波(l GHz程度)川のブ
リスケラー(分周器)である。
この被測定品1を試験するときには、水晶発振器2によ
って高精度に、設定されたl GHz高周波パルスを&
測定品lの入力に入力し、その出力パルス(分周パルス
)をカウンタ2によってカウントする。
って高精度に、設定されたl GHz高周波パルスを&
測定品lの入力に入力し、その出力パルス(分周パルス
)をカウンタ2によってカウントする。
そして該カウント数が所定の数に合致しているときには
被測定品は良品であると判定し、不一致のときには不良
品であると′i定する。
被測定品は良品であると判定し、不一致のときには不良
品であると′i定する。
〔9,1J1が解決しようとする問題点〕ところで水晶
発振器2を高精度にl GHzに設定することは容易で
はない、また設定したとしても温度や電源゛重圧変動等
によって変動する。このため実際の試験においては、こ
の変動を考慮にいれて良品判定カウント数には一定の輻
をもたせている。
発振器2を高精度にl GHzに設定することは容易で
はない、また設定したとしても温度や電源゛重圧変動等
によって変動する。このため実際の試験においては、こ
の変動を考慮にいれて良品判定カウント数には一定の輻
をもたせている。
しかし、良品判定カランlに一定の幅をもたせると、良
品中にわずかに誤動作を行う不良品も混入する畏れがあ
り、このため試験の信頼性が低下するという問題がある
。
品中にわずかに誤動作を行う不良品も混入する畏れがあ
り、このため試験の信頼性が低下するという問題がある
。
本発明はかかる従来の問題に鑑みて劇作されたものであ
り、高周波動作を行う半導体装置の試験装置の提供を目
的とする。
り、高周波動作を行う半導体装置の試験装置の提供を目
的とする。
本発明は標準サンプルと被測定品に同一の信号を入力し
て動作させ、これらの出力信号の一致・不一致により被
測定品の良否判定を行う試験回路において、前記標準サ
ンプルの出力信号をデータ入力とする第1の7リツプフ
ロツプ回路と、匍記被測定品の出力信号をデータ入力と
する第2のフリップフロップ回路と、前記第1.第2の
フリップフロップ回路の出力を比較して出力状態の不一
致を検出する排他的論理和回路と、前記排他的論理和回
路により不一致が検出されるとき、パルスを発生する回
路と、一定の基準周波数を前記パルス発生回路から出力
されるパルス数に対応する分周比で分周し、その分周出
力を前記第1.第2の7リツプフロツプ回路の共通りロ
ック入力とする分周回路とをイfすることを特徴とする
。
て動作させ、これらの出力信号の一致・不一致により被
測定品の良否判定を行う試験回路において、前記標準サ
ンプルの出力信号をデータ入力とする第1の7リツプフ
ロツプ回路と、匍記被測定品の出力信号をデータ入力と
する第2のフリップフロップ回路と、前記第1.第2の
フリップフロップ回路の出力を比較して出力状態の不一
致を検出する排他的論理和回路と、前記排他的論理和回
路により不一致が検出されるとき、パルスを発生する回
路と、一定の基準周波数を前記パルス発生回路から出力
されるパルス数に対応する分周比で分周し、その分周出
力を前記第1.第2の7リツプフロツプ回路の共通りロ
ック入力とする分周回路とをイfすることを特徴とする
。
いま被測定品が良品であると仮定する。測定の最初の段
階では分周回路の分周比が低いので、フリツプフロツプ
回路に入力するクロック信号の周波数も高い、このため
標準サンプルの出力データと被測定品の出力データの位
相があまりずれていない場合にも、該高周波クロック信
号により異った入力データとしてトリガーされることが
あり。
階では分周回路の分周比が低いので、フリツプフロツプ
回路に入力するクロック信号の周波数も高い、このため
標準サンプルの出力データと被測定品の出力データの位
相があまりずれていない場合にも、該高周波クロック信
号により異った入力データとしてトリガーされることが
あり。
第1.第2の7リツプフロツプ回路からは異ったデータ
が出力される。このため排他的論理和回路はデータの不
一致を検出する。
が出力される。このため排他的論理和回路はデータの不
一致を検出する。
データの不一致が検出されると、パルス発生回路からパ
ルスが発生し、分周回路の分周比をこのパルス数に応じ
て変える(すなわち分周比は高くなる)、これによりク
ロック信号の周波数は低くなる。そして標準サンプルと
被測定品の出力データの位相ずれをカバーできるまでク
ロック信号の周波数が低くなると、:51.第2の7リ
ップフロップ回路からは同期した同一のデータが得られ
る。これにより排他的論理和回路からは出力データ一致
信号が得られるので、被測定品の良品を選別することが
できる。
ルスが発生し、分周回路の分周比をこのパルス数に応じ
て変える(すなわち分周比は高くなる)、これによりク
ロック信号の周波数は低くなる。そして標準サンプルと
被測定品の出力データの位相ずれをカバーできるまでク
ロック信号の周波数が低くなると、:51.第2の7リ
ップフロップ回路からは同期した同一のデータが得られ
る。これにより排他的論理和回路からは出力データ一致
信号が得られるので、被測定品の良品を選別することが
できる。
なお被測定品が不良品のときには、と記のようにクロッ
ク信号の分周比を低下させても第1゜第2のフリップフ
ロップ回路から同期した同一のデータを得ることはでき
ない、従って被測定品を、不良品として判定することが
でき、不良品を選別することができる。
ク信号の分周比を低下させても第1゜第2のフリップフ
ロップ回路から同期した同一のデータを得ることはでき
ない、従って被測定品を、不良品として判定することが
でき、不良品を選別することができる。
次に図を参照しながら本発明の実施例について説明する
。第1図は本発明の実施例に係る検査回路の構成図であ
る。4は標準サンプル、5は被測定品であり、例えば1
GH2に1にの高周波プリスケーラ(分周回路)である
とする、6〜lOは本発明の実施例に係る試験回路を構
成する回路であり。
。第1図は本発明の実施例に係る検査回路の構成図であ
る。4は標準サンプル、5は被測定品であり、例えば1
GH2に1にの高周波プリスケーラ(分周回路)である
とする、6〜lOは本発明の実施例に係る試験回路を構
成する回路であり。
6は分周比1没定=r能な分周回路、7.8は分周11
回路6の出力をクロック信号とするフリップフロップ回
路である。9はE−NOR回路であり、フリップフロッ
プ回路の出力データの一致、不〜致を検出する。
回路6の出力をクロック信号とするフリップフロップ回
路である。9はE−NOR回路であり、フリップフロッ
プ回路の出力データの一致、不〜致を検出する。
lOは検知回路であり、E−Non回路9の出力が常に
“H”になるとき良判定信号を出力し、E−NOI’1
回路9にパルスが出力されるときこれを次段のシリアル
カウンタ11に送出する。
“H”になるとき良判定信号を出力し、E−NOI’1
回路9にパルスが出力されるときこれを次段のシリアル
カウンタ11に送出する。
11は検知回路lOから送られたパルスの数をカウント
するシリアルカウンタであり、そのカウント数が一定の
数に達すると次段の8ビツトのラッチ回路12にパルス
を1つ送る。なおシリアルカウンタから送るパルスの数
が一定の数を越えるとき、該カウンタから不良判定信号
が出力される。
するシリアルカウンタであり、そのカウント数が一定の
数に達すると次段の8ビツトのラッチ回路12にパルス
を1つ送る。なおシリアルカウンタから送るパルスの数
が一定の数を越えるとき、該カウンタから不良判定信号
が出力される。
12は8ビツトのラッチ回路であり、入力されたパルス
の数(n)を分周回路6の分周比(n)とする、これに
より分周回路6に入力する基準周波数flNはn分周さ
れる。
の数(n)を分周回路6の分周比(n)とする、これに
より分周回路6に入力する基準周波数flNはn分周さ
れる。
次に本光明の実施例171回路の動作を第2図。
第3図のタイミングチャートを参照しながら説明する。
いまシリアル力ウタ11の出力するパルス数がnである
とき、8ビツトのラッチ回路12を介し、分周回路の6
の分周比はnに設定される。これにより分周回路6から
はflに/nの周波数のクロック信号が出力される(第
2図)。
とき、8ビツトのラッチ回路12を介し、分周回路の6
の分周比はnに設定される。これにより分周回路6から
はflに/nの周波数のクロック信号が出力される(第
2図)。
一方、標準サンプル4からはA、被測定品からはBの出
力データが出力され、第2図のような位相差があるとす
る。
力データが出力され、第2図のような位相差があるとす
る。
このときデータA、データBのクロック信号によりトリ
ガーされるレベル状態は異なるので、フリップフロップ
回路7.8から一定の位相差をもったデータQA、QB
が出力される。そしてE−NOR回路9ではこの位相差
をパルスとして出力する。シリアルカウンタ11ではこ
のパルスの数そ一定数カウントした後に、8ビツトのラ
ッチ回路12にパルスを1つ送る。これにより8ビツト
のラッチ回路12はそれまでの設定分1.′4比nをn
+1に変更するので1分周回路6からf IN/+1+
1のクロック信号が出力される。
ガーされるレベル状態は異なるので、フリップフロップ
回路7.8から一定の位相差をもったデータQA、QB
が出力される。そしてE−NOR回路9ではこの位相差
をパルスとして出力する。シリアルカウンタ11ではこ
のパルスの数そ一定数カウントした後に、8ビツトのラ
ッチ回路12にパルスを1つ送る。これにより8ビツト
のラッチ回路12はそれまでの設定分1.′4比nをn
+1に変更するので1分周回路6からf IN/+1+
1のクロック信号が出力される。
このとき、第3図に示すように、クロック信号は標準サ
ンプル4のデータAと被測定品のデータBの同一のレベ
ル状態をトリガーすることができるので、フリップフロ
ップ回路7.8から同期したデータQA (n+1)、
QB (n+1)が得られる。この結果、E−NOR回
路9から定常的な“H”レベル信号が出力するので、検
知回路10からは良゛N定信号が出力する。
ンプル4のデータAと被測定品のデータBの同一のレベ
ル状態をトリガーすることができるので、フリップフロ
ップ回路7.8から同期したデータQA (n+1)、
QB (n+1)が得られる。この結果、E−NOR回
路9から定常的な“H”レベル信号が出力するので、検
知回路10からは良゛N定信号が出力する。
このように、標準サンプルの出力データと被測定品の出
力データとの間に位相差がある場合にも1分周比を増や
すことにより被測定品が良品である限り、必ずその位相
の同期を一致させることができる。このため良品を必ず
選別することができる。
力データとの間に位相差がある場合にも1分周比を増や
すことにより被測定品が良品である限り、必ずその位相
の同期を一致させることができる。このため良品を必ず
選別することができる。
一方、被測定品5が不良品であるときには、シリアルカ
ウンタ11からの出力するパルスを増やしても、従って
分周回路6の分周比を増加させても、標準サンプルと被
測定品の出力データの同期をとることはできない、そし
てシリアルカウンタ11の出力パルス数が一定の数に達
するときをもって、被測定品が不良であると判定される
。
ウンタ11からの出力するパルスを増やしても、従って
分周回路6の分周比を増加させても、標準サンプルと被
測定品の出力データの同期をとることはできない、そし
てシリアルカウンタ11の出力パルス数が一定の数に達
するときをもって、被測定品が不良であると判定される
。
以上説明したように、末完1JIの実施例によればIG
Hz級の高周波動作を行なうプリスケーラ(分周回路)
の良・不良判定を確実に行なうことができるので、試験
の信頼性を向上させることが0f能となる。
Hz級の高周波動作を行なうプリスケーラ(分周回路)
の良・不良判定を確実に行なうことができるので、試験
の信頼性を向上させることが0f能となる。
なお実施例では検査の対象としてプリスケーラを用いた
が、その他の高周波回路の試験についても適用すること
ができる。
が、その他の高周波回路の試験についても適用すること
ができる。
以上説明したように1本発明によれば高周波動作を行う
被測定品についての良否判定を確実に行うことができる
ので、試験の信頼性の向上を図ることが可能となる。ま
た高精度に設定された水晶発振器を特に必要としないの
で、試験が容易となる
被測定品についての良否判定を確実に行うことができる
ので、試験の信頼性の向上を図ることが可能となる。ま
た高精度に設定された水晶発振器を特に必要としないの
で、試験が容易となる
m1図は本発明の実施例に係る試験回路の回路14、
第2図、第3図は第1 +>4の回路の動作を説IJI
するタイミ〉′グチヤード、 :fS4図は従来例の説明図である。 (符号の説IJI) 4・・・標準サンプル、 5・・・被測定品、 6・・・分周回路、 7.8・・・フリップフロップ回路。 9・・・E−NOR回路、 10・・・検知回路、 ll・・・シリアルカウンタ、 第2・・・ラッチ回路。
するタイミ〉′グチヤード、 :fS4図は従来例の説明図である。 (符号の説IJI) 4・・・標準サンプル、 5・・・被測定品、 6・・・分周回路、 7.8・・・フリップフロップ回路。 9・・・E−NOR回路、 10・・・検知回路、 ll・・・シリアルカウンタ、 第2・・・ラッチ回路。
Claims (1)
- 【特許請求の範囲】 標準サンプルと被測定品に同一の信号を入力して動作さ
せ、これらの出力信号の一致・不一致により被測定品の
良否判定を行う試験回路において、 前記標準サンプルの出力信号をデータ入力とする第1の
フリップフロップ回路と、 前記被測定品の出力信号をデータ入力とする第2のフリ
ップフロップ回路と、 前記第1,第2のフリップフロップ回路の出力を比較し
て出力状態の不一致を検出する排他的論理和回路と、 前記排他的論理和回路により不一致が検出されるとき、
パルスを発生する回路と、 一定の基準周波数を前記パルス発生回路から出力される
パルス数に対応する分周比で分周し、その分周出力を前
記第1,第2のフリップフロップ回路の共通クロック入
力とする分周回路とを有することを特徴とする試験回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62155989A JPS64475A (en) | 1987-06-23 | 1987-06-23 | Test circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62155989A JPS64475A (en) | 1987-06-23 | 1987-06-23 | Test circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01475A true JPH01475A (ja) | 1989-01-05 |
JPS64475A JPS64475A (en) | 1989-01-05 |
Family
ID=15617918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62155989A Pending JPS64475A (en) | 1987-06-23 | 1987-06-23 | Test circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS64475A (ja) |
-
1987
- 1987-06-23 JP JP62155989A patent/JPS64475A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4902986A (en) | Phased locked loop to provide precise frequency and phase tracking of two signals | |
US6661266B1 (en) | All digital built-in self-test circuit for phase-locked loops | |
US5099196A (en) | On-chip integrated circuit speed selection | |
US6807243B2 (en) | Delay clock generating apparatus and delay time measuring apparatus | |
US5459402A (en) | Delay time measuring circuit | |
EP1293791B1 (en) | Semiconductor integrated circuit device and device for testing same | |
US4837521A (en) | Delay line control system for automatic test equipment | |
US6316929B1 (en) | Frequency measurement test circuit and semiconductor integrated circuit having the same | |
US6311295B1 (en) | System and method for testing a clock signal | |
EP1148340B1 (en) | All digital built-in self-test circuit for phase-locked loops | |
JP2003179142A (ja) | ジッタ検査回路を搭載した半導体装置およびそのジッタ検査方法 | |
JPH01475A (ja) | 試験回路 | |
JPH11251885A (ja) | 半導体装置 | |
US6952373B2 (en) | Semiconductor device having PLL-circuit | |
JP3039377B2 (ja) | 半導体装置の検査方法 | |
JPH10336024A (ja) | 位相差検出装置及びこれを備える半導体装置 | |
JP2947178B2 (ja) | クロックスキュー判定回路 | |
EP0403093A2 (en) | Method and apparatus for synchronized sweeping of multiple instruments | |
JPH1152015A (ja) | 高速半導体集積回路装置のテスト回路 | |
JPH01150877A (ja) | 伝送線路長測定装置 | |
JP2003248037A (ja) | Pllテスト回路 | |
JPH0926467A (ja) | Icテスタのタイミング発生回路用pll発振器 | |
JPH01147378A (ja) | 周波数検査装置 | |
JPH02163679A (ja) | 信号発生装置 | |
JPS6138417B2 (ja) |