JPH0145847B2 - - Google Patents

Info

Publication number
JPH0145847B2
JPH0145847B2 JP11960682A JP11960682A JPH0145847B2 JP H0145847 B2 JPH0145847 B2 JP H0145847B2 JP 11960682 A JP11960682 A JP 11960682A JP 11960682 A JP11960682 A JP 11960682A JP H0145847 B2 JPH0145847 B2 JP H0145847B2
Authority
JP
Japan
Prior art keywords
output
signal
amplitude
circuit
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11960682A
Other languages
Japanese (ja)
Other versions
JPS599713A (en
Inventor
Masao Tsunekawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11960682A priority Critical patent/JPS599713A/en
Publication of JPS599713A publication Critical patent/JPS599713A/en
Publication of JPH0145847B2 publication Critical patent/JPH0145847B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00Indicating or recording apparatus with provision for the special purposes referred to in the subgroups

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Control Of Position Or Direction (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は2方向に移動又は回転する物体の運動
に応じて検出器より発生される周期的な一定の信
号により物体の位置を検出する方式に係り、特に
モータやモータにより駆動される物体の位置信号
をリツブルの少ない信号で得る位置検出方式に関
する。
Detailed Description of the Invention (a) Technical Field of the Invention The present invention is a method of detecting the position of an object using a periodic constant signal generated by a detector in response to the motion of the object moving or rotating in two directions. In particular, the present invention relates to a position detection method for obtaining a position signal of a motor or an object driven by the motor using a signal with less ripple.

(b) 従来技術と問題点 モータやモータにより駆動される物体の位置を
検出する方式として、ロータリエンコーダやリニ
ヤエンコーダ等を使用する方式が知られている。
例えばロータリエンコーダはモータの回転軸に取
付けられ、該回転軸の回転に応じて互に1/4の位
相差を有するA、Bの2相の擬似正弦波信号を発
生するもので、該擬似正弦波信号の周波数はモー
タの回転速度に比例している。この2相の信号
A、Bの該擬似正弦波信号から物体の位置信号は
通常下記の如く検出される。
(b) Prior Art and Problems As a method for detecting the position of a motor or an object driven by a motor, methods using rotary encoders, linear encoders, etc. are known.
For example, a rotary encoder is attached to the rotating shaft of a motor, and generates two-phase pseudo sine wave signals A and B having a phase difference of 1/4 according to the rotation of the rotating shaft. The frequency of the wave signal is proportional to the rotational speed of the motor. An object position signal is usually detected from the pseudo sine wave signals of the two-phase signals A and B as described below.

第1図は前記該擬似正弦波信号から位置信号を
発生する回路図である。第2図は第1図各部の波
形図である。モータ1が回転しロータリエンコー
ダ2は2相の互に1/4の位相差を有する信号Aと
信号Bとを発生し信号Aは比較器3へ、信号Bは
比較器4へ入る。比較器3は信号Aが0ボルトよ
り大ならば“1”、小ならば‘0”の信号を発生
し、モノステープ5は比較器3の出力の立上りに
てパルスを発生し、モノステーブル6は比較器3
の出力の立下りでパルスを発生する。比較器4は
信号Bが0ボルトより大ならば“1”、小ならば
“0”の信号を発生し、モノステーブル7は比較
器4の出力の立上りでパルスを発生し、モノステ
ーブル8は比較器4の出力の立下りでパルスを発
生する。モノステーブル5,6の出力はOR回路
10で論理和され、モノステーブル7,8の出力
はOR回路11で論理和され、更にOR回路12
により論理和されてカウンタ14に入り、該パル
スの立下りでカウンタ14は計数される。加算か
減算かは排他的OR回路9及び13の出力にてモ
ータ1の回転方向が検出されて行なわれる。リセ
ツトパルス発生器16を動作させるとカウンタ1
4はリセツトされる。その後モータ1が右回転を
開始したとすると信号A,Bが0ボルトを横切る
ごとに比較器3,4の出力が変化してモノーステ
ーブル5,6,7,8にてパルスが発生する。該
パルスは前記の如くカウンタ14に加入し、排他
的OR回路13の出力は“1”となるためカウン
タ14は加算され続ける。カウンタ14の出力は
デイジタル・アナログ変換器15により階段状の
電圧波形として出力される。又モータ1の回転方
向が反転し左回転となると、排他的OR回路13
の出力が“0”となりカウンタ14は減算され
る。以上説明した如くデイジタル・アナログ変換
器15の出力はリセツトパルス発生器16を動作
させた後のモータ1の回転量を示す位置信号であ
る。
FIG. 1 is a circuit diagram for generating a position signal from the pseudo sine wave signal. FIG. 2 is a waveform diagram of each part in FIG. 1. As the motor 1 rotates, the rotary encoder 2 generates two phases, a signal A and a signal B having a phase difference of 1/4, and the signal A enters the comparator 3 and the signal B enters the comparator 4. The comparator 3 generates a signal of "1" if the signal A is greater than 0 volts, and '0' if it is smaller, the monostable 5 generates a pulse at the rising edge of the output of the comparator 3, and the monostable 6 Comparator 3
A pulse is generated at the falling edge of the output. The comparator 4 generates a signal of “1” if the signal B is greater than 0 volts, and “0” if it is smaller, the monostable 7 generates a pulse at the rising edge of the output of the comparator 4, and the monostable 8 generates a pulse. A pulse is generated at the falling edge of the output of comparator 4. The outputs of the monostables 5 and 6 are logically summed in an OR circuit 10, the outputs of monostables 7 and 8 are logically summed in an OR circuit 11, and further logically summed in an OR circuit 12.
is logically summed and entered into the counter 14, and the counter 14 counts at the falling edge of the pulse. Addition or subtraction is performed by detecting the rotational direction of the motor 1 using the outputs of the exclusive OR circuits 9 and 13. When the reset pulse generator 16 is operated, the counter 1
4 is reset. After that, if the motor 1 starts rotating clockwise, the outputs of the comparators 3 and 4 change every time the signals A and B cross 0 volts, and the monostables 5, 6, 7, and 8 generate pulses. The pulse is added to the counter 14 as described above, and since the output of the exclusive OR circuit 13 becomes "1", the counter 14 continues to be incremented. The output of the counter 14 is output by a digital-to-analog converter 15 as a stepped voltage waveform. Also, when the rotation direction of the motor 1 is reversed and rotates to the left, the exclusive OR circuit 13
The output becomes "0" and the counter 14 is decremented. As explained above, the output of the digital/analog converter 15 is a position signal indicating the amount of rotation of the motor 1 after the reset pulse generator 16 is operated.

このような従来技術によれば位置信号は信号
A,Bの1/4周期を単位とする階段状の電圧波形
しか得られない。従つて精密なモータの回路位置
を測定するためにはモータの1回転に対して発生
する擬似正弦波数を増すこと、即ちロータリエン
コーダのスリツト数を細かくすることが考えられ
る。しかし、これはロータリエンコーダの価格を
高価にすることと、更に機構的にはスリツト数を
増加するにも限界がある等の欠点がある。
According to such conventional technology, only a stepped voltage waveform having a unit of 1/4 period of the signals A and B can be obtained as a position signal. Therefore, in order to accurately measure the motor circuit position, it is conceivable to increase the number of pseudo sine waves generated per one revolution of the motor, that is, to reduce the number of slits in the rotary encoder. However, this has drawbacks such as increasing the cost of the rotary encoder and mechanically limiting the ability to increase the number of slits.

(c) 発明の目的 本発明の目的は上記欠点を除くため機構的な手
段によらず、ロータリエンコーダからの擬似正弦
波の一周期分を等間隔で細分し、対応する振幅値
を記憶回路に格納しておき、それを使用して変化
する擬似正弦波に追従させることにより、細分化
した等間隔を最小単位としてデイジタル回路で計
数し、該追従回路の比較回路の出力が2クロツク
周期にわたつて連続して同一論理値をとる時に限
り、前記デイジタル回路の計数値を増大又は減少
させることにより位置信号のリツプルを減少させ
る位置検出方式を提供することにある。
(c) Purpose of the Invention The purpose of the present invention is to subdivide one period of a pseudo sine wave from a rotary encoder at equal intervals and store the corresponding amplitude values in a storage circuit, without using mechanical means, in order to eliminate the above-mentioned drawbacks. By storing it and using it to follow the changing pseudo sine wave, the digital circuit counts the subdivided equal intervals as the minimum unit, and the output of the comparison circuit of the tracking circuit is counted over two clock cycles. The object of the present invention is to provide a position detection method that reduces ripples in a position signal by increasing or decreasing the count value of the digital circuit only when the digital circuit continuously takes the same logical value.

(d) 発明の構成 2方向に移動又は回転する物体の運動に応じて
検出器より発生される互い1/4周期の位相差を有
する2相の信号A又はBの一周期を細分した位置
に対する振幅値を記憶する手段と、該記憶手段の
出力をデイジタル・アナログ変換し該信号A又は
Bの振幅と比較する振幅比較手段と、該振幅比較
手段の出力に応じて一定周期のクロツクパルスを
加算または減算し、前記記憶手段にアクセスする
計数手段とからなる追従回路AおよびBと、前記
計数手段の出力と、前記振幅比較手段の出力が入
力され、前記信号AまたはBの振幅中心レベルに
近い方を選択する選択回路と、該信号A及びBの
各振幅と零電位とを比較し、該各信号AおよびB
の各振幅が、正および負のいずれを採つているか
を出力する比較手段AおよびBと、該振追従回路
A及びBの振幅比較手段の出力と、該選択回路か
らの選択信号と、該比較手段AおよびBの出力と
から前記物体の運動方向を決定する手段と、前記
振幅比較手段の出力が、記クロツクパルスの2期
間にわたり連続して論理1または論理0かを判定
する論理回路と、前記物体の運動を決定する手段
により加算または減算が指示されるとともに、前
記論理回路の出力によりカウントが可能となり、
前記クロツクを計数し、その計数結果を該物体の
位置を示す信号として出力する計数手段とよりな
るものである。
(d) Structure of the invention A two-phase signal A or B generated by a detector according to the motion of an object moving or rotating in two directions and having a phase difference of 1/4 period from each other means for storing an amplitude value; amplitude comparison means for digital-to-analog converting the output of the storage means and comparing it with the amplitude of the signal A or B; Follow-up circuits A and B each include counting means for subtracting and accessing the storage means, and the output of the counting means and the output of the amplitude comparison means are input, and the one closer to the amplitude center level of the signal A or B A selection circuit that selects each signal A and B compares each amplitude and zero potential of each signal A and B.
Comparing means A and B outputting whether each amplitude is positive or negative, the output of the amplitude comparing means of the vibration tracking circuits A and B, the selection signal from the selection circuit, and the comparison means for determining the direction of motion of the object from the outputs of means A and B; a logic circuit for determining whether the output of the amplitude comparison means is a logic 1 or a logic 0 continuously over two periods of the clock pulse; Addition or subtraction is instructed by the means for determining the motion of the object, and the output of the logic circuit allows counting;
The apparatus comprises a counting means for counting the clocks and outputting the counting result as a signal indicating the position of the object.

(e) 発明の実施例 第3図は本発明の一実施例を示す回路図で、第
4図は第3図の動作説明図である。モータ1は回
転し、ロータリエンコーダ2は2相の互に1/4の
位相差を有する信号Aと信号Bとを発生する。ク
ロツク発振器17は信号A,Bの変化に対し十分
周波数の高いクロツクパルスを発生させる。メモ
リ19及び25には例えばROMを用いて第5図
に示す如く、信号A又はBの一周期を16等分した
位置100〜115に対する振幅値M0〜M15を2進デ
イジタル値で記憶させる。メモリ19の出力を
D/A変換器20でデイジタル・アナログ変換す
ると、カウンタ18の計数値に応じた信号Aの振
幅値M0〜M15の内のどれかがDACAとして得ら
れる。比較器21に於てロータリエンコーダ2よ
り送出された信号Aの振幅値と該メモリ19より
読出された振幅値DACAと比較される。比較器
21の出力は信号AがDACAより大ならば“1”
となりカウンタ18の計数値を加算させる。即ち
クロツク発振器17よりのクロツクにより加算す
る。信号AがDACAより小ならば比較器21の
出力は“0”となりカウンタ18は次のクロツク
パルスにより減算される。カウンタ18の計数値
によりメモリ19のM0〜M15の振幅値が読出さ
れるためDACAはM0〜M15のいずれかの値をと
りながら信号Aの波形に追従する。即ちカウンタ
18、メモリ19、D/A変換器20、比較器2
1は追従回路A47を構成する。同様カウンタ2
4、メモリ25、D/A変換器26、比較器27
は追従回路B48を構成する。追従回路B48は
追従回路A47と動作は比較する信号波形が信号
Bである点を除けば同様である。即ちD/A変換
器26の出力DACBは信号Bの波形に追従する。
従つて信号AとDACA、信号BとDACBの関係
は第4図に示す如くになり、比較器21と27の
出力も第4図に示す如く変化する。比較器22の
出力は信号Aの波形が0ボルトより大ならば
“1”、小ならば“0”となる。同様に比較器28
の出力も信号Bの波形が0ボルトより大ならば
“1”、小ならば“0”となる。
(e) Embodiment of the Invention FIG. 3 is a circuit diagram showing an embodiment of the invention, and FIG. 4 is an explanatory diagram of the operation of FIG. 3. The motor 1 rotates, and the rotary encoder 2 generates two phases, a signal A and a signal B having a phase difference of 1/4. Clock oscillator 17 generates clock pulses of sufficiently high frequency for changes in signals A and B. In the memories 19 and 25, for example, a ROM is used to store amplitude values M0 to M15 corresponding to positions 100 to 115, which are obtained by dividing one period of the signal A or B into 16 equal parts, as binary digital values, as shown in FIG. When the output of the memory 19 is digital-to-analog converted by the D/A converter 20, one of the amplitude values M0 to M15 of the signal A corresponding to the count value of the counter 18 is obtained as DACA. The comparator 21 compares the amplitude value of the signal A sent from the rotary encoder 2 with the amplitude value DACA read out from the memory 19. The output of comparator 21 is “1” if signal A is greater than DACA.
Then, the count value of the counter 18 is added. That is, the addition is performed using the clock from the clock oscillator 17. If signal A is less than DACA, the output of comparator 21 will be "0" and counter 18 will be decremented by the next clock pulse. Since the amplitude values of M0 to M15 in the memory 19 are read based on the count value of the counter 18, DACA follows the waveform of the signal A while taking one of the values of M0 to M15. That is, counter 18, memory 19, D/A converter 20, comparator 2
1 constitutes a follow-up circuit A47. Similar counter 2
4, memory 25, D/A converter 26, comparator 27
constitutes a follow-up circuit B48. The operation of the follow-up circuit B48 is the same as that of the follow-up circuit A47 except that the signal waveform to be compared is the signal B. That is, the output DACB of the D/A converter 26 follows the waveform of the signal B.
Therefore, the relationship between signal A and DACA and between signal B and DACB becomes as shown in FIG. 4, and the outputs of comparators 21 and 27 also change as shown in FIG. The output of the comparator 22 is "1" if the waveform of the signal A is greater than 0 volts, and "0" if it is smaller. Similarly, comparator 28
The output of the signal B becomes "1" if the waveform of the signal B is larger than 0 volts, and "0" if it is smaller.

第6図はA,B選択回路23の詳細回路図であ
る。カウンタ18の出力がM4(第5図)で、且つ
比較器21の出力が“1”であるか、又はカウン
タ18の出力がM11で、且つ比較器21の出力が
“0”の時、選択信号USEAがセツトされる。カ
ウンタ18の出力がM3で、且つ比較器21の出
力が“0”であるか、又はカウンタ18の出力が
M12で比較器21の出力が“1”の時、選択信号
USEAはリセツトされる。即ちカウンタ18の出
力がM4の時、デコーダ50は端子104を“1”
とする。比較器21の出力が“1”のためAND
回路52は“1”となり、OR回路56を経てJK
フリツプフロツプ58をセツトする。カウンタ1
8の出力がM11の時、デコーダ50の端子111
は“1”となり、比較器21の出力が“0”のた
めNOT回路53は“1”となり、AND回路53
は“1”となつて前記同様にフリツプフロツプ5
8をセツトする。カウンタ18の出力がM3の時、
デコーダ50の端子103が“1”となり、比較
器21の出力が“0”であるからNOT回路51
の出力は“1”でAND回路54は“1”となり、
OR回路57を経てフリツプフロツプ58をリセ
ツトする。カウンタ18の出力がM12の時、デコ
ーダ50の端子112は“1”となり、比較器2
1の出力が“1”のためAND回路55は“1”
となり、前記同様フリツプフロツプ58をリセツ
トする。これは第5図の矢印で示す範囲を用いて
信号A又は信号Bの隣合う位置に対する電圧レベ
ル差が比較的大きく精度良く振幅差を検出出来る
中心レベル近い範囲の情報を採用するために用い
られるものである。
FIG. 6 is a detailed circuit diagram of the A, B selection circuit 23. Select when the output of the counter 18 is M4 (Fig. 5) and the output of the comparator 21 is "1", or when the output of the counter 18 is M11 and the output of the comparator 21 is "0". Signal USEA is set. The output of the counter 18 is M3 and the output of the comparator 21 is "0", or the output of the counter 18 is
When the output of comparator 21 is “1” in M12, the selection signal
USEA will be reset. That is, when the output of the counter 18 is M4, the decoder 50 sets the terminal 104 to "1".
shall be. AND because the output of comparator 21 is “1”
The circuit 52 becomes “1” and goes through the OR circuit 56 to JK.
Set flip-flop 58. counter 1
When the output of 8 is M11, the terminal 111 of the decoder 50
becomes "1", and the output of the comparator 21 is "0", so the NOT circuit 53 becomes "1", and the AND circuit 53
becomes “1” and the flip-flop 5 becomes “1” as before.
Set 8. When the output of counter 18 is M3,
Since the terminal 103 of the decoder 50 becomes "1" and the output of the comparator 21 is "0", the NOT circuit 51
The output of is "1" and the AND circuit 54 is "1",
The flip-flop 58 is reset via the OR circuit 57. When the output of the counter 18 is M12, the terminal 112 of the decoder 50 becomes "1", and the comparator 2
Since the output of 1 is “1”, the AND circuit 55 is “1”
Then, the flip-flop 58 is reset as described above. This is used to use the range shown by the arrow in Figure 5 to adopt information in a range close to the center level where the voltage level difference between adjacent positions of signal A or signal B is relatively large and the amplitude difference can be detected with high accuracy. It is something.

比較器21の出力、即ち追従回路47の出力は
Dフリツプフロツプ29に入りクロツク周期の2
期間にわたつて連続して比較器21の出力が
“1”の時、AND回路35は“1”となり、逆
に、連続し比較器21の出力が“0”の時、比較
器21の出力とDフリツプフロツプ29の出力は
“0”となつてNOT回路31と32によりAND
回路36を“1”とする。従つてOR回路39の
出力は比較器21の出力がクロツク周期の2期間
にわたつて“1”か“0”かであつた場合“1”
となり、比較器21の出力がクロツク周期ごとに
“1”、“0”を繰り返す場合は“0”となつてマ
ルチブレクサ43に入る。比較器27の出力、即
ち追従回路48の出力はDフリツプフロツプ30
に入り、AND回路37,38、NOT回路33,
34及びOR回路40とにより上記比較器21の
出力と同様にクロツク周期の2期間にわたり連続
して“1”か“0”かであつた場合論理“1”を
マルチプレクサ43に入力し、クロツク周期ごと
に“1”、“0”を繰り返す場合を入力する。A,
B選択回路23の出力USEAはマルチプレクサ4
3を切替えてOR回路39と40の出力のどちら
かを送出する。この出力は前記の如く、信号A又
はBの中心レベルに近い範囲の情報が選択され、
カウンタ45にカウントネーブル信号として送出
される。カウンタ45は該カウントネーブル信号
が“1”の時に限りクロツクパルスを加算又は減
算する。即ち、選択信号USEAで選択された信号
A又はBの変化が小さく追従回路47又は48の
カウンタ18又は24が加算、減算を繰り返す場
合はカウンタ45の計数値は変化しない。
The output of the comparator 21, that is, the output of the follow-up circuit 47, enters the D flip-flop 29 and is output at 2 clock cycles.
When the output of the comparator 21 is "1" continuously over a period, the AND circuit 35 becomes "1", and conversely, when the output of the comparator 21 is "0" continuously, the output of the comparator 21 becomes "1". The output of the D flip-flop 29 becomes “0” and is ANDed by the NOT circuits 31 and 32.
The circuit 36 is set to "1". Therefore, the output of the OR circuit 39 is "1" if the output of the comparator 21 is "1" or "0" for two periods of the clock cycle.
If the output of the comparator 21 repeats "1" and "0" every clock cycle, it becomes "0" and enters the multiplexer 43. The output of the comparator 27, that is, the output of the tracking circuit 48, is sent to the D flip-flop 30.
enters AND circuits 37, 38, NOT circuit 33,
34 and OR circuit 40, if the output is "1" or "0" continuously for two periods of the clock cycle, similarly to the output of the comparator 21, a logic "1" is input to the multiplexer 43, and the clock cycle is changed. Input the case where "1" and "0" are repeated for each time. A,
The output USEA of the B selection circuit 23 is sent to the multiplexer 4.
3 to send out either of the outputs of OR circuits 39 and 40. As mentioned above, for this output, information in a range close to the center level of signal A or B is selected,
It is sent to the counter 45 as a count enable signal. The counter 45 adds or subtracts clock pulses only when the count enable signal is "1". That is, when the change in the signal A or B selected by the selection signal USEA is small and the counter 18 or 24 of the tracking circuit 47 or 48 repeats addition and subtraction, the count value of the counter 45 does not change.

AND回路35の出力と比較器28の出力は排
他的OR回路41に入り、AND回路38の出力と
比較器22の出力は排他的OR回路42に入り、
選択信号USEAが信号A側の情報を選択した場合
マルチプレクサ44を制御して排他的OR回路4
1の出力を信号B側を撰択した場合は排他的OR
回路42の出力をカウンタ45に送出する。排他
的OR回路41,42とマルチプレクサ44は物
体の運動方向を検出する方向検出回路49を構成
する。即ち、比較器22,28の出力、AND回
路35,38の出力及び選択信号USEAからモー
タ1の回転方向を検出し、カウンタ45を加算す
るか減算するか制御する。
The output of the AND circuit 35 and the output of the comparator 28 enter an exclusive OR circuit 41, the output of the AND circuit 38 and the output of the comparator 22 enter an exclusive OR circuit 42,
When the selection signal USEA selects the information on the signal A side, the multiplexer 44 is controlled and the exclusive OR circuit 4
Exclusive OR if output of 1 is selected as signal B side
The output of circuit 42 is sent to counter 45. The exclusive OR circuits 41 and 42 and the multiplexer 44 constitute a direction detection circuit 49 that detects the direction of movement of the object. That is, the rotational direction of the motor 1 is detected from the outputs of the comparators 22 and 28, the outputs of the AND circuits 35 and 38, and the selection signal USEA, and the counter 45 is controlled to be incremented or subtracted.

カウンタ45はリセツトパルス発生器16のリ
セツトパルスされた後の計数値をD/A変換器4
6に送出し、第4図位置信号に示す如くモータ1
の位置信号をリツプルの少い電圧値で送出する。
The counter 45 outputs the count value after receiving the reset pulse from the reset pulse generator 16 to the D/A converter 4.
6 and motor 1 as shown in the position signal in Figure 4.
The position signal is sent at a voltage value with little ripple.

尚、通常ロータリエンコーダ2の回転軸に対す
る偏心などの原因で信号A,Bの振幅極大値がモ
ータの一回転の周期で微増減する。この影響が無
視出来ない時は、該極大値を検出して保持する回
路を追加し、追従回路47,48のD/A変換器
20,26の出力を、この極大値の大きさで変調
する。即ち、第7図に示すピーク検出保持回路5
9と乗算器60を第3図の回路に追加することに
より、更に精密な位置信号が得られる。
Note that the maximum amplitude values of the signals A and B normally increase or decrease slightly in the period of one rotation of the motor due to eccentricity of the rotary encoder 2 with respect to the rotation axis. When this influence cannot be ignored, a circuit is added to detect and hold the local maximum value, and the outputs of the D/A converters 20 and 26 of the tracking circuits 47 and 48 are modulated by the magnitude of this local maximum value. . That is, the peak detection holding circuit 5 shown in FIG.
By adding 9 and multiplier 60 to the circuit of FIG. 3, a more precise position signal can be obtained.

本実施例では、第5図に示す信号A又はBの一
周期を16等分したが、該等分数は多い程位置信号
が精密となる。従つて必要に応じて分割数を決定
すれば良い。
In this embodiment, one period of the signal A or B shown in FIG. 5 is divided into 16 equal parts, and the larger the number of equal parts, the more precise the position signal becomes. Therefore, the number of divisions can be determined as necessary.

(f) 発明の効果 以上説明した如く本発明は、ロータリエンコー
ダより発生する擬似正弦波信号の変化の検出レベ
ルを位置に対して細分して検出しているので、精
密にしかもリツプルのないモータの回転位置を検
出する位置信号を得ることが出来る。更に擬似正
弦波信号の波形が異なるようなロータリエンコー
ダに対しても記憶回路(メモリ)の内容の書替え
又は交換で対処し得る柔軟性を有し、高密度磁気
記録装置のテープ送り用キヤツプスタンモータの
回転位置を精密に検出するような場合、すぐれた
効果が得られる。
(f) Effect of the Invention As explained above, the present invention detects the change in the pseudo sine wave signal generated by the rotary encoder by subdividing the detection level with respect to the position, so it is possible to detect the motor accurately and without ripple. A position signal for detecting the rotational position can be obtained. Furthermore, it has the flexibility to handle rotary encoders with different waveforms of pseudo-sine wave signals by rewriting or replacing the contents of the memory circuit (memory), and is suitable for capstan motors for tape feeding in high-density magnetic recording devices. An excellent effect can be obtained when precisely detecting the rotational position of a motor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の擬似正弦波信号より位置信号を
発生する回路図、第2図は第1図の各部の波形
図、第3図は本発明の一実施例を示す回路図、第
4図は第3図の動作説明図、第5図はメモリの記
録内容を説明する図、第6図はA,B選択回路の
詳細図、第7図は回転軸の偏心等の影響を除去す
る回路図である。 1はモータ、2はロータリエンコーダ、3,4
は比較器、5〜8はモノステーブル、14はカウ
ンタ、15はD/A変換器、16はリセツトパル
ス発生器、17はクロツク発生器、18,24,
45はカウンタ、19,25はメモリ、20,2
6,46はD/A変換器、21,22,27,2
8は比較器、43,44はマルチプレクサ、50
はデコーダ、59はピーク検出保持回路、60は
乗算器である。
Fig. 1 is a circuit diagram for generating a position signal from a conventional pseudo sine wave signal, Fig. 2 is a waveform diagram of each part of Fig. 1, Fig. 3 is a circuit diagram showing an embodiment of the present invention, and Fig. 4 is a diagram explaining the operation in Figure 3, Figure 5 is a diagram explaining the recorded contents of the memory, Figure 6 is a detailed diagram of the A and B selection circuit, and Figure 7 is a circuit that removes the effects of eccentricity of the rotating shaft, etc. It is a diagram. 1 is a motor, 2 is a rotary encoder, 3, 4
are comparators, 5 to 8 are monostables, 14 is a counter, 15 is a D/A converter, 16 is a reset pulse generator, 17 is a clock generator, 18, 24,
45 is a counter, 19, 25 is a memory, 20, 2
6, 46 are D/A converters, 21, 22, 27, 2
8 is a comparator, 43 and 44 are multiplexers, 50
is a decoder, 59 is a peak detection and holding circuit, and 60 is a multiplier.

Claims (1)

【特許請求の範囲】 1 2方向に移動又は回転する物体の運動に応じ
て検出器より発生される互い1/4周期の位相差を
有する2相の信号A又はBの一周期を細分した位
置に対する振幅値を記憶する手段と、 該記憶手段の出力をデジタル・アナログ変換し
該信号A又はBの振幅と比較する振幅比較手段
と、 該振幅比較手段の出力に応じて一定周期のクロ
ツクパルスを加算または減算し、前記記憶手段に
アクセスする計数手段とからなる追従回路Aおよ
びBと、 前記計数手段の出力と、前記振幅比較手段の出
力が入力され、前記信号AまたはBの振幅中心レ
ベルに近い方を選択する選択回路と、 該信号A及びBの各振幅と零電位とを比較し、
該各信号AおよびBの各振幅が、正および負のい
ずれを採つているかを出力する比較手段Aおよび
Bと、 該追従回路A及びBの振幅比較手段の出力と、
該選択回路からの選択信号と、該比較手段Aおよ
びBの出力とから前記物体の運動方向を決定する
手段と、 前記振幅比較手段の出力が、前記クロツクパル
スの2期間にわたり連続して論理1または論理0
かを判定する論理回路と、 前記物体の運動方向を決定する手段により加算
または減算が指示されるとともに、前記論理回路
の出力によりカウントが可能となり、前記クロツ
クパルスを計数し、その計数結果を該物体の位置
を示す信号として出力する計数手段とより構成さ
れた位置検出方式。
[Claims] 1. Positions obtained by subdividing one cycle of two-phase signals A or B, which have a phase difference of 1/4 cycle and are generated by a detector according to the motion of an object moving or rotating in two directions. means for storing an amplitude value for the signal; amplitude comparing means for converting the output of the storing means from digital to analog and comparing it with the amplitude of the signal A or B; and adding a clock pulse of a constant period according to the output of the amplitude comparing means. tracking circuits A and B comprising counting means for accessing the storage means; the output of the counting means and the output of the amplitude comparison means are input, and the amplitude center level of the signal A or B is close to the amplitude center level of the signal A or B; a selection circuit that selects one of the signals A and B, and compares each amplitude and zero potential of the signals A and B;
Comparing means A and B outputting whether the amplitude of each of the signals A and B is positive or negative; the output of the amplitude comparing means of the following circuits A and B;
means for determining the direction of motion of said object from a selection signal from said selection circuit and the outputs of said comparison means A and B; logic 0
addition or subtraction is instructed by means for determining the direction of motion of the object, and the output of the logic circuit enables counting, counts the clock pulses, and transmits the counting result to the object. A position detection method consisting of a counting means that outputs a signal indicating the position of the
JP11960682A 1982-07-09 1982-07-09 Position detecting system Granted JPS599713A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11960682A JPS599713A (en) 1982-07-09 1982-07-09 Position detecting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11960682A JPS599713A (en) 1982-07-09 1982-07-09 Position detecting system

Publications (2)

Publication Number Publication Date
JPS599713A JPS599713A (en) 1984-01-19
JPH0145847B2 true JPH0145847B2 (en) 1989-10-05

Family

ID=14765559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11960682A Granted JPS599713A (en) 1982-07-09 1982-07-09 Position detecting system

Country Status (1)

Country Link
JP (1) JPS599713A (en)

Also Published As

Publication number Publication date
JPS599713A (en) 1984-01-19

Similar Documents

Publication Publication Date Title
US4943779A (en) Digital sweep generator
JPS60195771A (en) Device for controlling rotational drive of recording disk
KR930002719B1 (en) Apparatus and method for increasing the accuracy of the encoder output
KR910004415B1 (en) Digital position detector
KR900002511B1 (en) Speed detecting device
JPH0565827B2 (en)
JPH0145847B2 (en)
JPH0145848B2 (en)
JPH07229910A (en) Pulse counter circuit
RU2115229C1 (en) Analog-to-digital angle converter
JP2003130686A (en) Device for detecting position
JP2551680B2 (en) Position detection device
JPS6227036Y2 (en)
JP2523207Y2 (en) Speed detector
JPS6141436Y2 (en)
JPS601581B2 (en) Speed detection device in servo mechanism
JPS6117441Y2 (en)
JPH081500Y2 (en) Pointing device
US5493550A (en) Velocity detection circuit
JPH0233132Y2 (en)
RU2079826C1 (en) Method of diagnostics of mechanisms with rotatory units
JPH0384463A (en) Speed detecting circuit
JP2793770B2 (en) Signal transmission device for position detector
JPS61182579A (en) Resolver speed detection system
JPS6232809B2 (en)