JPH0143399B2 - - Google Patents
Info
- Publication number
- JPH0143399B2 JPH0143399B2 JP58148582A JP14858283A JPH0143399B2 JP H0143399 B2 JPH0143399 B2 JP H0143399B2 JP 58148582 A JP58148582 A JP 58148582A JP 14858283 A JP14858283 A JP 14858283A JP H0143399 B2 JPH0143399 B2 JP H0143399B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- superconducting switch
- output
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007704 transition Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、複数の超伝導情報記憶回路に記憶さ
れている情報を読出す超伝導記憶情報読出回路に
関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a superconducting storage information reading circuit that reads out information stored in a plurality of superconducting information storage circuits.
このような超伝導記憶情報読出回路として、従
来、第１図に示す次に述べる構成を有するものが
提案されている。 As such a superconducting storage information reading circuit, one having the following configuration shown in FIG. 1 has been proposed.
すなわち、ジヨセフソン接合素子Ｊと、制御線
Ｃとを有する複数ｎ個の入力用超伝導スイツチ
G1，G2…Goを有する。 That is, a plurality of n input superconducting switches each having a Josephson junction element J and a control line C.
G 1 , G 2 ...G o .
また、ジヨセフソン接合素子Ｊと、制御線Ｃと
を有する読出制御用超伝導スイツチＤを有する。 It also has a readout control superconducting switch D having a Josephson junction element J and a control line C.
さらに、ジヨセフソン接合素子Ｊと、２つの制
御線Ｃ１及びＣ２とを有する出力用超伝導スイツ
チＥとを有する。 Furthermore, it has a Josephson junction element J and an output superconducting switch E having two control lines C1 and C2.
そして、複数の入力用超伝導スイツチG1，G2
…Goの制御線Ｃが、複数の超伝導情報記憶回路
M1，M2…Moにそれぞれ結合されている。 And multiple input superconducting switches G 1 , G 2
...The control line C of G o connects multiple superconducting information storage circuits
M 1 , M 2 ... are each bonded to M o .
この場合、超伝導情報記憶回路Mi（ｉ＝１，２
…ｎ）は、制御線Siによつて制御されることによ
つて、出力を、入力用超伝導スイツチGiに、超伝
導情報記憶回路Miに情報が２値表示で「１」で
記憶されている場合、２値表示で「１」で供給
し、「０」で記憶されている場合、２値表示で
「０」で供給するように構成されている。 In this case, the superconducting information storage circuit M i (i=1,2
...n) is controlled by the control line S i , and outputs the output to the input superconducting switch G i , and the information to the superconducting information storage circuit M i is displayed as "1" in binary form. If it is stored, it is configured to supply as "1" in binary display, and if it is stored as "0", it is supplied as "0" in binary display.
また、複数の入力用超伝導スイツチG1，G2…
Goのジヨセフソン接合素子Ｊが直列に接続され、
第１の直列回路が形成されている。 In addition, multiple input superconducting switches G 1 , G 2 ...
Josephson junction elements J of G o are connected in series,
A first series circuit is formed.
さらに、読出制御用超伝導スイツチＤのジヨセ
フソン接合素子Ｊと、出力用超伝導スイツチＥの
制御線Ｃ２とが直列に接続されて、第２の直列回
路が形成されている。 Further, the Josephson junction element J of the read control superconducting switch D and the control line C2 of the output superconducting switch E are connected in series to form a second series circuit.
しかして、上述した第１及び第２の直列回路が
並列に接続されて、電源路Ｂ１１に介挿されてい
る。 Thus, the above-described first and second series circuits are connected in parallel and inserted into the power supply path B11.
また、出力用超伝導スイツチＥのジヨセフソン
接合素子Ｊが電源路Ｂ１２に介挿されている。 Further, the Josephson junction element J of the output superconducting switch E is inserted into the power supply path B12.
さらに、読出制御用超伝導スイツチＤの制御線
Ｃ及び出力用超伝導スイツチＥの制御線Ｃ１か
ら、それぞれ入力端Ｔ１１及びＴ１２が導出され
ている。 Furthermore, input terminals T11 and T12 are led out from the control line C of the superconducting switch D for readout control and the control line C1 of the superconducting switch E for output, respectively.
また、出力用超伝導スイツチＥのジヨセフソン
接合素子Ｊの一端から、抵抗Ｒ３を介して負荷Ｌ
に到る出力端TOが導出されている。 In addition, a load L is connected from one end of the Josephson junction element J of the output superconducting switch E through a resistor R3.
The output end TO leading to is derived.
以上が、従来提案されている超伝導記憶情報読
出回路の構成である。 The above is the configuration of the conventionally proposed superconducting storage information readout circuit.
このような構成によれば、詳細説明は省略する
が、次の動作が得られる。 According to such a configuration, the following operation can be obtained, although detailed explanation will be omitted.
すなわち、入力端Ｔ１１に制御信号を供給すれ
ば、読出制御用超伝導スイツチＤのジヨセフソン
接合素子Ｊが零電圧状態から有電圧状態に転移
し、入力用超伝導スイツチG1〜Goに電流が流れ
る。 That is, when a control signal is supplied to the input terminal T11, the Josephson junction element J of the readout control superconducting switch D transitions from a zero voltage state to a voltage state, and current flows to the input superconducting switches G 1 to G o . flows.
このため、超伝導情報記憶回路Miに情報が
「１」で記憶されている場合、その超伝導情報記
憶回路Miが制御線Siによつて制御されるとき、そ
の超伝導情報記憶回路Miに記憶されている情報
の「１」が入力用超伝導スイツチGiに供給される
ので、入力用超伝導スイツチGiのジヨセフソン接
合素子Ｊが零電圧状態から有電圧状態に転移す
る。 Therefore, when information is stored as "1" in the superconducting information storage circuit M i , when the superconducting information storage circuit M i is controlled by the control line S i , the superconducting information storage circuit M i Since the information "1" stored in M i is supplied to the input superconducting switch G i , the Josephson junction element J of the input superconducting switch G i transitions from a zero voltage state to a voltage applied state.
このように、入力用超伝導スイツチGiのジヨセ
フソン接合素子Ｊは電圧状態から有電圧状態に転
移するが、その転移の前に、読出制御用超伝導ス
イツチＤのジヨセフソン接合素子Ｊは、有電圧状
態から零電圧状態に復帰している。 In this way, the Josephson junction element J of the superconducting switch G i for input transitions from the voltage state to the voltage state, but before that transition, the Josephson junction element J of the superconducting switch D for readout control changes to the voltage state. state has returned to zero voltage state.
このため、読出制御用超伝導スイツチＤのジヨ
セフソン接合素子Ｊと出力用超伝導スイツチＥの
制御線Ｃ２との直列回路に電流が流れる。 Therefore, a current flows through the series circuit between the Josephson junction element J of the read control superconducting switch D and the control line C2 of the output superconducting switch E.
従つて、このような状態から、入力端Ｔ１２に
制御信号を供給すれば、出力用超伝導スイツチＥ
のジヨセフソン接合素子Ｊが零電圧状態から有電
圧状態に転移する。 Therefore, in such a state, if a control signal is supplied to the input terminal T12, the output superconducting switch E
Josephson junction element J transitions from a zero voltage state to a voltage state.
このため、負荷Ｌに、出力端TO及び抵抗Ｒ３
を介して、電流を供給する。 For this reason, the load L is connected to the output terminal TO and the resistor R3.
Supply current through.
よつて、超伝導情報記憶回路Miに記憶されて
いた情報の「１」が読出されたことになる。 Therefore, the information "1" stored in the superconducting information storage circuit M i has been read out.
また、超伝導情報記憶回路Miに情報が「０」
で記憶されている場合、その超伝導情報記憶回路
Miが制御線Siによつて制御されるとき、その超伝
導情報記憶回路Miに記憶されている情報の「０」
が入力用超伝導スイツチGiに供給されるので、入
力用超伝導スイツチGiの入力用超伝導スイツチの
ジヨセフソン接合素子Ｊが、零電圧状態から有電
圧状態に転移しない。 Also, information is “0” in the superconducting information storage circuit M i
, the superconducting information storage circuit
When M i is controlled by the control line S i , the information stored in the superconducting information storage circuit M i is “0”.
is supplied to the input superconducting switch G i , the Josephson junction element J of the input superconducting switch G i does not transition from the zero voltage state to the voltage state.
このため、入力端Ｔ１２に制御信号が供給され
ても、出力用超伝導スイツチＥのジヨセフソン接
合素子Ｊは、零電圧状態から有電圧状態に転移し
ない。 Therefore, even if a control signal is supplied to the input terminal T12, the Josephson junction element J of the output superconducting switch E does not transition from the zero voltage state to the voltage applied state.
従つて、負荷Ｌに電流が供給されない。 Therefore, no current is supplied to the load L.
よつて、超伝導情報記憶回路Miに情報が「０」
で記憶されていることが読出されたことになる。 Therefore, the information is "0" in the superconducting information storage circuit M i
This means that what has been stored has been read out.
上述したところから、第１図に示す従来の超伝
導記憶情報読出回路によれば、超伝導情報記憶回
路M1〜Moに記憶されている情報を読出すことが
できる。 As described above, according to the conventional superconducting storage information reading circuit shown in FIG. 1, information stored in the superconducting information storage circuits M 1 to M o can be read.
しかしながら、上述したように、入力端Ｔ１１
に制御信号を供給して後、読出制御用超伝導スイ
ツチＤが零電圧状態から有電圧状態に転移し、そ
して、その状態から、読出制御用超伝導スイツチ
Ｄが零電圧状態に自己復旧して後、入力端Ｔ１２
に制御信号を供給しなければ、情報を読出すこと
ができない。 However, as mentioned above, the input terminal T11
After supplying a control signal to , the superconducting switch D for readout control transitions from the zero voltage state to the voltage state, and from that state, the superconducting switch D for readout control self-recovers to the zero voltage state. After, input terminal T12
Information cannot be read unless a control signal is supplied to the device.
このため、第１図に示す従来の超伝導記憶情報
読出回路の場合、情報の読出に時間がかかり、従
つて、情報を高速で読出すことができない、とい
う欠点を有していた。 For this reason, the conventional superconducting storage information reading circuit shown in FIG. 1 has the disadvantage that it takes time to read information, and therefore information cannot be read out at high speed.
また、第１図に示す従来の超伝導記憶情報読出
回路の場合、情報の読出に、入力端Ｔ１１及びＴ
１２にそれぞれ供給するための２つの制御信号を
用意する必要があり、このため、情報を簡易に読
出すことができない、などの欠点を有していた。 In addition, in the case of the conventional superconducting storage information reading circuit shown in FIG. 1, input terminals T11 and T
It is necessary to prepare two control signals to be supplied to the respective terminals 12 and 12, and therefore there is a drawback that information cannot be easily read out.
よつて、本発明は、上述した欠点のない、新規
な超伝導記憶情報読出回路を提案せんとするもの
で、以下、本発明の実施例を詳述するところから
明らかとなるであろう。 Therefore, the present invention aims to propose a novel superconducting storage information readout circuit that does not have the above-mentioned drawbacks, and this will become clear from the detailed description of embodiments of the present invention below.
第２図は、本発明による超伝導記憶情報読出回
路の第１の実施例を示す。 FIG. 2 shows a first embodiment of a superconducting storage information readout circuit according to the present invention.
第２図において、第１図との対応部分に同一符
号を付して詳細説明を省略する。 In FIG. 2, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
第２図に示す本発明による超伝導記憶情報読出
回路の第１の実施例は、次に述べる構成を有す
る。 The first embodiment of the superconducting storage information readout circuit according to the present invention shown in FIG. 2 has the configuration described below.
すなわち、第１図の場合と同様に、複数の入力
用超伝導スイツチG1〜Goを有する。 That is, as in the case of FIG. 1, a plurality of input superconducting switches G 1 to G o are provided.
また、ジヨセフソン接合素子Ｊ（図示せず）と、
制御線Ｃとを有する読出制御用超伝導スイツチＡ
を有する。 In addition, a Josephson junction element J (not shown),
superconducting switch A for readout control having a control line C;
has.
この読出制御用超伝導スイツチＡは、第１図の
場合の読出制御用超伝導スイツチＤに対応し、一
例として、その読出制御用超伝導スイツチＤと同
様の構成を有する。 This readout control superconducting switch A corresponds to the readout control superconducting switch D shown in FIG. 1, and has, for example, the same configuration as the readout control superconducting switch D.
さらに、ジヨセフソン接合素子Ｊ（図示せず）
と、制御線Ｃとを有する出力用超伝導スイツチＢ
を有する。 Additionally, Josephson junction element J (not shown)
and a control line C.
has.
この出力用超伝導スイツチＢは、第１図の場合
の出力用超伝導スイツチＥに対応し、一例とし
て、その出力用超伝導スイツチＥにおいてその制
御線Ｃ１及びＣ２中の何れか１つが省略されてい
る構成を有する。 This output superconducting switch B corresponds to the output superconducting switch E in the case of FIG. 1, and as an example, in the output superconducting switch E, one of the control lines C1 and C2 is omitted. It has a configuration that
そして、入力用超伝導スイツチG1、G2…Goの
制御線Ｃが、第１図の場合と同様に、超伝導情報
記憶回路M1、M2…Moにそれぞれ結合されてい
る。 The control lines C of the input superconducting switches G 1 , G 2 , . . . G o are respectively coupled to the superconducting information storage circuits M 1 , M 2 , .
この場合、超伝導情報記憶回路Mi（ｉ＝１、２
…ｎ）は、第１図で上述したと同様に、制御線Si
によつて制御されることによつて、出力を、入力
用超伝導スイツチGiに、超伝導情報記憶回路Mi
に情報が「１」で記憶されている場合、２値表示
で「１」で供給し、「０」で記憶されている場合、
２値表示で「０」で供給する。 In this case, the superconducting information storage circuit M i (i=1, 2
...n) is the control line S i
The output is sent to the input superconducting switch G i by controlling the superconducting information storage circuit M i
If the information is stored as "1", it will be supplied as "1" in binary display, and if it is stored as "0",
Supplied as "0" in binary display.
また、入力用超伝導スイツチG1〜Goのジヨセ
フソン接合素子Ｊが、第１図の場合と同様に、直
列に接続されて、第１の直列回路が形成されてい
る。 Further, the Josephson junction elements J of the input superconducting switches G 1 to G o are connected in series to form a first series circuit, as in the case of FIG. 1.
そして、第１の直列回路が、上述した読出制御
用超伝導スイツチＡに、抵抗Ｒ１を介して並列に
接続されて、並列回路が形成され、その並列回路
が、第１の電源路Ｂ１に介挿されている。 Then, the first series circuit is connected in parallel to the above-mentioned readout control superconducting switch A via the resistor R1 to form a parallel circuit, and the parallel circuit is connected to the first power supply path B1 via the resistor R1. It is inserted.
また、出力用超伝導スイツチＢが、第２の電源
路Ｂ２に介挿され、一方、この出力用超伝導スイ
ツチＢの制御線Ｃが、抵抗Ｒ２を介し、次で上述
した抵抗Ｒ１を介して、上述した並列回路の一端
に接続されている。 Further, an output superconducting switch B is inserted into the second power supply path B2, and a control line C of this output superconducting switch B is connected via a resistor R2, and then via the above-mentioned resistor R1. , is connected to one end of the parallel circuit described above.
さらに、読出制御用超伝導スイツチＡの制御線
から入力端TIが導出され、また、出力用超伝導
スイツチＢの一端から、抵抗Ｒ３を介して、負荷
Ｌに到る出力端TOが導出されている。 Furthermore, an input end TI is led out from the control line of the superconducting switch A for readout control, and an output end TO which reaches the load L is led out from one end of the superconducting switch B for output via a resistor R3. There is.
以上が、本発明による超伝導記憶情報読出回路
の第１の実施例の構成である。 The above is the configuration of the first embodiment of the superconducting storage information readout circuit according to the present invention.
このような構成を有する本発明による超伝導記
憶情報読出回路によれば、次に述べる動作が得ら
れる。 According to the superconducting storage information reading circuit according to the present invention having such a configuration, the following operation can be obtained.
すなわち、電源路Ｂ１及びＢ２に電流を供給し
ている状態で、入力端TIに制御信号を供給すれ
ば、読出制御用超伝導スイツチＡが零電圧状態か
ら有電圧状態に転移し、いままで読出制御用超伝
導スイツチＡに流れていた電流が、抵抗Ｒ１を介
して、入力用超伝導スイツチG1〜Goのジヨセフ
ソン接合素子Ｊの直列回路に流れる。 That is, if a control signal is supplied to the input terminal TI while current is being supplied to the power supply paths B1 and B2, the superconducting switch A for readout control will transition from the zero voltage state to the voltage state, and the readout The current flowing through the control superconducting switch A flows through the resistor R1 to the series circuit of Josephson junction elements J of the input superconducting switches G 1 to G o .
このため、超伝導情報記憶回路Miに情報が
「１」で記憶されている場合、その超伝導情報記
憶回路Miが制御線Siによつて制御されるとき、そ
の超伝導情報記憶回路Miに記憶されている情報
の「１」が入力用超伝導スイツチGiに供給される
ので、入力用超伝導スイツチGiのジヨセフソン接
合素子Ｊが零電圧状態から有電圧状態に転移す
る。 Therefore, when information is stored as "1" in the superconducting information storage circuit M i , when the superconducting information storage circuit M i is controlled by the control line S i , the superconducting information storage circuit M i Since the information "1" stored in M i is supplied to the input superconducting switch G i , the Josephson junction element J of the input superconducting switch G i transitions from a zero voltage state to a voltage applied state.
従つて、いままで入力用超伝導スイツチG1〜
Goの直列回路に流れていた電流が、抵抗Ｒ２を
介して、出力用超伝導スイツチＢの制御線Ｃに流
れる。 Therefore, until now, the input superconducting switch G 1 ~
The current flowing in the series circuit of G o flows to the control line C of the output superconducting switch B via the resistor R2.
このため、出力用超伝導スイツチＢが零電圧状
態から有電圧状態に転移する。 Therefore, the output superconducting switch B transitions from a zero voltage state to a voltage applied state.
このようにして、出力用超伝導スイツチＢが零
電圧状態から有電圧状態に転移すれば、いままで
出力用超伝導スイツチＢに流れていた電流が、出
力端TOを通り、次で抵抗３を介して、負荷Ｌに
流れる。 In this way, when the output superconducting switch B transitions from the zero voltage state to the voltage state, the current that has been flowing through the output superconducting switch B passes through the output terminal TO, and then passes through the resistor 3. The current flows to the load L via the load L.
よつて、超伝導情報記憶回路Miに記憶されて
いた情報の「１」が読出されたことになる。 Therefore, the information "1" stored in the superconducting information storage circuit M i has been read out.
また、超伝導情報記憶回路Miに情報が「０」
で記憶されている場合は、入力用超伝導スイツチ
Giのジヨセフソン接合素子Ｊが、零電圧状態から
有電圧状態に転移しない。 Also, information is “0” in the superconducting information storage circuit M i
If it is stored in the input superconducting switch
The Josephson junction element J of G i does not transition from the zero voltage state to the voltage state.
このため、入力端TIに制御信号が供給されて
も、入力用超伝導スイツチG1〜Goの直列回路に
電流が流れた状態が保持されているので、出力用
超伝導スイツチＢの制御線Ｃに電流が供給され
ず、従つて、負荷Ｌに電流が供給されない。 Therefore, even if a control signal is supplied to the input terminal TI, the state in which current flows through the series circuit of input superconducting switches G 1 to G o is maintained, so that the control signal of output superconducting switch B is No current is supplied to C and therefore no current is supplied to load L.
よつて、超伝導情報記憶回路Miに情報が「０」
で記憶されていることが読出されたことになる。 Therefore, the information is "0" in the superconducting information storage circuit M i
This means that what has been stored has been read out.
上述したところから、第２図に示す本発明によ
る超伝導記憶情報読出回路によれば、第１図に示
す従来の超伝導記憶情報読出回路の場合と同様
に、超伝導情報記憶回路M1〜Moに記憶されてい
る情報を読出すことができる。 From the above, according to the superconducting storage information readout circuit according to the present invention shown in FIG. 2, as in the case of the conventional superconducting storage information readout circuit shown in FIG . Information stored in M o can be read.
しかしながら、第２図に示す本発明による超伝
導情報記憶回路の場合、入力端TIに制御信号を
供給するだけで、情報を読出すことができ、しか
も、その読出しは、読出制御用超伝導スイツチＡ
が有電圧状態から零電圧状態に復帰しているか否
かに関せず、直ちに行われる。 However, in the case of the superconducting information storage circuit according to the present invention shown in FIG. 2, information can be read out simply by supplying a control signal to the input terminal TI, and the reading is performed using a superconducting switch for controlling readout. A
This occurs immediately regardless of whether or not the voltage has returned from the voltage-applied state to the zero-voltage state.
このため、第２図に示す本発明による超伝導記
憶情報読出回路によれば、情報を、第１図に示す
従来の超伝導記憶情報読出回路に比し格段的に高
速に読出すことができる。 Therefore, according to the superconducting storage information reading circuit according to the present invention shown in FIG. 2, information can be read out at a much higher speed than the conventional superconducting storage information reading circuit shown in FIG. .
また、第２図に示す本発明による超伝導記憶情
報読出回路の場合、情報の読出しに、１つの入力
端TIに供給する１つの制御信号を用意するだけ
でよいので、情報を、第１図に示す従来の超伝導
記憶情報読出回路に比し簡易に、読出すことがで
きる。 Furthermore, in the case of the superconducting storage information reading circuit according to the present invention shown in FIG. 2, it is only necessary to prepare one control signal to be supplied to one input terminal TI in order to read information. Reading can be performed more easily than the conventional superconducting storage information reading circuit shown in FIG.
次に、第３図を伴なつて、本発明による超伝導
記憶情報読出回路の第２の実施例を述べよう。 Next, a second embodiment of the superconducting storage information readout circuit according to the present invention will be described with reference to FIG.
第３図において、第２図との対応部分には同一
符号を付し、詳細説明を省略する。 In FIG. 3, parts corresponding to those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.
第３図に示す本発明による超伝導記憶情報読出
回路の第２の実施例は、第２図に示す本発明によ
る超伝導記憶情報読出回路において、その抵抗Ｒ
１が単なる線路に代えられ、しかしながら、他の
抵抗Ｒ４が、入力用超伝導スイツチG1〜Goのジ
ヨセフソン接合素子Ｊの直列回路と直列に、出力
用超伝導スイツチＢの制御線Ｃが接続される側と
は反対側に介挿されていることを除いて、第２図
に示す本発明による超伝導記憶情報読出回路の場
合と同様の構成を有する。 A second embodiment of the superconducting storage information reading circuit according to the present invention shown in FIG. 3 is a superconducting storage information reading circuit according to the invention shown in FIG.
1 is replaced by a simple line, however, another resistor R4 connects the control line C of the output superconducting switch B in series with the series circuit of Josephson junction elements J of the input superconducting switches G 1 to G o . It has the same configuration as the superconducting storage information readout circuit according to the present invention shown in FIG. 2, except that it is inserted on the side opposite to the side where the information is read.
以上が、本発明による超伝導記憶情報読出回路
の第２の実施例の構成である。 The above is the configuration of the second embodiment of the superconducting storage information readout circuit according to the present invention.
このような構成を有する本発明による超伝導記
憶情報読出回路によれば、上述した事項を除い
て、第２図に示す本発明による超伝導記憶情報読
出回路と同様であるので、第２図で示す本発明に
よる超伝導記憶情報読出回路の場合で上述したの
と同様の作用効果が得られる。 The superconducting storage information readout circuit according to the present invention having such a configuration is the same as the superconducting storage information readout circuit according to the present invention shown in FIG. 2 except for the above-mentioned matters. In the case of the superconducting storage information readout circuit according to the present invention shown in FIG.
ただし、この場合、抵抗Ｒ４が、上述したよう
に、入力用超伝導スイツチG1〜Goのジヨセフソ
ン接合素子のＪの遅延回路と直列に介挿されてい
るので、読出制御用超伝導スイツチＡが零電圧状
態から有電圧状態に転移したとき、読出制御用超
伝導スイツチＡに流れていた電流が、入力用超伝
導スイツチG1〜Goのジヨセフソン接合素子Ｊの
直列回路の外、出力用超伝導スイツチＢの制御線
Ｃにも抵抗Ｒ２を介して分流して流れ、そして、
その状態から、入力用超伝導スイツチGiが零電圧
状態から有電圧状態に転移して、その入力用超伝
導スイツチGiに流れていた電流が、出力用超伝導
スイツチＢの制御線Ｃに流れる。 However, in this case, as described above, the resistor R4 is inserted in series with the delay circuit J of the Josephson junction element of the input superconducting switches G 1 to G o , so that the read control superconducting switch A When transitions from the zero voltage state to the voltage state, the current flowing in the readout control superconducting switch A is transferred to the input superconducting switches G 1 to G o in addition to the series circuit of the Josephson junction elements J, and to the output superconducting switch A. The flow is also shunted to the control line C of the superconducting switch B via the resistor R2, and
From that state, the input superconducting switch G i transitions from the zero voltage state to the voltage state, and the current flowing through the input superconducting switch G i is transferred to the control line C of the output superconducting switch B. flows.
このため、出力用超伝導スイツチＢを、安定
に、零電圧状態から有電圧状態に転移させること
ができる。 Therefore, the output superconducting switch B can be stably transitioned from a zero voltage state to a voltage applied state.
次に、第４図に伴なつて、本発明による超伝導
記憶情報読出回路の第３の実施例を述べよう。 Next, a third embodiment of the superconducting storage information readout circuit according to the present invention will be described with reference to FIG.
第４図において、第１図との対応部分には同一
符号を付し、詳細説明を省略する。 In FIG. 4, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
第４図に示す本発明による超伝導記憶情報読出
回路の第３の実施例は、第２図に示す本発明によ
る超伝導記憶情報読出回路において、その読出制
御用超伝導スイツチＡが、制御線Ｃの外、他の制
御線C′を有し、また、入力用超伝導スイツチG1
〜Goのジヨセフソン接合素子Ｊの直列回路が、
読出制御用超伝導スイツチＡと並列に接続されて
いるに代え、他の電源路Ｂ３に介挿され、これに
応じて、入力用超伝導スイツチG1〜Goのジヨセ
フソン接合素子Ｊの直列回路の一端が、抵抗Ｒ２
を介して、読出制御用超伝導スイツチＡの制御線
C′に接続されていることを除いて、第２図に示す
本発明による超伝導記憶情報読出回路の場合と同
様の構成を有する。 A third embodiment of the superconducting storage information reading circuit according to the present invention shown in FIG. 4 is a superconducting storage information reading circuit according to the invention shown in FIG. In addition to C, there is another control line C′, and there is also an input superconducting switch G 1
The series circuit of Josephson junction element J of ~G o is
Instead of being connected in parallel with the superconducting switch A for readout control, it is inserted in another power supply path B3, and accordingly, a series circuit of Josephson junction elements J of the input superconducting switches G 1 to G o is connected. One end of the resistor R2
The control line of superconducting switch A for readout control is
It has the same configuration as the superconducting storage information readout circuit according to the present invention shown in FIG. 2, except that it is connected to C'.
なお、読出制御用超伝導スイツチＡは、一例と
して、第１図に示す従来の超伝導記憶情報読出回
路における上述した出力用超伝導スイツチＥと同
様の構成を有する。 The read control superconducting switch A has, for example, the same configuration as the above-described output superconducting switch E in the conventional superconducting storage information read circuit shown in FIG.
以上が、本発明による超伝導記憶情報読出回路
の第３の実施例の構成である。 The above is the configuration of the third embodiment of the superconducting storage information readout circuit according to the present invention.
このような構成を有する本発明による超伝導記
憶情報読出回路によれば、上述した事項を除い
て、第２図に示す本発明による超伝導記憶情報読
出回路の場合と同様の構成を有するので、詳細説
明は省略するが、第２図に示す本発明による超伝
導記憶情報読出回路で上述したのと同様の作用効
果が得られる。 The superconducting storage information reading circuit according to the present invention having such a configuration has the same configuration as the superconducting storage information reading circuit according to the invention shown in FIG. 2, except for the above-mentioned matters. Although detailed explanation will be omitted, the same effects as described above can be obtained with the superconducting storage information readout circuit according to the present invention shown in FIG.
ただし、この場合、超伝導情報記憶回路Miに
情報が「１」で記憶されている場合、入力用超伝
導スイツチGiが零電圧状態から有電圧状態になる
ことによつて、読出制御用超伝導スイツチＡの制
御線C′が電流が供給されている状態になつてか
ら、入力端TIに制御信号が供給されれば、読出
制御用超伝導スイツチＡが零電圧状態から有電圧
状態に転移する。 However, in this case, if the information is stored as "1" in the superconducting information storage circuit M i , the input superconducting switch G i changes from the zero voltage state to the voltage state, so that the read control If a control signal is supplied to the input terminal TI after the control line C' of the superconducting switch A is supplied with current, the superconducting switch A for readout control changes from the zero voltage state to the voltage state. metastasize.
このため、出力用超伝導スイツチＢの制御線Ｃ
に電流が流れ、よつて、出力用超伝導スイツチＢ
が零電圧状態から有電圧状態に転移し、これにも
とずき、負荷Ｌに電流が流れ、よつて、情報の
「１」が読出される。 Therefore, the control line C of the output superconducting switch B
Current flows through the output superconducting switch B.
transitions from a zero-voltage state to a voltage-applied state, and based on this, current flows through the load L, and information "1" is read out.
また、超伝導情報記憶回路Miが情報の「０」
を記憶している場合は、入力用超伝導スイツチGi
の入力用超伝導スイツチのジヨセフソン接合素子
Ｊが、零電圧状態から有電圧状態に転移しないの
で、読出制御用超伝導スイツチＡの制御線C′に電
流が流れない。 In addition, the superconducting information storage circuit M i is the information “0”
If you remember, input superconducting switch G i
Since the Josephson junction element J of the input superconducting switch does not transition from the zero voltage state to the voltage state, no current flows in the control line C' of the read control superconducting switch A.
このため、読出制御用超伝導スイツチＡが零電
圧状態から有電圧状態に転移せず、よつて、出力
用超伝導スイツチＢが零電圧状態から有電圧状態
に転移せず、従つて、負荷Ｌに電流が供給され
ず、よつて、情報の「０」が読出される。 Therefore, the superconducting switch A for read control does not transition from the zero voltage state to the voltage state, and therefore the output superconducting switch B does not transition from the zero voltage state to the voltage state, and therefore, the load L No current is supplied to the circuit, and therefore information "0" is read out.
第１図は、従来の超伝導記憶情報読出回路を示
す接続図である。第２図、第３図及び第４図は、
それぞれ本発明による超伝導記憶情報読出回路の
第１、第２及び第３の実施例を示す接続図であ
る。
Ｍ１〜Mo…超伝導情報記憶回路、G1〜Go…入
力用超伝導スイツチ、Ｊ…ジヨセフソン接合素
子、Ａ，Ｄ…読出制御用超伝導スイツチ、Ｃ，
C′…制御線、Ｂ，Ｅ…出力用超伝導スイツチ、Ｒ
１〜Ｒ４…抵抗、S1〜So…制御線、Ｔ１１，Ｔ１
２…入力端、TO…出力端。
FIG. 1 is a connection diagram showing a conventional superconducting storage information reading circuit. Figures 2, 3 and 4 are
FIG. 3 is a connection diagram showing first, second and third embodiments of the superconducting storage information readout circuit according to the present invention, respectively. M1 to M o ...Superconducting information storage circuit, G1 to G o ... Superconducting switch for input, J... Josephson junction element, A, D... Superconducting switch for readout control, C,
C'...Control line, B, E...Output superconducting switch, R
1 to R4...Resistance, S1 to S o ...Control line, T11, T1
2...Input end, TO...Output end.
Claims (1)
複数の入力用超伝導スイツチと、 ジヨセフソン接合素子と、制御線とを有する読
出制御用超伝導スイツチと、 ジヨセフソン接合素子と、制御線とを有する出
力用超伝導スイツチとを有し、 上記複数の入力用超伝導スイツチの制御線が、
複数の超伝導情報記憶回路にそれぞれ結合され、 上記複数の入力用超伝導スイツチのジヨセフソ
ン接合素子が直列に接続されて、第１の直列回路
が形成され、 上記第１の直列回路及び上記読出制御用超伝導
スイツチが並列に接続されて、並列回路が形成さ
れ、 上記並列回路が第１の電源路に介挿され、 上記出力用超伝導スイツチが第２の電源路に介
挿され、 上記出力用超伝導スイツチの制御線が上記並列
回路の一端に接続され、 上記読出制御用超伝導スイツチの制御線から入
力端が導出され、 上記出力用超伝導スイツチの一端から出力端が
導出されていることを特徴とする超伝導記憶情報
読出回路。 ２ ジヨセフソン接合素子と、制御線とを有する
複数の入力用超伝導スイツチと、 ジヨセフソン接合素子と、少くとも２つの第１
及び第２の制御線とを有する読出制御用超伝導ス
イツチと、 ジヨセフソン接合素子と、制御線とを有する出
力用超伝導スイツチとを有し、 上記複数の入力用超伝導スイツチの制御線が、
複数の超伝導情報記憶回路にそれぞれ結合され、 上記複数の入力用超伝導スイツチのジヨセフソ
ン接合素子が直列に接続されて、第１の直列回路
が形成され、 上記読出制御用超伝導スイツチ及び上記第１の
直列回路が第１及び第３の電源路にそれぞれ介挿
され、 上記出力用超伝導スイツチが第２の電源路に介
挿され、 上記出力用超伝導スイツチの制御線が上記読出
制御用超伝導スイツチの一端に接続され、 上記読出制御用超伝導スイツチの第２の制御線
が上記第１の直列回路の一端に接続され、 上記読出制御用超伝導スイツチの第１の制御線
から入力端が導出され、 上記出力用超伝導スイツチの一端から出力端が
導出されていることを特徴とする超伝導記憶情報
読出回路。[Claims] 1. A plurality of superconducting switches for input having a Josephson junction element and a control line; A superconducting switch for readout control having a Josephson junction element and a control line; A Josephson junction element and a control and an output superconducting switch having a wire, and the control wire of the plurality of input superconducting switches is
Josephson junction elements of the plurality of input superconducting switches each coupled to a plurality of superconducting information storage circuits are connected in series to form a first series circuit, and the first series circuit and the readout control The superconducting switches for output are connected in parallel to form a parallel circuit, the parallel circuit is inserted into a first power supply path, the superconducting switch for output is inserted into a second power supply path, and the output superconducting switch is connected in parallel to form a parallel circuit. A control line of the superconducting switch for readout is connected to one end of the parallel circuit, an input end is led out from the control line of the superconducting switch for readout control, and an output end is led out from one end of the superconducting switch for output. A superconducting storage information reading circuit characterized by the following. 2. a plurality of input superconducting switches having a Josephson junction element and a control line; a Josephson junction element and at least two first
and a second control line, and an output superconducting switch having a Josephson junction element and a control line, wherein the control line of the plurality of input superconducting switches is
A first series circuit is formed by connecting the Josephson junction elements of the plurality of input superconducting switches in series, each of which is coupled to a plurality of superconducting information storage circuits, and the superconducting switch for readout control and the first 1 series circuit is inserted into each of the first and third power supply paths, the output superconducting switch is inserted into the second power supply path, and the control line of the output superconducting switch is connected to the readout control line. A second control line of the readout control superconducting switch is connected to one end of the readout control superconducting switch, and an input from the first control line of the readout control superconducting switch is connected to one end of the readout control superconducting switch. A superconducting storage information reading circuit characterized in that an output end is led out from one end of the output superconducting switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58148582A JPS6040595A (en) | 1983-08-13 | 1983-08-13 | Superconductive storage information reading circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58148582A JPS6040595A (en) | 1983-08-13 | 1983-08-13 | Superconductive storage information reading circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6040595A JPS6040595A (en) | 1985-03-02 |
| JPH0143399B2 true JPH0143399B2 (en) | 1989-09-20 |
Family
ID=15455963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58148582A Granted JPS6040595A (en) | 1983-08-13 | 1983-08-13 | Superconductive storage information reading circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040595A (en) |
-
1983
- 1983-08-13 JP JP58148582A patent/JPS6040595A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6040595A (en) | 1985-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3855363D1 (en) | Semiconductor memory system | |
| US4932027A (en) | Single-level multiplexer | |
| JPS59117343A (en) | Output multiplexer with 1-gate delay | |
| JPH0143399B2 (en) | ||
| JP2760017B2 (en) | Logic circuit | |
| JPH02503848A (en) | programmable circuit device | |
| JPH0136199B2 (en) | ||
| JPS6220586B2 (en) | ||
| JPS6031301Y2 (en) | dc amplifier | |
| JP2782946B2 (en) | Semiconductor integrated circuit | |
| JP2728430B2 (en) | Semiconductor integrated circuit | |
| JPH0126205B2 (en) | ||
| JPS58115934A (en) | Superconduction logical circuit | |
| JP2674652B2 (en) | Josephson logic cell gate | |
| JPS6347162B2 (en) | ||
| KR910003208Y1 (en) | Dubbing connecting apparatus for camcorder | |
| JPH0120516B2 (en) | ||
| JPH0157535B2 (en) | ||
| JPH11127068A (en) | Output circuit | |
| JPS6153740B2 (en) | ||
| JPS6360928B2 (en) | ||
| JPS59163982A (en) | Special effect generating device | |
| JPH0515085B2 (en) | ||
| JPS6322645B2 (en) | ||
| JPS643408B2 (en) |