JPH0137716B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 この発明は、電子時計に関し、特に時表示の補
正が時間設定ステムのような手動回転制御部材に
よつて行なわれる電子時計に関する。この発明
は、表示部材例えば針がステツプ・モータによつ
て駆動されるアナログ表示時計に特に適用され
る。その理由は、この発明がデジタル表示時計ま
たは擬似アナログ表示時計に適用されても有用で
あり得るが、最も利点があるのがアナログ表示時
計の場合だからである。

従来技術 ステツプ・モータによつて駆動される時針およ
び分針を少なくとも備える電子時計では、時表示
は一般に２つの軸位置を有する時間設定ステムで
機械的に補正される。しばしば、慣用の機械時計
におけるのと同じ仕方で、ステムの引き出された
位置でステムを一方向または他方向に回転させる
と、分および時を同時に補正することが可能であ
る。ステムの押し込まれた位置は、ステムの回転
運動が何等影響しない停止位置である。

使用者が時間帯と時間帯の間で動かしている時
の場合におけるように、この型式の若干の時計は
時針の設定を素早く変更することも可能であるよ
うに設計される。或る構成によれば、ステムを押
し込まれた位置に維持しながらステムを一方向ま
たは他方向に回転させることにより補正されるべ
き情報すなわち時および分、或は時のみを選択
し、ステムを引き出し、その後選択した情報を補
正するためにステムを再び回転させるのである
が、ステムの一方向または他方向での回転運動は
針を順方向または逆方向に回転させることを可能
にする。

このような補正装置には、大低の場合極めて高
い精度を有し従つて高価である比較的複雑な機構
が必要である。その上、このような機構はかさば
る。

加うるに、デジタル表示時計では押釦による時
間情報の電子的補正が種々の欠点、特に直観的に
は分らない複雑な操作を要する欠点があつたの
で、使用者も最も慣れた時間設定ステムでそのよ
うな制御部材を置き換えることが試みられた。回
転制御ステムを使用する種々の設計が提案され
た。そのような設計の一つによれば、電気機械時
計の場合におけるように、２つの軸位置を有する
制御ステムを使用し、かつ２つの位置における分
および時を同時に補正するために引き出された位
置にあるステムを一方向または他方向に回転させ
るのである。なお、補正速度はステムの回転速度
に依存する。この設計にも欠点がある。事実、時
間設定操作は分表示を見守ることを可能にする速
度で行なわれるが、この場合は時についての補正
が遅い。或は、時間設定操作は速い速度で行なわ
れるが、この場合は補正動作を所望の瞬間に停止
させるために分単位を見守るのが難しい。その
上、時間帯に関する補正が行なわれる時に時間を
ロスする危険がある。

他の周知のデジタル時計は、竜頭が引き出され
る時に、竜頭の一方向または他方向の回転運動に
応答して時または分についての補正をさせる竜頭
を備える。この方法は種々の理由から上述した設
計と同じ欠点を受ける。補正動作が遅いのは、一
方向のみで行なわれ得るからである。時間をロス
する危険は、竜頭が実際にどの方向に回される
か、特に何時補正動作を始めたかを時計の使用者
が知ることの難しさのためである。

時間設定ステムを低速で或は高速で回転させる
ことによつてそれぞれ時表示、分表示を変更する
こともまた知られており、表示の順方向または逆
方向の移動は回転方向に依存する。そのような設
計は時間をロスすることの危険を取り去らない。

発明の開示 この発明の目的は、時間情報に関する補正が簡
単で直接的な手法で素早く行なわれ、使用者側で
のエラーまたは不正確な運動による時間をロスす
ることの可能性をなくし、かつアナログ表示時計
の場合に機械的補正装置の欠点を除去する電子時
計を提供することである。

この目的は、下記の構成のこの発明によつて達
成される。すなわち、この発明に係る電子時計
は、標準周波数信号を発生するためのタイム・ベ
ースと、このタイム・ベースへ接続され低周波の
時間信号を発生するための分周回路と、前記時間
信号に応答して少なくとも時および分を示すこと
のできる時間情報表示手段と、少なくとも２つの
軸位置を占めることのできる手動回転制御部材に
よつて制御され前記表示を補正するための回路と
を備え、前記２つの軸位置のうちの一方は時計が
正常に機能している時に前記制御部材によつて占
められる停止位置であり、他方の軸位置は分表示
および時表示を一緒に補正するための動作位置で
あり、前記補正回路は停止位置にある前記制御部
材の特別な所定運動に応答して時表示だけの補正
を行なうように構成されている。

時表示の補正を開始するために制御部材へ与え
られなければならない特別な回転運動は、表示さ
れる時間の偶発的な変更を極めてありそうもなさ
するようなものであらねばならない。制御部材の
ためのそのような運動は、所定の期間よりも短い
時間々隔で少なくとも一定の最小角度回転するこ
とから成るのが好ましい。

時計の使用者は、従つて、制御部材の第３の軸
位置（これは、もし設けられるならば、時および
分以外の他の時間情報を変えるために残され得
る。）を全く必要とせずに、時表示のみと分表示
および時表示との両方を、簡単で信頼できる仕方
で補正できる利点を受ける。時間設定ステムに関
して目論まれ得る位置の数は必然的にきびしく制
限されるので、これはこの発明に係る電子時計の
別な利点である。

電子時計の望ましい実施例では、分表示および
時表示についての補正または時表示だけの補正
は、一方向での制御部材の回転運動に応答して順
方向に行なわれ、また反対方向での制御部材の回
転運動に応答して逆方向に行なわれる。これは、
補正速度を増すことを可能にし、かつ使用者が慣
用の機械時計または電気機械時計で慣れた以外の
操作を行なう必要がない。

発明の実施例 第１図はこの発明に係る電子時計の望ましい一
実施例のブロツク図である。この電子時計は、ア
ナログ表示式のものであり、かつ20秒毎に１ステ
ツプ、時計方向に、通常、動く分針と時針を備え
る。両方の針は、両方向すなわち時計方向と反対
方向の両方で表示される時間情報を補正させるた
めの可逆ステツプ・モータによつて駆動される。

水晶発振器のようなタイム・ベース１は例えば
32kHzの周波数で高周波信号を発生する。この高
周波信号は分周回路２へ印加される。この分周回
路２は、普通、一連の継続接続されたフリツプフ
ロツプを有し、かつ正常な時間パルスから成る信
号（その周波数は1/20Hzである。）を発生する。
電子時計が正常に動いている時には、この信号が
遅延回路３（その機能は後で明らかになる。）並
びに２個のナンドゲート４および５を通してステ
ツプ・モータを駆動するための回路すなわちモー
タ駆動回路６へ伝送される。このモータ駆動回路
６は、その入力端子へ印加されたパルスすなわち
分周回路２によつて20秒毎に供給された正常なパ
ルス信号または後述するように補正パルス信号に
応答して、駆動パルスを発生するように設計され
る。駆動パルスは適当な持続時間および可逆ステ
ツプモータ７を駆動するのに必要な極性を持つ。
このステツプ・モータ７には分針８ｂおよび時針
８ａが機械的に結合されている。その上、後述す
るようにモータ駆動回路６を適当に制御すること
により、ステツプ・モータ７が正常な方向すなわ
ち時計方向、または反時計方向に回転させられる
ことができる。

電子時計は、２つの軸位置（一方は停止位置で
他方は動作位置である。）を持つ手動の回転制御
ステムも備える。この制御ステムは第１図に示さ
れていない。制御ステムは、その位置の一方また
は他方に回転すると、２つの信号を発生する２個
の機械的スイツチ手段９および１０を作動させ
る。２つの信号は各々一連のパルスによつて形成
される。これらのパルスは制御部材の回転速度に
比例する周波数を持ちかつ互に位相がずれてい
る。この位相差の記号は回転運動の方向次第であ
る。これらの２つの信号はサージ抑制回路１１，
１２を通して補正信号発生回路１３へ伝送され
る。

制御ステムによつて作動される３番目のスイツ
チ手段１４は、軸方向に変位される時に、制御ス
テムの占めた位置を表わす論理信号を発生する。
制御ステムがそれぞれその停止位置にあるか或は
その動作位置にあるかによつて値“０”或は値
“１”となる論理信号は、サージ抑制回路１５を
通して補正信号発生回路１３およびナンドゲート
１７の２つの入力端子のうちの一方へ印加され
る。このナンドゲート１７の出力端子はナンドゲ
ートの１つの入力端子へ接続されている。その論
理信号はインバータ１６を通してナンドゲート４
の１つの入力端子および他のナンドゲート１８の
２つの入力端子のえちの一方へも印加される。こ
のナンドゲート１８の出力端子はナンドゲート５
の３番目の入力端子へ接続されている。

補正信号発生回路１３は、スイツチ手段９，１
０および１４から受ける信号ならびに分周回路２
の中間段の出力端子に取り出された種々の信号か
ら、２つの補正パルス信号HMCおよびHC並び
に補正方向制御信号CSを発生するように設計さ
れる。

分表示かつ同時に時表示を変更させるための第
１の補正パルス信号HMCは、制御ステムのどん
な回転運動にも応答して発生され、かつ一連のパ
ルス（その周波数が制御ステムの回転速度に依存
する。）によつて形成される。これとは対照的に、
時表示のみを補正させるために発生される第２の
補正パルス信号HCは、制御ステムの特別な回転
運動だけに応答して補正信号発生回路１３から供
給される。こゝで説明する実施例では、その特別
な方向は所定値よりも小さい時間々隔中或る角度
を通り、もつと正確に云えば２秒以内に２回転で
ある。第２の補正パルス信号HCは一連のパルス
から成り、その周波数はこの実施例では32Hzに選
ばれ、これは分周回路２によつて通常供給される
パルスの周波数よりも相当に高い。もし電子時計
の携帯者が時間帯補正モードを後述する仕方で速
分表示補正モードに変更することの可能性を使用
しないならば、そのような補正パルスの数は完全
に１回転する、すなわち180個のパルスを出すた
めに分針によつて行なわれなければならないステ
ツプの数に等しい。補正パルス信号HMC，HC
は発生される時にそれぞれナンドゲート１７，１
８の他方の入力端子へ印加される。

電子時計の使用者が時表示を変えるために制御
ステムを一方向または他方向に回転させることに
依存してステツプ・モータ７を時計方向または反
時計方向に回転させるように、補正方向制御信号
CSはモータ駆動回路６を制御することを可能に
する、補正方向制御信号CSは制御ステムが時計
方向にある時以外論理レベル“０”に留り、反時
計方向にある場合には論理レベル“１”になりそ
して補正動作期間中も“１”である。

時表示を補正する時に分針が１回転するのに
かゝる時間は約5.6秒であり、これは無視するこ
とができずかつその間に分周回路２が正常なパル
スを発生することが起り得る。このパルスを阻止
することはロスト・タイムになり望ましいことで
はない。

遅延回路３はこの欠点を打破することを可能に
する。時表示補正動作が継続する期間中供給され
得るどの正常なパルスもこの期間の終りまで記憶
しかつその後にそのパルスを出力するために、後
で詳しく説明する遅延回路３が設けられるのであ
る。この遅延回路３は補正信号発生回路１３から
第２の補正パルス信号HCの最初と最後のパルス
が出力される瞬間を示す計数時間信号CPTを与
えられる。

第１図に示した電子時計の動作モードは下記の
とおりである。正常な動作時には、制御ステムは
停止位置にありそしてスイツチ手段１４によつて
発生された信号は論理レベル“０”にある。補正
方向制御信号CSがこの時には論理レベル“０”
にあるので、モータ駆動回路６はステツプ・モー
タ７を正常な方向に回転させそして分針８ｂは20
秒毎に１ステツプ進む。その上、ナンドゲート１
７はその一方の入力端子が論理レベル“０”にあ
るので制御ステムの偶発的な回転によつて発生さ
れ得るどんな第１の補正パルス信号HMCも阻止
する。他方、ナンドゲート１８は開いたまゝであ
るが、第２の補正パルス信号HCが心ならずも発
生される可能性は実際には無い。

電子時計の使用者は、分表示および時表示を補
正したい時に、制御ステムをその動作位置（これ
は引き出された位置であることが望ましい。）に
まず動かす。スイツチ手段１４によつて発生され
た論理信号はこの時には論理レベル“１”であ
り、その結果ナンドゲート４は閉じられて正常な
パルスをモータ駆動回路６へもはや伝送しない。
ナンドゲート１８も閉じられるが、ナンドゲート
１７はその一方の入力端子がサージ抑制回路１５
を介してスイツチ手段１４へ結合されているので
論理レベル“１”になる。使用者は、自分の時計
を時計方向または反時計方向に調節したいかによ
つて制御ステムを一方向または他方向に回転させ
る。制御ステムが回転させられると、スイツチ手
段９および１０は周期的に開閉して、使用者が制
御ステムを回している限り補正信号発生回路１３
は第１の補正パルス信号HMCを発生する。この
第１の補正パルス信号HMCはナンドゲート１７
および５を通してモータ駆動回路６へ伝送され
る。もし制御ステムが時計方向に回転させられる
ならば、補正方向制御信号CSは“０”であり、
ステツプ・モータ７は正常な方向に回転させら
れ、そして表示は使用者によつてセツトされた送
速度で進む。もし制御ステムが反時計方向に回転
させられるならば、補正信号発生回路１３は論理
レベル“１”の補正方向制御信号CSを発生し、
その結果ステツプ・モータ７が反対方向に回転さ
せられて表示を反時計方向で変える。もし使用者
が制御ステムを回転させて補正動作を行なうなら
ば、１列以上の時表示補正パルスも現われ得る
が、この第２の補正パルス信号HCがナンドゲー
ト１８によつて阻止されることに注目されたい。

時表示を変えるために、使用者は停止位置を維
持しながら制御ステムを２秒以内に２回転急いで
回転させる。正常な動作におけるように、ナンド
ゲート４，５および１８は信号を伝送できるが、
ナンドゲート１７は閉じられる。制御ステムのこ
の特別な回転運動が後でもつて詳しく述べる手段
によつて行なわれたことが検出されるやいなや、
補正信号発生回路１３は32Hzの周波数で180個の
パルス（これらのパルスは分針に電子時計のダイ
ヤルを完全に１回転させるのに必要であり、これ
により時針を１ステツプ動かす。）を発生し始め
る。これらのパルスはモータ駆動回路６へ供給さ
れる。最初の補正パルスが供給される前に、計数
時間信号CPTはその論理レベルを変え、従つて
補正動作が継続する期間中どの正常なパルスも遅
延回路３によつて阻止される。180番目のパルス
の終りに計数時間信号CPTはその論理状態を再
び変え、そしてモータ駆動回路６は補正動作中正
常なパルスが分周回路によつて供給された場合に
キヤツチアツプ（catch−up）パルスを遅延回路
３から受ける。

分および時補正モードにおけるように、補正方
向制御信号CSは制御ステムの回転運動の方向次
第で表示の前後運動を制御する。

使用者は、所望の時表示を作るのに要した回数
と同じ動作を行なう。しかしながら、補正信号発
生回路１３の詳しい説明に関して後で分るよう
に、別な補正動作はたとえ起つても効果が無くか
つ最後の補正パルスが供給される前に終了させら
れる。

時表示を変えられるのと同じ手順をまずたどる
ことによりかつ分針が所望の位置に達する時に制
御ステムをその停止位置からその動作位置へ動か
すことにより、分表示の素早い補正を行なうこと
も可能であり、制御ステムの軸運動はナンドゲー
ト１８を通る第２の補正パルス信号HCの伝送を
しや断する。必要なら、制御ステムをその動作位
置に回転させることにより、補正動作は低速度で
完了させられることができる。これは絶対に必要
なことではないが、制御ステムの位置を変える時
にナンドゲート１８の入力端子へ32Hzのパルスを
供給することをしや断するための手段を設けるも
可能である。このような手段については後で説明
する。

第２図は、第１図に示したスイツチ手段９，１
０および１４を構成するスイツチ機構を示す。

制御ステム１２１は、電子時計のケース（図示
しない）中で軸方向に導かれ、かつケースの外側
の端部に竜頭１２２が設けられる。制御ステム１
２１に固着された弾力性要素１２３にはノツチ１
２３ａおよび１２３ｂが設けられており、これら
のノツチは電子時計のケース中に固着されたピン
１２４を上手に受けることができる。この構成１
２３−１２４は制御ステム１２１を２つの安定な
所定の軸位置にセツトさせる。制御ステム１２１
は、実質的に楕円形で互に約45゜ずれている同一
の２個のカム１２５および１２６を支持してい
る。各カム１２５，１２６はそれぞれ導電性でし
かも弾力性のあるストリツプ１２７，１２８と協
働する。これらのストリツプは、その一端が電子
時計のケースへ電気的に接続された導電部材１２
９へ固着され、その他端が電子時計の電源の正端
子へ電気的に接続されたそれぞれ固定接点１３
０，１３１と上手く接触、開離することができ
る。

各ストリツプ１２７，１２８と各固定接点１３
０，１３１は第１図に示したそれぞれスイツチ手
段９，１０に相当する。このような構成は各固定
接点１３０，１３１に対して制御ステム１２１が
１回転する毎に２つのパルスを供給する。スイツ
チ手段９（１２７，１３０）によつて発生された
パルスとスイツチ手段１０（１２８，１３１）に
よつて発生されたパルスとの位相差は、２個のカ
ム１２５と１２６のなす角に相当する。

第２図に示したスイツチ機構は、導電性でしか
も弾力性のストリツプ１３２を更に備える。この
ストリツプ１３２は、制御ステム１２１の端に配
置され、その一端が導電部材１３３（アースとな
るケースへ電気的に接続された）へ固着されてい
る。制御ステム１２１が押し込まれた軸位置すな
わち停止位置にある時に、その端はストリツプ１
３２を固定接点１３４（電子時計の電源の正端子
へ電気的に接続された）へ押し付ける。他方、制
御ステム１２１が引き出された位置すなわち動作
位置にある時に、ストリツプ１３２は固定接点１
３４から開離したまゝである。ストリツプ１３２
と固定接点１３４は第１図のスイツチ手段１４を
形成する。

第３図は、第２図に示したスイツチ機構と関連
付けて設けられる補正信号発生回路１３（第１
図）を示す。この補正信号発生回路１３は、
HMC発生回路４０、弁別回路５０、計数回路６
０およびCS回路７０を備える。HMC発生回路４
０は、その入力端子４０ａ，４０ｂに第１図のそ
れぞれスイツチ手段９，１０から位相はずれ信号
を受け、かつこれに基づいてその出力端子４０ｃ
に第１の補正パルス信号HMC（その周波数は制
御ステムの回転運動の速度に比例する。）を発生
する。制御ステムが２秒以内に２回転させられる
時に、弁別回路５０は時表示の補正を制御するた
めの信号を発生する。計数回路６０は、弁別回路
５０によつて発生された制御信号に応答して、時
間帯を補正するのに要する180個のパルスを供給
する。CS発生回路７０はモータ駆動回路６へ印
加される補正方向制御信号CSを発生する。

入力端子４０ａ，４０ｂが第１図のそれぞれサ
ージ抑制回路１１，１２へ接続されたHMC発生
回路４０は２個のＤ型フリツプフロツプ（FF）
１９および２０を備える。これらのフリツプフロ
ツプは、その入力端子D₁，D₂がそれぞれ入力端
子４０ａ，４０ｂへ接続され、分周回路の中間段
から一定の周波数例えば256Hzの同一信号をそれ
ぞれクロツク入力端子Φ₁，Φ₂に受ける。サージ
抑制回路が各々２個の縦続接続されたＤ型フリツ
プフロツプによつて周知の態様で形成される時
に、フリツプフロツプ１９および２０はそれらの
回路の第２番目のフリツプフロツプであり得る。
フリツプフロツプ１９の出力端子Q₁はノアゲー
ト２１の２つの入力端子のうちの一方へ接続さ
れ、その他方の入力端子がインバータ２５を介し
てHMC発生回路４０へ入力端子４０ａへ接続さ
れる。この入力端子４０ａはノアゲート２２の２
つの入力端子のうちの一方へも接続され、その他
方の入力端子がフリツプフロツプ１９の相補出力
端子₁へ接続される。

同様に、フリツプフロツプ２０の出力端子Q₂，
Ｑ₂はそれぞれノアゲート２３，２４の一方の入
力端子へ接続される。ノアゲート２３の他方の入
力端子はインバータ２６を介して入力端子４０ｂ
へ接続されるが、ノアゲート２４の他方の入力端
子は入力端子４０ｂへ直接々続される。HMC発
生回路４０は８個の２入力アンドゲート２７〜３
４も備える。アンドゲート２７の各入力端子はそ
れぞれフリツプフロツプ１９の出力端子Q₁、ノ
アゲート２３の出力端子へ接続される。アンドゲ
ート２８の各入力端子はそれぞれフリツプフロツ
プ２０の出力端子Q₂、ノアゲート２２の出力端
子へ接続される。アンドゲート２９の各入力端子
はそれぞれフリツプフロツプ１９の出力端子₁、
ノアゲート２４の出力端子へ接続される。アンド
ゲート３０の各入力端子はフリツプフロツプ２０
の出力端子₂、ノアゲート２１の出力端子へ接
続される。同様に、アンドゲート３１，３２，３
３，３４は出力端子Q₁，₁，Q₂，²およびノ
アゲート２１，２２，２３，２４から信号をそれ
ぞれ受ける。アンドゲート２７〜３０の出力端子
はノアゲート３５の４つの入力端子へ接続される
が、アンドゲート３１〜３４の出力端子はノアゲ
ート３６の４つの入力端子へ接続される。ノアゲ
ート３５および３６の出力端子はナンドゲート３
７の２つの入力端子へ信号を供給し、このナンド
ゲート３７の出力端子に第１の補正パルス信号
HMCが現われる。

HMC発生回路４０の動作モードは第４図に示
したパルスで例示される。第４図において、信号
Ａ，Ｂはそれぞれ入力端子４０ａ，４０ｂに現わ
れかつ第１図のそれぞれのスイツチ手段９，１０
によつて発生されたスイツチング・パルスに相当
する。信号Ｉ，Ｊはそれぞれフリツプフロツプ１
９，２０の出力端子Q₁，Q₂から発生されるが、
信号AR，AF，BR，BF，Ｕ，Ｄはそれぞれノ
アゲート２１，２２，２３，２４，３５，３６の
出力端子に現われる。

最初、入力端子４０ａおよび４０ｂ、フリツプ
フロツプ１９，２０の出力端子Q₁，Q₂が全部論
理レベル“１”にあるとしよう。ノアゲート２１
〜２４の出力はこの時論理レベル“０”にあり、
アンドゲート２７〜３４の出力も論理レベル
“０”にある。ノアゲート３５および３６の出力
はその結果論理レベル“１”にある。入力端子
D₁でのスイツチング・パルスが論理レベル“０”
から“１”へ変ると、出力端子Q₁は少し遅れて
論理レベル“１”にされる。それは、入力端子
D₁での論理レベルが“０”から“１”へ変つた
のに続いて第１番目のクロツク・パルスの終りに
おいてのみ出力端子Q₁での出力がレベル変化す
るためである。他方、信号Ａの論理レベルが
“０”から“１”へ変ることによつてノアゲート
２１が開かれるが、このノアゲート２１はフリツ
プフロツプ１９がその状態を変えるために要する
期間中にQ₁出力が論理レベル“１”になる時に
再び閉じられる。ノアゲート２１の出力が論理レ
ベル“１”にある間、アンドゲート３０は開か
れ、そのためにノアゲート３５は閉じられる。他
方のアンドゲート３４（その１つの入力端子がノ
アゲート２１の出力端子に接続されている。）は、
フリツプフロツプ２０のQ₂出力が論理レベル
“０”のまゝなので、閉じたまゝである。従つて、
ノアゲート３６の出力は論理レベル“１”に留
る。よつて、ナンドゲート３７の出力端子には１
つのパルスが現われる。

同じことは、サージ抑制回路１２からのスイツ
チング・パルスがフリツプフロツプ２０の入力端
子D₂に達する時に、起る。この時に関与するゲ
ートはノアゲート２３とアンドゲート２７であ
り、フリツプフロツプ２０のスイツチング時間に
等しい期間ノアゲート３５を閉じる。従つて、２
番目のパルスがナンドゲート３７の出力端子に現
われる。

信号Ａの終りに、出力Q₁は論理レベル“１”
から“０”になり、そして相補出力₁は“０”
から“１”になる。公回、フリツプフロツプのス
イツチング時間の間開かれるのはノアゲート２２
であり、これはアンドゲート２８を通してノアゲ
ート３５を閉じ、その結果新しいパルスがナンド
ゲート３７の出力端子に現われる。同様にして、
サージ抑制回路１２からの信号Ｂの終りにノアゲ
ート２４およびアンドゲート２９のためにパルス
は同一出力端子に現われる。従つて、制御ステム
が一方向に回転すると、一連のパルスがナンドゲ
ート３７の出力端子に現われる。これらのパルス
は第１の補正パルス信号HMCを形成しかつノア
ゲート３５の出力端子に発生された信号Ｕの反転
信号である。なお、ノアゲート３６の出力は論理
レベル“１”のまゝである。

もし制御ステムが反対方向に回されるならば、
すなわちもし信号Ａよりも先に信号Ｂが印加され
るならばノアゲート３６によつて供給される信号
から得られ、その場合にはノアゲート３５の出力
が論理レベル“１”のまゝである。

制御ステムの１回転毎に発生された補正パルス
の数は８である。

第１の補正パルス信号HMCは、２個のカウン
タ５１および５２（その各々が３２の容量を持
つ。）を備えた弁別回路50の入力端子５０ａへ伝
送される。カウンタ５１の入力端子はノアゲート
５３の出力端子へ接続される。ノアゲート５３の
第１入力端子は弁別回路５０の別な入力端子５０
ｂへ接続され、こゝへ分周回路からの８Hz基準信
号が印加される。

カウンタ５１の出力端子Q₅はノアゲート５３
の第２入力端子へ接続されると共にインバータ５
４を介してRS型フリツプフロツプ５５の入力端
子Ｒへ接続される。その入力端子Ｓはインバータ
５６を介して入力端子５０ａへ接続される。フリ
ツプフロツプ５５の相補出力端子はカウンタ５
１および５２のリセツト入力端子Ｒへ接続される
と共にノアゲート５３の第３入力端子へ接続され
る。インバータ５６の出力端子はノアゲート５７
の一方の入力端子へ接続され、その出力端子、他
方の入力端子はカウンタ５２のそれぞれ入力端
子、出力端子Q₅へ接続される。最後に、弁別回
路５０はナンドゲート５８を備え、その２つの入
力端子の各々はそれぞれフリツプフロツプ５５の
出力端子Ｑ、カウンタ５２の出力端子Q₅へ接続
される。ナンドゲート５８の出力端子は弁別回路
５０の出力端子５０ｃになる。

時刻を変えたい電子時計の使用者が、制御ステ
ムを回転させる前は、フリツプフロツプ５５が停
止状態にある。ナンドゲート５８の出力は従つて
論理レベル“１”にある。カウンタ５１および５
２は、各々そのリセツト入力端子Ｒが論理レベル
“１”にあるので、出力が論理レベル“０”にあ
る。ノアゲート５３はその第３入力が論理レベル
“１”であるので閉じているが、ノアゲート５７
は開いている。

制御ステムの回転運動の結果として第１の補正
パルス信号HMCの最初の補正パルスが到達する
と、フリツプフロツプ５５の状態が切り換えられ
る。すなわちフリツプフロツプ５５の出力は論
理レベルが“１”から“０”へ変り、カウンタ５
１および５２はリセツトが解かれ、そしてノアゲ
ート５３は開かれる。ナンドゲート５８の出力は
論理レベル“１”のまゝである。８Hz信号、第１
の補正パルス信号HMCはそれぞれカウンタ５
１，５２の入力端子へ伝送される。多数の状況が
生じ得る。もし使用者が２秒以内に制御ステムを
回転させると、カウンタ５１のQ₅出力も論理レ
ベル“１”になる。その結果、一方ではノアゲー
ト５７を閉じるのでカウンタ５２の入力端子へは
第１の補正パルス信号HMCが印加されず、かつ
他方ではナンドゲート５８の出力を論理レベル
“０”にする。それは、このナンドゲート５８の
２つの入力がこの時には共に論理レベル“１”に
あるためである。ナンドゲート５８の論理レベル
“０”は、カウンタ５１のQ₅出力がまた論理レベ
ル“１”になるまで維持される。カウンタ５１の
Q₅出力が論理レベル“１”になつた瞬間に、ノ
アゲート５３は閉じられ、フリツプフロツプ５５
はそのリセツト入力が論理レベル“０”になるの
でその出力Ｑ，がそれぞれ論理レベル“０”、
“１”になる。その結果、ナンドゲート５８の出
力は再び論理レベル“１”にさらされる。従つ
て、時表示補正制御信号HCCは弁別回路５０の
出力端子５０ｃに現われた。フリツプフロツプ５
５がそのリセツト状態に戻ると、カウンタ５１お
よび５２もリセツトされる。ノアゲート５７は従
つて再び開かれるが、ノアゲート５３はその第２
入力が論理レベル“０”になるがその第３入力が
論理レベル“１”になるので閉じたまゝである。

もし使用者が制御ステムを回転させ続けると、
入力端子５０ａへ印加される次続のパルスはフリ
ツプフロツプ５５の状態を変化させかつカウンタ
５１，５２およびノアゲート５３を解放させる。
もし制御ステムが再び回転させられて２秒以内に
２回転するならば、弁別回路５０は同様に作動
し、そして新しい第１の補正パルス信号HMCが
発生されるか或は下記の状況のうちの１つをと
る。

もし制御ステムが２秒以上をかけて２回転させ
られるならば、弁別回路５０は最初は上述したの
と同じ状態で作動する。しかしながら、例外もあ
つて、この場合にはカウンタ５２よりも先に論理
レベル“１”になるのはカウンタ５１のQ₅出力
であり、これによりノアゲート５３が閉じられ、
フリツプフロツプ５５の状態が切り換えられ、か
つその結果２個のカウンタがリセツトされる。ノ
アゲート５７は開いたままであるが、カウンタ５
１が論理レベル“１”になつた直後の第１の補正
パルス信号HNCの後続パルスはフリツプフロツ
プ５５をその動作状態に戻させ、弁別回路５０は
受けたパルスを再び計数し始める。この場合にカ
ウンタ５２のQ₅出力は論理レベル“０”に留る。
その結果、論理レベル“１”に留る出力端子５０
ｃには時表示補正制御信号HCCが現われない。

弁別回路５０は、制御ステムが完全に２回転し
ない時も同様に作動する。

同じ結果を得るために、弁別回路５０の入力端
子５０ａをサージ抑制回路１１および１２（第１
図）の一方もしくは他方の出力端子へ直接々続し
て２Hzの基準信号を使用することも可能であるこ
とに注目されたい。その場合に、カウンタ５１お
よび５２は、計数容量がわずか８のカウンタと交
換され得る。

弁別回路５０の出力端子５０ｃは計数回路６０
の入力端子６０ａへ接続される。計数回路６０
は、他の入力端子６０ｂに、分周回路２から到来
する反転された32Hz信号を受ける。計数回路６０
はカウンタ６１を備え、このカウンタ６１はその
容量が256でありかつその入力端子にノアゲート
６２を通つた32Hz信号を受けることができる。ノ
アゲート６２の一方の入力端子は入力端子６０ｂ
へ接続される。カウンタ６１の出力端子Q₃，Q₅，
Q₆，Q₈はナンドゲート６３の４つの入力端子へ
それぞれ接続される。ナンドゲート６３の出力端
子はRS型フリツプフロツプ６４のリセツト入力
端子R₁へ接続される。フリツプフロツプ６４は、
その入力端子Ｓが入力端子６０ａへ接続され、そ
の出力端子Ｑがインバータ６５を介してノアゲー
ト６２の他方の入力端子とカウンタ６１のリセツ
ト入力端子Ｒとへ接続される。

入力端子６０ａが論理レベル“１”に留るかぎ
り、ノアゲート６２は閉じたまゝであつてカウン
タは０に保持され、フリツプフロツプのＱ出力は
論理レベル“０”にある。Ｓ入力が論理レベル
“０”になると、フリツプフロツプ６４は切り換
わり、カウンタ６１を計数可能にしかつノアゲー
ト６２を開く。このノアゲート６２は32Hz信号を
反転させてから、計数回路６０の出力端子６０ｄ
（ノアゲート６２の出力端子へ接続されている）
へ伝送する。パルスはカウンタ６１で計数され
る。180番目のパルスの終りにQ₃出力かその論理
レベルが“１”になり、Q₅出力、Q₆出力および
Q₈出力は既に論理レベル“１”になつている。
ナンドゲート６３の論理レベルが“１”から
“０”へ変るとフリツプフロツプ６４のＱ出力は
論理レベル“０”にさせられ、ノアゲート６２は
32Hzのパルスをカウンタ６１および出力端子６０
ｄへ伝送するのを止める。

第５図は、計数回路６０へ印加される反転した
32Hz信号、時表示補正信号HCC、およびこれら
によつて作られる第２の補正パルス信号HCを示
す。矢張り第５図に示されている計数時間信号
CPTは、ノアゲート６２の他方の入力端子およ
び第１図の遅延回路３へ印加される信号である。

32Hzの周波数の180個のパルスが計数される前
にもし新しい時表示補正制御信号HCCが入力端
子６０ａに現われるならば、この信号は何等影響
することなくフリツプフロツプ６４は同じ状態を
とり続けることに注目されたい。もし電子時計の
使用者が補正を継続したいか或は計数回路６０が
最後のパルスを供給した後でのみ補正動作を少な
くとも終らせたいならば、制御ステムを２秒以内
に再び回転させる前に使用者は終らされるべき１
時間だけ表示の前後運転を待たなければならない
だろう。

CS発生回路７０はRS型フリツプフロツプ７１
を備え、その入力端子Ｓ，ＲはHMC発生回路４
０のそれぞれノアゲート３５，３６の出力端子へ
接続される。CS発生回路７０は３個のナンドゲ
ート７２，７３および７５並びに１個のインバー
タ７４も備える。ナンドゲート７２は、その第１
入力端子がフリツプフロツプ７１の入力端子Ｑへ
接続され、その第２入力端子がインバータ７４を
介して第１図のスイツ手段１４と関連したサージ
抑制回路１５の出力端子へ接続され、その第３入
力端子が計数回路６０のフリツプフロツプ６４の
出力端子Ｑに現われる信号を受ける。この信号は
計数時間信号CPTの反転信号である。ナンドゲ
ート７３はその一方の入力端子がフリツプフロツ
プ７１の出力端子Ｑへ接続されかつその他方の入
力端子がサージ抑制回路１５へ直結される。ナン
ドゲート７２および７３の出力端子はナンドゲー
ト７５の各入力端子へ接続され、このナンドゲー
ト７５の出力端子に補正方向制御信号CSが現わ
れる。フリツプフロツプ７１のＱ出力は制御ステ
ムが表示の時計方向にあるか最後に時計方向に戻
つたときに論理レベル“０”にありそしてその回
転方向が反時計方向にある時に論理レベル“１”
にあるとすれば、CS発生回路７０は殆どいつも
値“０”の補正方向制御信号CSを発生する。し
かしながら、この補正方向制御信号CSの値にも
例外があつて、制御ステムがその動作位置にあり
かつ表示の反時計方向に回転される時、および時
間帯補正動作によつてとられた時間、はつきり云
えば分表示についての素早い補正期間の間は値
“１”である。そしてこの変更は表示の反時計方
向でも行なわれる。

フリツプフロツプ６４中の、ナンドゲート６３
へ接続された入力端子R₁を有するナンドゲート
には別な入力端子R₂があり、この入力端子R₂は
CS発生回路７０中のインバータ７４を介してサ
ージ抑制回路１５の出力端子へ接続される。使用
者が上述した仕方で素早い分表示補正動作を行な
う時に、接続部７６は計数回路によるモータ駆動
回路への伝送を止めさせるのに役立つ。

モータ駆動回路６に可能な例を、第６図および
第７図について今から説明する。モータ駆動回路
６は、パルス整形回路８０、ステツプ・モータ７
の回転方向を制御するための回路すなわち回転方
向制御回路９０および給電回路１００を備える。

整形回路８０は、その入力端子８０ａへ印加さ
れた正常なパルスまたは補正パルスに応答して一
定の持続時間のパルス（これはステツプ・モータ
７の駆動を制御するために必要である。）を発生
する機能を持ち、カウンタ８１を備える。このカ
ウンタ８１は、その計数容量が32であり、その入
力端子がノアゲート８２の出力端子へ接続され
る。このノアゲート８２は、分周回路（第１図）
の中間段へ接続された方の入力端子に2048Hzの周
期性信号を受け、かつその他方の入力端子がカウ
ンタ８１の入力端子Q₅へ接続される。カウンタ
８１の出力Q₁〜Q₄は慣用の16出力２進デコーダ
８３の４つの入力端子へ供給される。整形回路８
０は２個の７入力ナンドゲート８４および８５も
備える。デコーダ８３の最初の７つの相補出力端
子₁〜₇はナンドゲート８４の入力端子へ接続
されるが、最後の７つの相補出力端子₁₀〜₁₆
はナンドゲート８５の入力端子へ接続される。

カウンタ８１のリセツト入力端子Ｒへ接続され
た入力端子８０ａに現われる各パルスは、カウン
タ８１を零にリセツトし、これによりノアゲート
８２を開かせる（今まで閉じていた）。そうする
と、2048Hz信号がノアゲート８２を通してカウン
タ８１の入力端子へ伝送される。カウンタ８１の
内容が値16に達すると、そのQ₅出力は再び状態
“１”になり、これにより新しいパルスが入力端
子８０ａに到達するまでノアゲート８２を閉じ
る。2048Hz信号がカウンタ８１の入力端子へ印加
される期間は約7.8ｍｓである。すなわち、これ
は、2048Hz信号の持続時間（0.5ｍｓに大体等し
い）の16倍である。カウンタのこのインクリメン
ト時間中、最初は全て状態“１”にあつたデコー
ダ８３の₁〜₁₆出力は各々状態“０”になり、
0.5ｍｓ後にレベル“１”に戻る。ナンドゲート
８４，８４の出力端子にそれぞれ現われる信号
P₁，P₂は、従つて入力端子８０ａへ印加された
信号と同じ周波数で大体3.4ｍｓに等しい持続時
間のパルスによつて形成される。入力端子８０ａ
へ印加された信号と一緒に第７図に示された信号
P₁とP₂は約4.4ｍｓだけ位相ずれがあり、信号P₁
の方がP₂よりも先に現われる。回転方向制御回
路９０は４個の２入力ナンドゲート９１〜９４を
備える。第１ナンドゲート９１は信号P₁および
補正信号発生回路１３からの補正方向制御信号
CSを受け、第２ナンドゲート９２は信号P₂およ
びインバータ９５で反転された補正方向制御信号
CSを受け、第３ナンドゲート９３は信号P₁およ
び反転された補正方向制御信号CSを受け、そし
て第４ナンドゲート９４は信号P₂および補正方
向制御信号CSを受ける。回転方向制御回路９０
は他に２個のナンドゲート９６および９７を備
え、ナンドゲート９６はその両方の入力端子が第
１ナンドゲート９１および第２ナンドゲート９２
の出力端子へ接続され、ナンドゲート９７はその
両方の入力端子が第３ナンドゲート９３および第
４ナンドゲート９４の出力端子へ接続される。

このような回路の動作モードを詳しく説明する
必要が無いのは、第７図に示したように、補正方
向制御信号CSが論理レベル“０”にある時には
ナンドゲート９６，９７の出力端子にそれぞれ現
われる制御信号M₁，M₂が入力信号P₁，P₂と同じ
であるからである。他方、補正方向制御信号CS
が論理レベル“１”にある時には、ナンドゲート
９６の出力端子に現われる3.4ｍｓの制御信号M₁
は制御信号M₂に対して4.4ｍｓだけ遅れる。前者
の場合には、ステツプ・モータ７は給電回路１０
０を形成する２個のインバータ１０１および１０
２を通つた２つの次々に発生する駆動パルスを受
ける。第１駆動パルスは正で第２駆動パルスは負
であり、これら駆動パルスはステツプ・モータ７
を１ステツプ進ませる。すなわち、ステツプ・モ
ータの分針および時針の時計方向回転に相当する
方向に完全に一回転する。他方、後者の場合に
は、ステツプ・モータ７がまず負パルスを次に正
パルスを受け、これらのパルスは第７図の信号Ｍ
によつて示されたように、線形回路８０の入力端
子８０ａへ印加された各パルスに対して、ステツ
プ・モータを表示の反時計方向に回転させる。

第８図は第１図の遅延回路３に可能な例を示
す。この遅延回路３はRS型フリツプフロツプ１
０３を備える。このフリツプフロツプ１０３の入
力端子Ｓは、分周回路から供給されてインバータ
１０４で反転された1/20Hzの正常なパルスから成
る信号を受ける。入力端子Ｒはナンドゲート１０
５の出力端子へ接続され、このナンドゲート１０
５はその入力端子に分周回路から32Hzのクロツク
信号および補正信号発生回路からの計数時間信号
CPTを受ける。出力端子ＱはＤ型フリツプフロ
ツプ１０６の入力端子Ｄに接続され、クロツク入
力端子φが32Hz信号を受ける。相補出力端子は
ノアゲート１０７の一方の入力端子へ接続され、
他方の入力端子はフリツプフロツプ１０３の入力
端子Ｒへ印加される信号を受ける。ノアゲート１
０７の出力端子が遅延回路３の出力端子となる。

正常な動作時に、インバータ１０４へ印加され
る正常なパルスが無いと、フリツプフロツプ３の
入力端子Ｓは論理レベル“１”にあり、入力端子
Ｒは論理レベル“１”の計数時間信号CPTを受
けているナンドゲート１０５で反転された32Hz信
号を受ける。従つて、フリツプフロツプ１０３は
リセツト状態に留まり、そのＱ出力は状態“０”
にある。一方、Ｄ型フリツプフロツプの信号は
論理レベル“１”にあり、従つてノアゲート１０
７を閉じるので反転された32Hz信号を通さない。
分周回路から供給された正常なパルスが到達する
と、RS型フリツプフロツプ１０３のＳ入力は短
期間の間“０”にさせられ、そしてこのフリツプ
フロツプは切り換わる。その結果Ｄ出力はレベル
“１”に切り換えられる。Ｄ入力がレベル“１”
に切り換つた直後の32Hz信号の立上りで出力は
レベル“０”にさせられ、従つてノアゲート１０
７を開く。ナンドゲート１０５およびノアゲート
１０７によつて遅延回路１０７の出力端子へ伝送
される同一パルスは、フリツプフロツプ１０３を
そのリセツト状態を戻す効果を持つ。クロツク信
号の後続のパルスの立上りでＤ型フリツプフロツ
プはその初期状態へ戻り、ノアゲート１０７を再
び閉じる。この動作モードは、順番に、32Hzのク
ロツク信号、計数時間信号CPT、フリツプフロ
ツプ１０３の入力端子ＳおよびＲへ印加された信
号、フリツプフロツプ１０３の出力端子Ｑでの信
号、Ｄ型フリツプフロツプの出力端子での信号
並びにノアゲート１０７の出力端子での信号Ｎを
示す第９図のタイム・チヤートの右半分に示され
る。

時表示補正動作が行なわれる時に、計数時間信
号CPTは値“０”をとり、これはナンドゲート
１０５を閉じさせるので、もはや32Hzは伝送され
ない。これはRS型フリツプフロツプに何等影響
しないので、このフリツプフロツプはリセツト状
態のまゝである。補正期間中正常なパルスがイン
バータ１０４の入力側に表われない時に、計数時
間信号CPTはその期間の終りに値“１”へ戻り、
そしてクロツク信号は何も起さずにRS型フリツ
プフロツプの入力端子Ｒへ再び伝送される。これ
とは対照的に、上述した期間中にもし正常なパル
スが発生するならば、そのパルスはRS型フリツ
プフロツプを切り換えさせ、そしてＤ型フリツプ
フロツプの出力はクロツク信号の後続パルスの
立上りでレベル“０”になる。ノアゲート１０７
はその時に開かれるが、ナンドゲート１０５の出
力がレベル“１”のまゝなのでノアゲート１０７
の出力はレベル“０”に留る。遅延回路３は時補
正期間が終るまでこの状態に維持される。補正期
間が終つた瞬間に計数時間信号CPTは値“１”
に戻る。その変化の直後にナンドゲート１０５に
よつて伝送される32Hz信号のパルスはRS型フリ
ツプフロツプをその初期状態に戻す。加えて、そ
のパルスはノアゲート１０７の出力端子に現われ
る。クロツク信号の後続パルスの立上りでＤ型フ
リツプフロツプの出力は再び“１”になりかつ
ノアゲート１０７を閉じるので、結局伝送された
パルスは１個だけである。これは第９図のタイ
ム・チヤート中の真中頃に示される。時表示補正
期間中に正常なパルスが現われると、第１図のモ
ータ駆動回路６は、第３図中の計数回路６０によ
つて供給された180個のパルスに続いて、遅延回
路３から181番目のパルスを受ける。これは従つ
て時間がロスされるのを避ける。

制御ステムの軸変位によつて時表示に関する補
正が分表示の速い補正に変換される時に、遅延回
路３は計数時間信号CPTが値“１”に戻つた後
でパルスを発生するが、このパルスは第１図のナ
ンドゲート４（この時は閉じている。）によつて
阻止されることに注目されたい。

この発明は上述した実施例に制限されないこと
を了解されたい。例えば、制御ステムの回転運動
を電気信号に変換するための、第２図に示したス
イツチ機構は、２つの位相はずれ信号（これらの
信号から回転方向信号並びに分および時表示補正
信号を発生できる。）を発生できる他の装置で置
き換えても良い。上述した種々の回路は別な方法
で形成できる。

時表示に関する補正を制御するために行なわれ
るべき特別な運動は、時間制限無しに、制御ステ
ムを一定の角度例えば２回転させることだけを含
み得る。これは偶発的に時間をロスすることの危
険を事実上増大することが全く無い。弁別回路
は、その時には、唯一のカウンタ並びに制御ステ
ムの回転方向に変化がある時および制御ステムが
一定時間固定したまゝである時にそのカウンタを
零にリセツトするための手段を備え得る。

この発明は、現在最も広く使用されているモー
タである例えばラベツト型の直流モータが設けら
れた時計にも適用される。時表示を単一方向で変
えることは、補正速度が低い欠点を持つが、回路
を簡単化する利点がある。制御ステムの回転運動
によつて制御されるスイツチ機構は２つの位相は
ずれ信号を供給することをもはや不要にし、そし
て制御ステムの回転方向を検出し、補正方向制御
信号を発生しかつモータの回転方向を制御するた
めの手段は除外されることができ、その他の回路
は明らかにその結果として適用される。

この発明に係る電子時計はデジタル表示型でも
擬似デジタル表示型でも良い。この場合、計数回
路６０は、補正制御信号お応答して単一のパルス
を供給する回路例えば単安定回路で置換すること
ができる。ナンドゲート１８によつて伝送される
分および時表示補正信号すなわち第１の補正パル
ス信号並びにナンドゲート１８によつて伝送され
る時表示補正信号すなわち第２の補正パルス信号
はそれぞれ可逆分カウンタおよび可逆時カウンタ
へ通されることができ、そして簡単化した回路に
よつて発生される補正方向制御信号は２個の可逆
カウンタの計数方向制御入力端子へ印加され得
る。遅延回路３はこの時には除外され、そして分
周回路によつて発生された正常なパルスは第１図
のナンドゲート４を通してモータ駆動回路へ伝送
されず、分カウンタへ伝送される（いずれもその
周波数は1/60Hzである。）か、或は１Hzの周波数
で秒カウンタへ伝送される。しかし、これは時計
がそのような情報を表示するために設計される場
合である。一方向性補正もまたこの型式の時計で
目論まれ得る。

アナログ表示手段とデジタル表示手段の両方が
設けられた時計を作ることも可能である。

その上、制御ステムは３つ以上の位置を持つこ
とができ、例えば３番目の位置は日付データ表示
を補正するために残して置かれることができる。

【図面の簡単な説明】

第１図はこの発明に係る電子時計の望ましい一
実施例のブロツク図、第２図は手動回転制御部材
の動きを電気信号に変換するためのスイツチ手段
を有するスイツチ機構の斜視図、第３図は第１図
の電子時計お使用された補正信号発生回路を一部
ブロツク図で示す論理回路図、第４および５図は
第３図に示した補正信号発生回路の動作を例示す
るためのタイム・チヤート図、第６図は第１図の
電子時計に使用されたモータ駆動回路を一部ブロ
ツク図で示す論理回路図、第７図は第６図に示し
たモータ駆動回路の動作を例示するためのタイ
ム・チヤート図、第８図は第１図の電子時計に使
用された遅延回路を示す論理回路図、第９図は第
８図に示した遅延回路の動作を例示するためのタ
イム・チヤート図である。 １はタイム・ベース、２は分周回路、３は遅延
回路、４と５と１７と１８はナンドゲート、６は
モータ駆動回路、７はステツプ・モータ、８ａは
時針、８ｂは分針、１３は補正信号発生回路、１
２１は制御部材としての制御ステム、４０は
HMC発生回路、５０は弁別回路、５１と５２は
カウンタ、６０は計数回路、７０はCS発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 標準周波数信号を発生するためのタイム・ベ
   ースと、このタイム・ベースへ接続され低周波の
   時間パルス信号を発生するための分周回路と、前
   記時間パルス信号に応答して少なくとも時および
   分を示すことのできる時間情報表示手段と、少な
   くとも２つの軸位置を占めることのできる手動回
   転制御部材によつて制御され前記表示を補正する
   ための回路とを備え、前記２つの軸位置のうちの
   一方は時計が正常に機能している時に前記制御部
   材によつて占められる停止位置であり、他方の軸
   位置は分表示および時表示を補正するために一緒
   に役立つ動作位置であり、前記補正回路は停止位
   置にある前記制御部材の特別な所定回転運動に応
   答して時表示だけの補正を行なうように構成され
   る電子時計。 ２ 時表示は、制御部材の特別な回転運動に応答
   して１単位だけ変更される特許請求の範囲第１項
   記載の電子時計。 ３ 制御部材の特別な回転運動は、所定の期間よ
   りも短い時間々隔で少なくとも一定の最小角度回
   転することから成る特許請求の範囲第１項または
   第２項記載の電子時計。 ４ 分表示および時表示の補正並びに時表示のみ
   の補正は、制御部材の一方向での回転運動に応答
   して順方向に行なわれるが、前記制御部材の反対
   方向での回転運動に応答して逆方向に行なわれる
   特許請求の範囲第１項ないし第３項のいずれか記
   載の電子時計。 ５ 補正回路は、制御部材の回転運動に応答し
   て、分表示および時表示を変更させかつ前記制御
   部材の回転速度に依存する周波数のパルスによつ
   て形成される第１の補正信号を発生するための手
   段と、前記第１の補正信号のパルスを計数するた
   めのカウンタおよび所定の期間が終る前に或る計
   数限界レベルに達する時に時表示の補正を制御す
   る信号を発生するための手段を含む弁別回路と、
   前記補正制御信号に応答して、時表示を変更させ
   かつ所定数のパルスによつて形成される第２の補
   正信号を発生できる回路と、それぞれ停止位置、
   動作位置での前記制御部材の軸位置に応答し前記
   制御部材の占した位置に依存する値の位置信号を
   発生するための手段と、前記位置信号によつて制
   御されかつ時間パルス信号、前記第１の補正信号
   および前記第２の補正信号を受けて表示手段へ選
   択的に送るためのゲート回路とを備え、前記第２
   の補正信号は前記停止位置での前記制御部材の回
   転運動に応答して発生される時に伝送が可能とさ
   れ、その時前記第１の補正信号が阻止され、前記
   第１の補正信号は前記動作位置での前記制御部材
   の回転運動に応答して発生される時に前記表示手
   段へ印加されるが、前記時間パルス信号および前
   記第２の補正信号が阻止される特許請求の範囲第
   ３項または第４項記載の電子時計。 ６ 表示手段は、時を表示する部材および分を表
   示する部材を駆動するためのステツプ・モータ
   と、時間パルス信号、第１の補正信号および第２
   の補正信号を受けるようになつている駆動回路と
   を含み、前記第２の補正信号を発生する回路は前
   記時間パルス信号の周波数よりも高い周波数のパ
   ルス信号を分周回路から受けかつ前記時表示補正
   信号に応答し時表示が１単位だけ変更されるため
   に前記分表示部材によつて行なわれなければなら
   ないステツプの数に等しい数のパルスをゲート回
   路へ送るように構成される特許請求の範囲第５項
   記載の電子時計。 ７ ゲート回路は、制御部材の停止位置から動作
   位置への軸運動により、モータ駆動回路への第２
   の補正信号のパルスの伝送を阻止するように設計
   される特許請求の範囲第６項記載の電子時計。 ８ 第２の補正信号を発生する回路は、位置信号
   を受けると共に、前記位置信号に応答しかつ制御
   部材の、停止位置から動作位置への軸運動によ
   り、分周回路からの信号のパルスをゲート回路へ
   伝送するのを阻止する手段を備える特許請求の範
   囲第６項記載の電子時計。