JPH01321746A - 交番ビット信号照合装置 - Google Patents
交番ビット信号照合装置Info
- Publication number
- JPH01321746A JPH01321746A JP63154598A JP15459888A JPH01321746A JP H01321746 A JPH01321746 A JP H01321746A JP 63154598 A JP63154598 A JP 63154598A JP 15459888 A JP15459888 A JP 15459888A JP H01321746 A JPH01321746 A JP H01321746A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- signal
- input signal
- error
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 9
- 108010076504 Protein Sorting Signals Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、交番ビット形式の信号を照合する交番ビット
信号照合装置に関する。
信号照合装置に関する。
一般にディジタルデータ網において使用される伝送方式
に、エンベロープ形式のものがある。この方式では、フ
レームパターンとして、分散配置形の“１”０”ビット
交番パターンが採用されている。
に、エンベロープ形式のものがある。この方式では、フ
レームパターンとして、分散配置形の“１”０”ビット
交番パターンが採用されている。
第３図に示すように、従来、このフレームパターンを照
合するにあたり、前回のフレームパターンを相関メモリ
１に保持しておき、照合時刻のフレームパターンと前回
のフレームパターンをＥＸ−ＯＲ（排他的論理和）回路
２により比較照合していた。
合するにあたり、前回のフレームパターンを相関メモリ
１に保持しておき、照合時刻のフレームパターンと前回
のフレームパターンをＥＸ−ＯＲ（排他的論理和）回路
２により比較照合していた。
しかしながら前記の従来の構成では、入力信号のランダ
ム誤り率と比較して、出力信号の誤り検出率に誤差が生
じるという問題点がある。
ム誤り率と比較して、出力信号の誤り検出率に誤差が生
じるという問題点がある。
すなわち入力信号列を（ａ、、）とし、出力信号列を（
ｂ、、）とすると、 ｂ、、＝ａ、、■ａ、、１ ・・・・・
（１）となる。
ｂ、、）とすると、 ｂ、、＝ａ、、■ａ、、１ ・・・・・
（１）となる。
ここで入力信号列のランダム誤り率をｐｅ とすると
、出力信号列の誤り検出率Ｐｒ は、Ｐ、 ＝２ｐ、
（１−ｐ、 ） −・−・−（２）となる。
、出力信号列の誤り検出率Ｐｒ は、Ｐ、 ＝２ｐ、
（１−ｐ、 ） −・−・−（２）となる。
この式（２）は、Ｐ、＜ｌに対し、
Ｐ、 ＝２ ｐｅ＝−−（３）
となる。
このように入力信号のランダム誤り率ｐ８ が小さい場
合、出力信号列の誤り検出率Ｐ、 に２倍の誤り波及効
果を及ぼす欠点があった（第３図参照）。
合、出力信号列の誤り検出率Ｐ、 に２倍の誤り波及効
果を及ぼす欠点があった（第３図参照）。
本発明は、このような問題点を解決することを目的とし
てなされたものである。
てなされたものである。
Ｃ課題を解決するための手段〕
本発明は、前記の目的を達成するために、次の手段を具
備する交番ビット信号照合装置を提供するものである。
備する交番ビット信号照合装置を提供するものである。
（Ａ）前回の入力信号を記憶する記憶手段。
ＣＢ）前回の出力信号の反転信号を出力する反転帰還手
段。
段。
（Ｃ）入力信号と前回の入力信号と前記反転信号との排
他的論理和をとり、出力信号として出力する演算手段。
他的論理和をとり、出力信号として出力する演算手段。
本発明によれば、入力信号と、前回の入力信号と、前回
の出力信号の反転信号との排他的論理和をとり、これを
出力信号とすることにより、出力信号に対する誤り波及
効果を解消することが可能となる。
の出力信号の反転信号との排他的論理和をとり、これを
出力信号とすることにより、出力信号に対する誤り波及
効果を解消することが可能となる。
以下図面を用いて、本発明の詳細な説明する。
第１図は本発明の一実施例の構成を示す。本実施例は、
エンベロープ形式の伝送方式におけるフレームパターン
を照合するものである。
エンベロープ形式の伝送方式におけるフレームパターン
を照合するものである。
ＥＸ−ＯＲ回路３は、入力端子４から人力される入力信
号５とインバータ６の出力信号７とのＥＸ−ＯＲをとる
ものである。相関メモリ８は、ＥＸ−ＯＲ回路３の出力
信号９を保持するものである。ＥＸ−ＯＲ回路１０は、
入力信号５と相関メモリ８の出力信号１１とのＥＸ−Ｏ
Ｒをとるものである。このＥＸ−ＯＲ回路１０の出力信
号１２は、出力端子１３に出力されると共に、インバー
タ６に出力される。インバータ６は、ＥＸ−ＯＲ回路１
０の出力信号１２を反転するものである。
号５とインバータ６の出力信号７とのＥＸ−ＯＲをとる
ものである。相関メモリ８は、ＥＸ−ＯＲ回路３の出力
信号９を保持するものである。ＥＸ−ＯＲ回路１０は、
入力信号５と相関メモリ８の出力信号１１とのＥＸ−Ｏ
Ｒをとるものである。このＥＸ−ＯＲ回路１０の出力信
号１２は、出力端子１３に出力されると共に、インバー
タ６に出力される。インバータ６は、ＥＸ−ＯＲ回路１
０の出力信号１２を反転するものである。
以上の構成において、照合時刻における入力端子４から
入力される入力信号５をａｌとし、入力信号ａ、、が入
力されることにより出力端子１３に出力される出力信号
１２をす、、とすると、相関メモリ８の出力信号１１は
ａｈｌ、インバータ６の出力信号７は下丁ｒとなる。
入力される入力信号５をａｌとし、入力信号ａ、、が入
力されることにより出力端子１３に出力される出力信号
１２をす、、とすると、相関メモリ８の出力信号１１は
ａｈｌ、インバータ６の出力信号７は下丁ｒとなる。
したがって出力信号ｂｈ は、
ｂ、、＝ａ、■ａｎｌ■１丁丁 ・・・・−（４）と
なる。
なる。
ここで入力信号列のランダム誤り率をｐｅ とすると、
出力信号列の誤り検出率Ｐｒ は、Ｐｒ”ｌ）ｅ
・・・・・・（５）となる。
出力信号列の誤り検出率Ｐｒ は、Ｐｒ”ｌ）ｅ
・・・・・・（５）となる。
第２図は入力信号列のランダム誤り率ｐｅ と出力信
号列の誤り検出率Ｐ、 との関係を示す。同図において
、横軸は入力信号列のランダム誤り率ｐ８ を示し、縦
軸は出力信号列の誤り検出率Ｐ。
号列の誤り検出率Ｐ、 との関係を示す。同図において
、横軸は入力信号列のランダム誤り率ｐ８ を示し、縦
軸は出力信号列の誤り検出率Ｐ。
を示し、実線は本実施例における関係を示し、破線が従
来例における関係を示す。
来例における関係を示す。
同図かられかる通り、従来例ではランダム誤り率ｐ＠が
小さい場合、誤り検出率Ｐ、に２倍の誤り波及効果を及
ぼすのに対し、本実施例ではこのような誤り波及効果を
完全に解消することができる。
小さい場合、誤り検出率Ｐ、に２倍の誤り波及効果を及
ぼすのに対し、本実施例ではこのような誤り波及効果を
完全に解消することができる。
以上説明したように、本発明によれば、入力信号と、前
回の入力信号と、前回の出力信号の反転信号との排他的
論理和をとり、これを出力信号とすることにより、出力
信号に対する誤り波及効果を解消することが可能となる
。
回の入力信号と、前回の出力信号の反転信号との排他的
論理和をとり、これを出力信号とすることにより、出力
信号に対する誤り波及効果を解消することが可能となる
。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は入力信号列のランダム誤り率と出力信号列の誤り
検出率との関係を示す線図、第３図は従来の構成を示す
ブロック図である。 ３・・・・・・ＥＸ−ＯＲ回路、８・・・・・・相関メ
モリ、１０・・・・・ＥＸ−ＯＲ回路。 出 願 人 日本電気株式会社 代 理 人 弁理士 山内侮雄
２図は入力信号列のランダム誤り率と出力信号列の誤り
検出率との関係を示す線図、第３図は従来の構成を示す
ブロック図である。 ３・・・・・・ＥＸ−ＯＲ回路、８・・・・・・相関メ
モリ、１０・・・・・ＥＸ−ＯＲ回路。 出 願 人 日本電気株式会社 代 理 人 弁理士 山内侮雄
Claims (1)
- 【特許請求の範囲】 前回の入力信号を記憶する記憶手段と、 前回の出力信号の反転信号を出力する反転帰還手段と、 入力信号と前回の入力信号と前記反転信号との排他的論
理和をとり、出力信号として出力する演算手段 とを具備することを特徴とする交番ビット信号照合装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154598A JPH01321746A (ja) | 1988-06-24 | 1988-06-24 | 交番ビット信号照合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154598A JPH01321746A (ja) | 1988-06-24 | 1988-06-24 | 交番ビット信号照合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01321746A true JPH01321746A (ja) | 1989-12-27 |
Family
ID=15587686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154598A Pending JPH01321746A (ja) | 1988-06-24 | 1988-06-24 | 交番ビット信号照合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01321746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002085641A (ja) * | 2000-09-20 | 2002-03-26 | Konami Parlor Entertainment Kk | 遊技機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144656A (en) * | 1980-04-11 | 1981-11-11 | Nec Corp | Frame pattern collation system |
-
1988
- 1988-06-24 JP JP63154598A patent/JPH01321746A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144656A (en) * | 1980-04-11 | 1981-11-11 | Nec Corp | Frame pattern collation system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002085641A (ja) * | 2000-09-20 | 2002-03-26 | Konami Parlor Entertainment Kk | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668544A (en) | Compound type of keyboard detector | |
| JPH01321746A (ja) | 交番ビット信号照合装置 | |
| JPS58168347A (ja) | 同期符号検出回路 | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JPS60123931A (ja) | 演算回路 | |
| JPS592583Y2 (ja) | 巡回符号の符号化回路 | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JPH0481896B2 (ja) | ||
| JPH0438018A (ja) | 中継回路のエラー検出方式 | |
| O'Bryant | Sidon sets and Beatty sequences | |
| JPS605981B2 (ja) | 誤り訂正符号作成用シンドロ−ム発生回路 | |
| JPS6256033A (ja) | 状態情報信号の検出回路 | |
| JPH04246942A (ja) | 反転回路付きスクランブラ | |
| JPH03237539A (ja) | 電子ディスク装置 | |
| JPH01220936A (ja) | デジタル信号伝送方式 | |
| JPH08102679A (ja) | Ｃｒｃエラー検出回路 | |
| JPH02306725A (ja) | コード変換方法及びその装置 | |
| JPH03116225A (ja) | 状態遷移回路 | |
| JPH0462624B2 (ja) | ||
| JPS6350979A (ja) | デイジタルデ−タ伝送装置 | |
| JPS6031332A (ja) | デ−タチェック方法 | |
| JPS61193597A (ja) | 時分割通話路装置 | |
| JPH0323018B2 (ja) |