JPH01321378A - パワードライバｉｃ - Google Patents
パワードライバｉｃInfo
- Publication number
- JPH01321378A JPH01321378A JP63156320A JP15632088A JPH01321378A JP H01321378 A JPH01321378 A JP H01321378A JP 63156320 A JP63156320 A JP 63156320A JP 15632088 A JP15632088 A JP 15632088A JP H01321378 A JPH01321378 A JP H01321378A
- Authority
- JP
- Japan
- Prior art keywords
- load
- level
- output
- terminal
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 41
- 230000005856 abnormality Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
負荷状態を検出できるパワードライバＩＣにおいて、入
力端子のレベルとステータス端子のレベルを組合せて判
定することで、負荷オープンと負荷ショートを区別でき
るようにする。
力端子のレベルとステータス端子のレベルを組合せて判
定することで、負荷オープンと負荷ショートを区別でき
るようにする。
本発明は、１つのステータス端子で負荷オープンと負荷
ショートを区別して検出できるパワードライバｒｃに関
する。
ショートを区別して検出できるパワードライバｒｃに関
する。
パワードライバｔＣには、自己状態や負荷状態の正異常
を診断してステータス出力を外部に出すタイプがある。
を診断してステータス出力を外部に出すタイプがある。
診断内容には、■過熱検知、■過電流検知、■過電圧検
知、■低電圧検知、■負荷オープン検知、■負荷ショー
ト検知（過電流検知と同じ）等があるが、パッケージの
ピン数が限られるためステータス出力数が限定される。
知、■低電圧検知、■負荷オープン検知、■負荷ショー
ト検知（過電流検知と同じ）等があるが、パッケージの
ピン数が限られるためステータス出力数が限定される。
従って、少ないステータス端子から多くのステータス情
報を出力できることが望まれる。
報を出力できることが望まれる。
従来のハイサイド・スイッチタイプのパワードライバＩ
Ｃは第３図または第４図のように構成される。図示のパ
ワードライバＩＣＩは５ビンパツケージの例で、ＩＮは
外部制御信号を受ける入力端子、ＳＴはステータス情報
を出力するステータス端子、Ｖｃｃは電源端子、ＧＮＤ
はアース端子、ＯＵＴは負荷３が接続される出力端子で
ある。ＣＰＵ等の制御装置２から入力端子ＩＮに与えら
れた制御信号はインバータ１１で反転され、禁止ゲート
１２を通してドライバ１３に入力する。以下の説明では
制御信号がＨ（ハイ）でパワーＳＷ（スイッチ）１４が
オン、１．（ロー）でオフとなるものとするが、この論
理に限定されない。
Ｃは第３図または第４図のように構成される。図示のパ
ワードライバＩＣＩは５ビンパツケージの例で、ＩＮは
外部制御信号を受ける入力端子、ＳＴはステータス情報
を出力するステータス端子、Ｖｃｃは電源端子、ＧＮＤ
はアース端子、ＯＵＴは負荷３が接続される出力端子で
ある。ＣＰＵ等の制御装置２から入力端子ＩＮに与えら
れた制御信号はインバータ１１で反転され、禁止ゲート
１２を通してドライバ１３に入力する。以下の説明では
制御信号がＨ（ハイ）でパワーＳＷ（スイッチ）１４が
オン、１．（ロー）でオフとなるものとするが、この論
理に限定されない。
パワー５Ｗ１４がオンすると電源端子Ｖｃｃから出力端
子ＯＵＴを通して負荷３に電流ｉが流れる。
子ＯＵＴを通して負荷３に電流ｉが流れる。
このとき過電圧検知回路Ｉ５ば電源端子Ｖｃｃの電圧を
監視し、過電圧のときは検知出力Ａを出す。
監視し、過電圧のときは検知出力Ａを出す。
また過熱検知回路１６はＩＣＩ内の温度を監視し、異常
に上昇したときは過熱検知出力Ｂを出す。これらの検知
出力Ａ、Ｂが一方でも生じたら、禁止ゲート１２はドラ
イバ１３へのオン入力を阻止し、パワー５Ｗ１４を強制
的にオフにする。
に上昇したときは過熱検知出力Ｂを出す。これらの検知
出力Ａ、Ｂが一方でも生じたら、禁止ゲート１２はドラ
イバ１３へのオン入力を阻止し、パワー５Ｗ１４を強制
的にオフにする。
第３図の方式ではこの他に過電流検知回路１７で負荷電
流ｉの一部を分流した微小電流ｉ′を監視し、その値が
一定値を越えたら過電流検知出力Ｃを出し、これでパワ
ーＳＷ１．４を強制的にオフにする。
流ｉの一部を分流した微小電流ｉ′を監視し、その値が
一定値を越えたら過電流検知出力Ｃを出し、これでパワ
ーＳＷ１．４を強制的にオフにする。
第４図ではこの部分を過電流オープン検知回路１８とし
、微小電流ｉ′を流す抵抗Ｒの両端電圧から負荷３のン
ヨートとオープンを検出し、ショート時（過電流検出時
）には電流制限出力Ｃをゲート１２に入力してパワーＳ
Ｗを強制的にオフにする。
、微小電流ｉ′を流す抵抗Ｒの両端電圧から負荷３のン
ヨートとオープンを検出し、ショート時（過電流検出時
）には電流制限出力Ｃをゲート１２に入力してパワーＳ
Ｗを強制的にオフにする。
第５図は過電流オーブン検知回路１８の説明図で、２１
は電流ｉ′によって抵抗Ｒに発生する電圧■を検出する
差分回路、２２はその電圧■がショート検出基準値■２
より高くなったときに電流制限出力ＣをＨにする比較回
路、２３は電圧Ｖがオーブン検出基準値■１ より低く
なったときに出力りをＨにする比較回路、２４はこれら
出力Ｃ２Ｄの論理和をとるゲートである。比較回路２２
゜２３とゲート２４は基準値Ｖ、、Ｖ２のウィンドウコ
ンパレータを構成し、その出力Ｅは電圧Ｖがｖｌ とＶ
２の間にあればＬ（正常）となり、電圧■がｖＩ以下ま
たは■２以上のときはＨ（異常）となる。
は電流ｉ′によって抵抗Ｒに発生する電圧■を検出する
差分回路、２２はその電圧■がショート検出基準値■２
より高くなったときに電流制限出力ＣをＨにする比較回
路、２３は電圧Ｖがオーブン検出基準値■１ より低く
なったときに出力りをＨにする比較回路、２４はこれら
出力Ｃ２Ｄの論理和をとるゲートである。比較回路２２
゜２３とゲート２４は基準値Ｖ、、Ｖ２のウィンドウコ
ンパレータを構成し、その出力Ｅは電圧Ｖがｖｌ とＶ
２の間にあればＬ（正常）となり、電圧■がｖＩ以下ま
たは■２以上のときはＨ（異常）となる。
第４図の方式ではこの検知出力Ｅをステータス端子ＳＴ
に出力し、また第３図の方式では出力端子ＯＵ Ｔの電
圧に応じたＨ、 Ｉ、２値のレベルをバッファＢＵＦ
からステータス端子ＳＴに出力している。
に出力し、また第３図の方式では出力端子ＯＵ Ｔの電
圧に応じたＨ、 Ｉ、２値のレベルをバッファＢＵＦ
からステータス端子ＳＴに出力している。
第３図の方式はステータス端子ＳＴによる負荷３のモニ
タが電圧検出型となるため、各部は以下の関係になる。
タが電圧検出型となるため、各部は以下の関係になる。
表 １
この方式では負荷正常であればＩＮ＝Ｈ（ＯＮ）で５Ｔ
＝Ｈ（正常）となるので、ＩＮ＝Ｈで５Ｔ＝Ｌ（異常）
となるショートは容易に検知できる。
＝Ｈ（正常）となるので、ＩＮ＝Ｈで５Ｔ＝Ｌ（異常）
となるショートは容易に検知できる。
しかし、ＩＮ＝Ｈ″ｉ′５ＳＴ−Ｈとなるオーブンは、
そのままでは正常とみなされるので、ＩＮ＝Ｌとしたと
き５Ｔ＝Ｌ （正常）となるか５Ｔ＝Ｈ（異常）となる
かを検出して判別しなくてはならない。
そのままでは正常とみなされるので、ＩＮ＝Ｌとしたと
き５Ｔ＝Ｌ （正常）となるか５Ｔ＝Ｈ（異常）となる
かを検出して判別しなくてはならない。
このようにＩＮ＝Ｈで負荷オープンを異常として検出で
きないことは問題である。
きないことは問題である。
一方、第４図の方式はステータス端子ＳＴによる負荷３
のモニタが電流検出型となるため、各部は次の関係にな
る。
のモニタが電流検出型となるため、各部は次の関係にな
る。
表２
この方式では正常時のＳＴがＩＮ＝Ｈ，Ｌ共にＬになる
。そして、異常時はＩ Ｎ＝Ｈでオープン、ショート共
に５Ｔ−Ｈとなるので、Ｉ Ｎ＝Ｈでの負荷異常は全て
検出できる。しかし、ステータス端子ＳＴを減らすため
に、第５図１８）のようにゲート２４で出力Ｃ，Ｄを統
合した結果、オープンかショートかの区別ができなくな
っている。
。そして、異常時はＩ Ｎ＝Ｈでオープン、ショート共
に５Ｔ−Ｈとなるので、Ｉ Ｎ＝Ｈでの負荷異常は全て
検出できる。しかし、ステータス端子ＳＴを減らすため
に、第５図１８）のようにゲート２４で出力Ｃ，Ｄを統
合した結果、オープンかショートかの区別ができなくな
っている。
本発明はＩ Ｎ＝Ｈの状態でいずれの負荷異常もネ★出
でき、しかも負荷異常検出時にＩＮ＝Ｌにすればその負
荷異常がショートかオープンかを１つのステータス端子
ＳＴだけで判別できるようにするものである。
でき、しかも負荷異常検出時にＩＮ＝Ｌにすればその負
荷異常がショートかオープンかを１つのステータス端子
ＳＴだけで判別できるようにするものである。
本発明は、入力端子（ＩＮ）に加わる外部制御信号が所
定レベルになると出力端子（ＯＵＴ）から外部負荷（３
）に電流を流すパワースイッチ（１４）と、該電流の値
が正常範囲以下または以上になったことを検出したとき
は負荷異常検知出力（Ｅ）を反転する過電流オープン検
知回路（１８）と、前記制御信号の反転レベル（Ｆ）と
前記出力端子（ＯＵＴ）のレベルとの論理積をとる第１
ゲート（Ｇｌ ） 、および該第１ゲート（Ｇ１）の出
力（Ｇ）と前記負荷異常検知出力（Ｅ）の論理和をとる
第２ゲート（Ｇ２）を有するステータス出力回路（１９
）と、該第２ゲート（Ｇ２）の出力を外部から検出でき
るステータス端子（Ｓ Ｔ）とを備え、前記制御信号が
前記パワースイッチ（１４）をオンにするレベルで該ス
テータス端子（ＳＴ）が負荷異常検知レベルとなったと
きは、該制御信号のレベルを反転することで負荷ショー
トか負荷オープンかを判別できるようにしてなることを
特徴とするものである。
定レベルになると出力端子（ＯＵＴ）から外部負荷（３
）に電流を流すパワースイッチ（１４）と、該電流の値
が正常範囲以下または以上になったことを検出したとき
は負荷異常検知出力（Ｅ）を反転する過電流オープン検
知回路（１８）と、前記制御信号の反転レベル（Ｆ）と
前記出力端子（ＯＵＴ）のレベルとの論理積をとる第１
ゲート（Ｇｌ ） 、および該第１ゲート（Ｇ１）の出
力（Ｇ）と前記負荷異常検知出力（Ｅ）の論理和をとる
第２ゲート（Ｇ２）を有するステータス出力回路（１９
）と、該第２ゲート（Ｇ２）の出力を外部から検出でき
るステータス端子（Ｓ Ｔ）とを備え、前記制御信号が
前記パワースイッチ（１４）をオンにするレベルで該ス
テータス端子（ＳＴ）が負荷異常検知レベルとなったと
きは、該制御信号のレベルを反転することで負荷ショー
トか負荷オープンかを判別できるようにしてなることを
特徴とするものである。
過電流オープン検知回路の負荷異常検出力巳はショート
検知出力Ｃとオープン検知出力りを統合したものである
から、ＩＮ＝Ｈの状態でこれらの負荷異常の発生を検知
できる。そして、この負荷異常検出時に出力端子ＯＵＴ
のレベルを参照すれば、負荷異常がオープンかショート
かを区別することができる。ステータス出力回路１９は
１つのステータス端子ＳＴでこの判別ができるようにす
るものである。
検知出力Ｃとオープン検知出力りを統合したものである
から、ＩＮ＝Ｈの状態でこれらの負荷異常の発生を検知
できる。そして、この負荷異常検出時に出力端子ＯＵＴ
のレベルを参照すれば、負荷異常がオープンかショート
かを区別することができる。ステータス出力回路１９は
１つのステータス端子ＳＴでこの判別ができるようにす
るものである。
第１ゲートＧ、はＩＮ＝ＬとしたときのＯＵＴのレベル
を出力する。これがＨであればオープン、Ｌであれば他
のケースであるので、この第１ゲートＧ１の出力Ｇを第
２ゲートを介してステータス端子ＳＴへ導びくようにす
る。第１ゲー）Ｇｌの出力をＩＮ＝Ｌ、且つ負荷オープ
ンのときだけＨとするのは、第２ゲートＧ２において他
のケースの負荷異常検知出力Ｅの通過を妨害しないよう
にするためである。
を出力する。これがＨであればオープン、Ｌであれば他
のケースであるので、この第１ゲートＧ１の出力Ｇを第
２ゲートを介してステータス端子ＳＴへ導びくようにす
る。第１ゲー）Ｇｌの出力をＩＮ＝Ｌ、且つ負荷オープ
ンのときだけＨとするのは、第２ゲートＧ２において他
のケースの負荷異常検知出力Ｅの通過を妨害しないよう
にするためである。
このようにするとＩＮ＝Ｈで５Ｔ＝Ｈ（異常）となった
ら、ＩＮ＝Ｌにしたとき５Ｔ＝Ｈ（オープン）になるか
５Ｔ＝Ｌ （ショート）になるかを検出することで、負
荷異常の種類を１つのステータス端子ＳＴだけで判別す
ることができる。
ら、ＩＮ＝Ｌにしたとき５Ｔ＝Ｈ（オープン）になるか
５Ｔ＝Ｌ （ショート）になるかを検出することで、負
荷異常の種類を１つのステータス端子ＳＴだけで判別す
ることができる。
第１図は本発明の一実施例を示す構成図で、第４図の構
成にステータス出力回路１９を追加したものである。こ
のステータス出力回路１９は２つのゲートＧ＋ 、Ｇ２
で構成され、アンドゲートＧＩは入力端子ＩＮのレベル
をインバータ１１で反転した出力Ｆと出力端子ＯＵＴの
レベルの論理積をとる。また、オアゲートＧ２はアンド
ゲートＧｌの出力Ｇと過電流オープン検知回路１８の検
知出力Ｅとの論理和をとり、その出力をステータス端子
ＳＴに出力する。従って、各部の関係は次の様になる。
成にステータス出力回路１９を追加したものである。こ
のステータス出力回路１９は２つのゲートＧ＋ 、Ｇ２
で構成され、アンドゲートＧＩは入力端子ＩＮのレベル
をインバータ１１で反転した出力Ｆと出力端子ＯＵＴの
レベルの論理積をとる。また、オアゲートＧ２はアンド
ゲートＧｌの出力Ｇと過電流オープン検知回路１８の検
知出力Ｅとの論理和をとり、その出力をステータス端子
ＳＴに出力する。従って、各部の関係は次の様になる。
表 ３
第２図は制御装置２における判定処理フローチャートで
ある。制御装置２はＩＣＩを制御するために入力端子Ｉ
Ｎに制御信号を与えるのであるから、その時点の入力端
子ＩＮのレベルを常に把握している。そこでステップＳ
１でＩ Ｎ＝Ｈと判定されたらステップＳ２へ進んでス
テータス端子ＳＴのレベルを調べる。５Ｔ＝Ｌであれば
負荷正常であるが、５Ｔ＝Ｈであれば負荷異常であるの
で、ステップＳ３で端子ＩＮへの入力をＬに切替え、ス
テップＳ４でステータス端子ＳＴのレベルを調べる。こ
のとき５Ｔ＝Ｈであれば負荷オープンであり、５Ｔ＝Ｌ
であれば負荷ショートと判定できる。
ある。制御装置２はＩＣＩを制御するために入力端子Ｉ
Ｎに制御信号を与えるのであるから、その時点の入力端
子ＩＮのレベルを常に把握している。そこでステップＳ
１でＩ Ｎ＝Ｈと判定されたらステップＳ２へ進んでス
テータス端子ＳＴのレベルを調べる。５Ｔ＝Ｌであれば
負荷正常であるが、５Ｔ＝Ｈであれば負荷異常であるの
で、ステップＳ３で端子ＩＮへの入力をＬに切替え、ス
テップＳ４でステータス端子ＳＴのレベルを調べる。こ
のとき５Ｔ＝Ｈであれば負荷オープンであり、５Ｔ＝Ｌ
であれば負荷ショートと判定できる。
尚、ステップＳｌで５Ｔ＝Ｌと判定されたとき、ステッ
プＳ５で５Ｔ＝Ｌと判定されれば負荷正常であり、また
５Ｔ＝Ｈと判定されれば負荷オープンであることを判定
できる。
プＳ５で５Ｔ＝Ｌと判定されれば負荷正常であり、また
５Ｔ＝Ｈと判定されれば負荷オープンであることを判定
できる。
以ト述べたように本発明によれば、パワードライバＩＣ
の１つのステータス端子を使用するだけで、負荷ショー
トと負荷オープンを区別して検出できる利点がある。
の１つのステータス端子を使用するだけで、負荷ショー
トと負荷オープンを区別して検出できる利点がある。
第１図は本発明の実施例の構成図、
第２図は本発明の判定処理のフローチャート、第３図お
よび第４図は従来のパワードライバＩＣの異なる例を示
す構成図、 第５図は過電流オープン検知回路の説明図である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
よび第４図は従来のパワードライバＩＣの異なる例を示
す構成図、 第５図は過電流オープン検知回路の説明図である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 【特許請求の範囲】 １、入力端子（ＩＮ）に加わる外部制御信号が所定レベ
ルになると出力端子（ＯＵＴ）から外部負荷（３）に電
流を流すパワースイッチ（１４）と、該電流の値が正常
範囲以下または以上になったことを検出したときは負荷
異常検知出力（Ｅ）を反転する過電流オープン検知回路
（１８）と、前記制御信号の反転レベル（Ｆ）と前記出
力端子（ＯＵＴ）のレベルとの論理積をとる第１ゲート
（Ｇ＿１）、および該第１ゲート（Ｇ＿１）の出力（Ｇ
）と前記負荷異常検知出力（Ｅ）の論理和をとる第２ゲ
ート（Ｇ＿２）を有するステータス出力回路（１９）と
、 該第２ゲート（Ｇ＿２）の出力を外部から検出できるス
テータス端子（ＳＴ）とを備え、 前記制御信号が前記パワースイッチ（１４）をオンにす
るレベルで該ステータス端子（ＳＴ）が負荷異常検知レ
ベルとなったときは、該制御信号のレベルを反転するこ
とで負荷ショートか負荷オープンかを判別できるように
してなることを特徴とするパワードライバＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156320A JP2671132B2 (ja) | 1988-06-24 | 1988-06-24 | パワードライバｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63156320A JP2671132B2 (ja) | 1988-06-24 | 1988-06-24 | パワードライバｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01321378A true JPH01321378A (ja) | 1989-12-27 |
| JP2671132B2 JP2671132B2 (ja) | 1997-10-29 |
Family
ID=15625220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63156320A Expired - Fee Related JP2671132B2 (ja) | 1988-06-24 | 1988-06-24 | パワードライバｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671132B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0709961A3 (en) * | 1994-10-05 | 1997-11-05 | Ford Motor Company | Method and circuit for controlling and monitoring a load |
-
1988
- 1988-06-24 JP JP63156320A patent/JP2671132B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0709961A3 (en) * | 1994-10-05 | 1997-11-05 | Ford Motor Company | Method and circuit for controlling and monitoring a load |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2671132B2 (ja) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998821B2 (en) | Converter and control method thereof | |
| US5408648A (en) | Method and apparatus for diagnosing CPU for CPU-runaway-preventing circuit | |
| US5193177A (en) | Fault indicating microcomputer interface units | |
| JPH01321378A (ja) | パワードライバｉｃ | |
| CA1036705A (en) | D.c. signal receiving circuit arrangements | |
| JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| EP3411722B1 (en) | Short-resistant output pin circuitry | |
| EP0584739B1 (en) | Semiconductor integrated circuit operative in different modes | |
| JP2785847B2 (ja) | 負荷制御装置 | |
| JPH0317923A (ja) | 駆動回路の診断方式 | |
| JP7038588B2 (ja) | 開放・地絡検出回路 | |
| JP2540765B2 (ja) | 誤動作防止テスト回路 | |
| JPH08139276A (ja) | 半導体集積回路 | |
| JP2000088907A (ja) | 負荷診断回路 | |
| EP3637571B1 (en) | A circuit with critical operating condition warning, corresponding device and method | |
| JP2720631B2 (ja) | 短時間パルス信号判別回路 | |
| JPH047648A (ja) | マイクロコンピュータ | |
| JP3481402B2 (ja) | 論理集積回路の試験装置 | |
| WO2024080199A1 (ja) | 異常検出装置 | |
| US6354366B1 (en) | Cooling system using a semiconductor IC device | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| KR100197400B1 (ko) | 마이컴 포트의 보호 방법 | |
| EP0371296B1 (en) | Microcomputer interface arrangement | |
| JPH08254563A (ja) | 入力ピンのオープンエラー検出回路 | |
| JP2003347912A (ja) | 電源ノイズ検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |