JPH01316459A - In-line sputtering device and method - Google Patents
In-line sputtering device and methodInfo
- Publication number
- JPH01316459A JPH01316459A JP14779088A JP14779088A JPH01316459A JP H01316459 A JPH01316459 A JP H01316459A JP 14779088 A JP14779088 A JP 14779088A JP 14779088 A JP14779088 A JP 14779088A JP H01316459 A JPH01316459 A JP H01316459A
- Authority
- JP
- Japan
- Prior art keywords
- target
- chip component
- sputtering apparatus
- line sputtering
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title description 3
- 239000002184 metal Substances 0.000 claims abstract description 17
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000032258 transport Effects 0.000 description 15
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、外部電極が形成されるべき底面と側面（外部
電極形成面）とを除いてマスクされたチップ部品の前記
外部電極形成面に対してスパッタリング（堆積付着）を
するインラインスパッタリング装置およびその方法に関
する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention is directed to a masked external electrode forming surface of a chip component excluding the bottom surface and side surfaces (external electrode forming surface) on which external electrodes are to be formed. The present invention relates to an in-line sputtering apparatus and method for performing sputtering (deposition deposition) on an in-line sputtering apparatus.
（従来の技術）
第５図は上記チップ部品の側面図である。第５図に示さ
れるチップ部品２は、その底面と側面とのそれぞれにお
ける外部電極形成面に外部電極４が一体に形成されてい
る。このような外部電極４を有するチップ部品２はプリ
ント基板の配線パターン上にその底面を向けて載置され
るとともに、半田でもってその配線パターン上にその外
部電極４が固定されて使用されるものである。(Prior Art) FIG. 5 is a side view of the above chip component. In the chip component 2 shown in FIG. 5, external electrodes 4 are integrally formed on external electrode forming surfaces on each of the bottom and side surfaces thereof. The chip component 2 having such an external electrode 4 is placed on a wiring pattern of a printed circuit board with its bottom surface facing, and the external electrode 4 is fixed onto the wiring pattern with solder. It is.
このような外部電極４を有するチップ部品２において、
その外部電極４を形成する１つの装置として従来からイ
ンラインスパッタリング装置が使用されている。In the chip component 2 having such an external electrode 4,
An in-line sputtering device has conventionally been used as one device for forming the external electrode 4.
第６図および第７図はそのインラインスパッタリング装
置の説明に供する図であり、第６図はチップ部品を搭載
する搭載ワークの一部概略構成を示すものであり、第７
図は第６図のチップ部品を搭載した搭載ワークを順次に
搬送するとともに、その搭載ワーク内の各チップ部品に
スパッタリングをするインラインスパッタリング装置の
概略構成を示すものである。第６図において、６はその
チップ部品２に対応した凹部８．・・・を複数有するチ
ップ部品搭載ワークであり、その搭載ワーク６は、チッ
プ部品２の底面における外部電極４の形成面を除く面に
対応した複数のマスク１０．・・・を上記の凹部８．・
・・と同じ位置に対応して持つ覆い体１２で覆われる。6 and 7 are diagrams for explaining the in-line sputtering apparatus, and FIG. 6 shows a partial schematic configuration of a mounting workpiece on which chip components are mounted, and FIG.
This figure shows a schematic configuration of an in-line sputtering apparatus that sequentially transports the mounted workpieces on which the chip components shown in FIG. 6 are mounted and sputters each chip component in the mounted workpieces. In FIG. 6, reference numeral 6 indicates a recess 8 corresponding to the chip component 2. The mounting work 6 has a plurality of masks 10 . . . . in the recessed portion 8.・
It is covered with a covering body 12 that corresponds to the same position as .
したがって、搭載ワーク６、・・・の凹部８．・・・に
収納され、その覆い体１２で覆われたチップ部品２．・
・・は外部電極形成面１４が露出させられた状態で第７
図のインラインスパッタリング装置におけるスパッタチ
ャンバ内を搬送されることになる。第７図に示されるイ
ンラインスパッタリング装置１６は、第６図の搭載ワー
クを多数ストックしているロードストッカ１８と、ロー
ドストッカ１８から順次に送り込まれてくる搭載ワーク
６、・・・を適当なタイミング速度で平行（図で左右方
向）に搬送する搬送路２０と、その搬送路２０の下方の
適所に配置されて各搭載ワーク６内それぞれのチップ部
品２の外部電極形成面１４に金属原子を堆積付着させる
２個のターゲット２２とを含むスパッタチャンバ２４と
、スパッタリングにより各チップ部品に対する外部電極
の形成が終了した各搭載ワーク６が順次に送り出されて
くるアンローダストッカ２６とを具備している。Therefore, the recesses 8. of the mounted workpieces 6, . . . and covered with the cover body 12. Chip components 2.・
. . . indicates the seventh state with the external electrode forming surface 14 exposed.
It will be transported inside the sputter chamber in the in-line sputtering apparatus shown in the figure. The inline sputtering device 16 shown in FIG. 7 has a load stocker 18 stocked with a large number of the workpieces shown in FIG. A conveyance path 20 that is conveyed in parallel (in the left-right direction in the figure) at a high speed, and metal atoms are deposited on the external electrode forming surface 14 of each chip component 2 in each mounted work 6 by being placed at an appropriate position below the conveyance path 20. It is equipped with a sputter chamber 24 containing two targets 22 to be deposited, and an unloader stocker 26 to which each mounting work 6, on which external electrodes have been formed for each chip component by sputtering, is sequentially delivered.
（発明が解決しようとす、る課題）
上記のインラインスパッタリング装置Ｗ１６を用いてチ
ップ部品２の外部電極形成面１４に対してターゲット２
２から飛び出させた金属原子を堆積付着させる場合、各
チップ部品２は、その外部電極形成面１４の内の底面が
ターゲット２２に対して相対向した状態で搬送されるの
で、その底面に対しては金属原子が所定の膜厚（底面の
外部電極膜厚）で堆積されるのであるが、その側面はタ
ーゲット２２に対して直角に対向した状態で搬送される
ため、その側面に堆積する金属原子の膜厚（側面の外部
電極膜厚）は一般的にその底面のそれの数分の１以下程
度にしかならないことが指摘されていた。(Problem to be Solved by the Invention) Using the above-mentioned inline sputtering apparatus W16, the target 2 is sputtered onto the external electrode forming surface 14 of the chip component 2.
When metal atoms ejected from the target 22 are deposited, each chip component 2 is transported with the bottom surface of its external electrode forming surface 14 facing the target 22. Metal atoms are deposited to a predetermined film thickness (thickness of the external electrode on the bottom surface), but since the side surface of the target 22 is transported with its side facing perpendicularly to the target 22, the metal atoms deposited on that side surface are It has been pointed out that the film thickness (external electrode film thickness on the side surface) is generally only a fraction of that on the bottom surface.
本発明は、上記課題に鑑みてなされたものであって、各
チップ部品におけるその側面の外部電極膜厚を、その“
底面の外部電極膜厚と同じかあるいはそれの数分の１以
上の程度にすることを可能にするインラインスパッタリ
ング装置およびその方法を提供することを目的としてい
る。The present invention has been made in view of the above-mentioned problems, and it is possible to determine the external electrode film thickness on the side surface of each chip component.
It is an object of the present invention to provide an in-line sputtering device and a method thereof that can make it possible to make the thickness of the external electrode film on the bottom surface the same as or more than a fraction thereof.
（課題を解決するための手段およびその作用）上記目的
を達成するために、本発明のインラインスパッタリング
装置においては、スパッタチャンバと、外部電極が形成
されるべき底面と側面とを除いてマスクされたチップ部
品を搭載した搭載ワークおよびその搭載ワークを搬送す
る搬送路を含み、その搬送路により前記搭載ワークを前
記スパッタチャンバ内において一方向から他方向へと搬
送する搬送手段と、前記スパッタチャンバ内の適所にお
いて前記チップ部品の底面と対向配置されたターゲット
とを有するインラインスパッタリング装置において、前
記搬送手段は、前記ターゲット付近におけるチップ部品
の底面を前記ターゲット面に対して所定角度だけ傾斜さ
せた状態で、その搭載ワークを搬送するように構成され
ている。(Means for Solving the Problems and Their Effects) In order to achieve the above object, in the in-line sputtering apparatus of the present invention, the sputtering chamber is masked except for the bottom and side surfaces on which external electrodes are to be formed. a transport means including a mounted workpiece having a chip component mounted thereon and a transport path for transporting the mounted workpiece, and transporting the mounted workpiece from one direction to the other direction within the sputter chamber by the transport path; In an in-line sputtering apparatus having a target disposed opposite to the bottom surface of the chip component at a proper location, the conveying means may tilt the bottom surface of the chip component near the target by a predetermined angle with respect to the target surface; It is configured to transport the loaded workpiece.
上記の構成によれば、ターゲット付近においてチップ部
品の搬送手段がターゲット面に対して所定角度だけ傾斜
されるから、その搬送手段により搬送されるチップ部品
の底面はターゲット面に対して所定角度だけ傾斜させら
れた状態となり、その結果、そのターゲットからの金属
原子は容易にその側面に堆積付着させられることになる
。According to the above configuration, since the chip component transport means is tilted at a predetermined angle with respect to the target surface near the target, the bottom surface of the chip component transported by the transport means is tilted at a predetermined angle with respect to the target surface. As a result, metal atoms from the target are easily deposited on its sides.
また、本発明の他のインラインスパッタリング装置にお
いては、そのターゲットを、前記チップ部品の搬送方向
に対して所定角度だけ傾斜させて配置したから、上記と
同様にしてチップ部品の側面にターゲットからの金属原
子を容易に堆積付着させることが可能である。In addition, in another in-line sputtering apparatus of the present invention, the target is arranged at a predetermined angle with respect to the transport direction of the chip component, so that metal from the target is applied to the side surface of the chip component in the same way as above. Atoms can be deposited easily.
本発明のインラインスパッタリング方法においては、外
部電極が形成されるべき底面と側面とを除いてマスクさ
れたチップ部品を搭載した搭載ワークを搬送路によりス
パッタチャンバ内において一方向から他方向へと搬送し
、そのスパッタチャンバ内において前記チップ部品の底
面に対向配置したターゲットから飛び出された金属原子
を、そのチップ部品における外部電極が形成されるべき
底面と側面とに所定の膜厚に堆積させるインラインスパ
ッタリング方法において、前記チップ部品の搬送角度ま
たは前記ターゲットの配置角度の少なくとも一方を規制
することにより、少なくとも前記ターゲット付近におい
ての前記チップ部品の底面を、前記ターゲット面に対し
て相対的に所定角度だけ傾斜させる。In the in-line sputtering method of the present invention, a workpiece mounted with a chip component that is masked except for the bottom and side surfaces on which external electrodes are to be formed is transported from one direction to the other within a sputtering chamber by a transport path. , an in-line sputtering method in which metal atoms ejected from a target placed opposite the bottom surface of the chip component in the sputter chamber are deposited to a predetermined thickness on the bottom and side surfaces of the chip component where external electrodes are to be formed. By regulating at least one of the conveyance angle of the chip component or the arrangement angle of the target, the bottom surface of the chip component at least near the target is inclined by a predetermined angle relative to the target surface. .
このようにチップ部品の搬送角度またはターゲットの配
置角度の少なくとも一方を規制することにより、そのチ
ップ部品の底面をターゲット面に対して相対的に傾斜さ
せてそのチップ部品を搬送させたから、ターゲットから
飛び出された金属原子がチップ部品の側面に堆積付着さ
せやすい。By regulating at least one of the conveyance angle of the chip component or the arrangement angle of the target, the bottom surface of the chip component is inclined relative to the target surface and the chip component is conveyed, so that it does not fly out from the target. metal atoms tend to deposit on the side surfaces of chip components.
（実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明の実施例に係るインラインスパッタリン
グ装置の要部の縦断面図である。第１図において、従来
例に係る第５図ないし第７図に示した符号と同一の符号
は、その符号が示す部品、部分等と同様のものを示して
おり、特にことわらない限り、本実施例と従来例とは基
本的には同様の構成を有している。FIG. 1 is a longitudinal cross-sectional view of a main part of an in-line sputtering apparatus according to an embodiment of the present invention. In FIG. 1, the same reference numerals as those shown in FIGS. 5 to 7 related to the conventional example indicate the same parts, parts, etc. indicated by the reference numerals, and unless otherwise specified, the same reference numerals as those shown in FIGS. The embodiment and the conventional example basically have the same configuration.
すなわち、本実施例のインラインスパッタリング装置３
０は、スパッタチャンバ２４と、外部電極が形成される
べき底面と側面とを除いてマスクされた多数のチップ部
品を搭載した複数の搭載ワーク６、・・・と、この搭載
ワーク６、・・・をスパッタチャンバ２４内において図
で左方向から右方向へと搬送する搬送路２０とを具備し
ている。この搭載ワーク６、・・・と搬送路２０とで本
発明に言う搬送手段を構成している。本実施例のインラ
インスパッタリング装置３０はまた、スパッタチャンバ
２４内の適所において搭載ワーク６、・・・内のチップ
部品の底面に対向配置されたターゲット２２を有してい
る。That is, the in-line sputtering apparatus 3 of this embodiment
0 shows a sputtering chamber 24, a plurality of mounted workpieces 6, on which are mounted a large number of chip components that are masked except for the bottom and side surfaces on which external electrodes are to be formed, and the mounted works 6,... and a transport path 20 for transporting the sputtering material from the left to the right in the sputtering chamber 24. The loaded works 6, . . . and the conveyance path 20 constitute a conveyance means according to the present invention. The in-line sputtering apparatus 30 of this embodiment also has a target 22 placed at a suitable location within the sputtering chamber 24 to face the bottom surface of the chip component in the mounted work 6, . . . .
上記基本構成において、本実施例の搬送路２０で搬送さ
れる搭載ワーク６、・・・は、少なくともターゲット２
２付近において、搭載したチップ部品の底面がそのター
ゲット面に対して所定角度（α）だけ傾斜した状態とな
るようにしてそのチップ部品２を搭載している。したが
って、この構成では、搭載ワーク６、・・・に搭載され
ているチップ部品は、ターゲット２２付近でその搭載ワ
ーク６、・・・と共にターゲット２２面に対して所定角
度αだけ傾斜することになるから、そのターゲット２２
からの金属原子はそのチップ部品の側面に対して容易に
堆積させられることになる。In the above basic configuration, the mounted workpieces 6, .
2, the chip component 2 is mounted such that the bottom surface of the mounted chip component is inclined by a predetermined angle (α) with respect to the target surface. Therefore, in this configuration, the chip components mounted on the mounted workpieces 6, . From that target 22
Metal atoms from the substrate will be easily deposited on the sides of the chip component.
第２図は本発明の他の実施例に係るインラインスパッタ
リング装置の要部の縦断面図である。第２図に示された
インラインスパッタリング装置３２゛において特徴とす
る構成は、搬送路２０がターゲット２２付近において所
定角度（α）だけ傾斜されていることである。搬送路２
０が所定角度（α）だけ傾斜させられていることにより
、第１図と同様にしてターゲット２２からの金属原子は
そのチップ部品の側面に対して容易に堆積させられるこ
とになる。FIG. 2 is a longitudinal cross-sectional view of a main part of an in-line sputtering apparatus according to another embodiment of the present invention. A characteristic feature of the in-line sputtering apparatus 32' shown in FIG. 2 is that the conveyance path 20 is inclined by a predetermined angle (α) near the target 22. Conveyance path 2
0 is tilted by a predetermined angle (α), metal atoms from the target 22 are easily deposited on the sides of the chip component, similar to FIG.
第３図は本発明のさらに他の実施例に係るインラインス
パッタリング装置の縦断面図である。第３図に示された
インラインスパッタリング装置３４において特徴とする
構成は、搬送路２０は搭載ワーク６、・・・を図中で左
右の水平方向に搬送するのであるが、その搬送方向に沿
って並置された２個のターゲット２２のそれぞれがその
水平方向に対して所定角度（α）〔ただし、図で左側の
ターゲット２２は水平位置から時計方向に所定角度（α
）、右側のターゲット２２は水平位置から反時計方向に
所定角度（α）〕だけ傾斜させられている。FIG. 3 is a longitudinal sectional view of an in-line sputtering apparatus according to still another embodiment of the present invention. The characteristic configuration of the in-line sputtering apparatus 34 shown in FIG. 3 is that the conveyance path 20 conveys the mounted workpieces 6, . Each of the two juxtaposed targets 22 is at a predetermined angle (α) with respect to the horizontal direction [However, the target 22 on the left in the figure is at a predetermined angle (α
), the right target 22 is tilted counterclockwise by a predetermined angle (α)] from the horizontal position.
各ターゲット２２がそのように傾斜させられていること
により、搭載ワーク６、・・・に搭載されて（するチッ
プ部品の側面にはターゲット２２からの金属原子が容易
に堆積させられることになる。Since each target 22 is tilted in this manner, metal atoms from the target 22 are easily deposited on the side surfaces of the chip components mounted on the mounting work 6, . . . .
第４図は本発明のさらにまた他の実施例に係るインライ
ンスパッタリング装置の横断面図である。FIG. 4 is a cross-sectional view of an in-line sputtering apparatus according to still another embodiment of the present invention.
第４図のインラインスパッタリング装置３６で特徴とす
る構成は、ターゲット２２が搬送路２０の搬送方向（た
だし、紙面を表から裏へ貫通する方向）の両側に対向配
置され、かつ、図で左側のターゲット２２は水平位置か
ら時計方向に所定角度（α）、図で右側のターゲット２
２は水平位置から反時計方向に所定角度（α）、それぞ
れ傾斜されている。３８は両側のターゲット２２どうし
の干渉を防止するために配置された干渉防止板である。The in-line sputtering apparatus 36 shown in FIG. 4 has a configuration in which the targets 22 are arranged opposite to each other on both sides of the transport path 20 in the transport direction (the direction that passes through the page from the front to the back), and Target 22 is set at a predetermined angle (α) clockwise from the horizontal position, target 2 on the right side in the figure.
2 are each tilted at a predetermined angle (α) counterclockwise from the horizontal position. Reference numeral 38 denotes an interference prevention plate arranged to prevent interference between the targets 22 on both sides.
この構成において、搭載ワーク６、・・・に搭載するチ
ップ部品２の側面が第４図の左右の側に向くようにその
搭載ワーク６、・・・に搭載した場合は、そのチップ部
品の側面には左右のターゲット２２からの金属原子が容
易に堆積させられることになる。In this configuration, if the chip parts 2 are mounted on the workpieces 6, . . . so that the side surfaces of the chip components 2 face the left and right sides in FIG. Metal atoms from the left and right targets 22 are easily deposited on the target 22 .
上記の装置を用いてのインラインスパッタリング方法は
、外部電極が形成されるべき底面と側面とを除いてマス
クされたチップ部品を搭載ワーク６、・・・に搭載して
スパッタチャンバ２４内を図で左方向から右方向へと搬
送し、そのスパッタチャンバ２４内においてチップ部品
の底面に対向配置したターゲット２２から飛び出された
金属原子を、そのチップ部品における外部電極が形成さ
れるべき底面と側面とに所定の膜厚に堆積させるにあた
って、少なくともターゲット２２付近においての前記チ
ップ部品の搬送角度またはターゲット２２の面との相対
角度を図中のαに規制し、これにより、スパッタリング
時におけるチップ部品の底面とターゲット２２の面との
なす角度を所定角度（α）にする。In the in-line sputtering method using the above-mentioned apparatus, a chip component, which is masked except for the bottom and side surfaces on which external electrodes are to be formed, is mounted on a mounting workpiece 6, and the interior of the sputtering chamber 24 is shown in the diagram. The metal atoms ejected from the target 22, which is conveyed from the left to the right and placed opposite the bottom surface of the chip component in the sputtering chamber 24, are applied to the bottom and side surfaces of the chip component where external electrodes are to be formed. When depositing a film to a predetermined thickness, the conveyance angle of the chip component at least in the vicinity of the target 22 or the relative angle with the surface of the target 22 is regulated to α in the figure. The angle formed with the surface of the target 22 is set to a predetermined angle (α).
なお、上記の所定角度（α）としては、４５゜が効果的
であるが、必ずしも４５°に限られるものではなく、９
０″以下であれば、例えば２〜３０であっても、その他
の角度であってもよい。Although 45° is effective as the above-mentioned predetermined angle (α), it is not necessarily limited to 45°;
For example, the angle may be 2 to 30 or any other angle as long as it is 0'' or less.
（発明の効果）
以上説明したことから明らかなように本発明によれば、
搬送手段により、少なくとも前記ターゲット付近におい
ての前記チップ部品を前記ターゲット面に対して所定角
度だけ傾斜させて搬送することにより、スパッタリング
時におけるチップ部品の底面がターゲット面に対して傾
斜するように構成したから、ターゲット付近において、
その搬送手段により搬送されるチップ部品の側面に、そ
のターゲットからの金属原子を容易に堆積付着させるこ
とができ、その側面における外部電極の膜厚をその底面
におけるそれと同程度にすることが可能になる。また、
本発明の他の装置によれば、搬送手段でチップ部品の底
面を傾斜させる代わりに、ターゲットの方を傾斜配置さ
せたから、この場合も、上記と同様にしてチップ部品の
細面への金属原子の堆積による外部電極の膜厚を、その
底面のそれと同程度にすることが可能である。(Effects of the Invention) As is clear from the above explanation, according to the present invention,
The chip component is transported at least in the vicinity of the target by a transport means while being inclined at a predetermined angle with respect to the target surface, so that the bottom surface of the chip component is inclined with respect to the target surface during sputtering. From, near the target,
Metal atoms from the target can be easily deposited on the side surface of the chip component transported by the transport means, and the thickness of the external electrode on the side surface can be made comparable to that on the bottom surface. Become. Also,
According to another device of the present invention, instead of tilting the bottom surface of the chip component using the conveying means, the target is arranged at an angle, so that in this case as well, metal atoms are transferred to the thin surface of the chip component in the same manner as described above. It is possible to make the thickness of the external electrode by deposition comparable to that of its bottom surface.
第１図ないし第４図は本発明に係り、第１図は本発明の
一実施例に係るインラインスパッタリング装置の要部の
縦断面図、第２図は他の実施例に係るインラインスパッ
タリング装置の要部の縦断面図、第３図はさらに他の実
施例に係るインラインスパッタリング装置の要部の縦断
面図、第４図はさらにまた他の実施例に係るインライン
スパッタリング装置の要部の横断面図である。
第５図はチップ部品の側面図、第６図は第５図のチップ
部品を搭載する搭載ワークの概略断面図、第７図は従来
例に係るインラインスパッタリング装置の全体の概略断
面図である。
２・・・チップ部品、４・・・外部電極、６・・・搭載
ワーク、２０・・・搬送路、２２・・・ターゲット、２
４・・・スパッタチャンバ、３０〜３６・・・インライ
ンスパッタリング装置。
第１図
第２図1 to 4 relate to the present invention, FIG. 1 is a vertical cross-sectional view of a main part of an in-line sputtering apparatus according to one embodiment of the present invention, and FIG. 2 is a longitudinal sectional view of an in-line sputtering apparatus according to another embodiment. FIG. 3 is a vertical cross-sectional view of the main parts of an in-line sputtering apparatus according to yet another embodiment, and FIG. 4 is a cross-sectional view of the main parts of the in-line sputtering apparatus according to still another embodiment. It is a diagram. 5 is a side view of a chip component, FIG. 6 is a schematic cross-sectional view of a mounting workpiece on which the chip component of FIG. 5 is mounted, and FIG. 7 is a schematic cross-sectional view of the entire in-line sputtering apparatus according to a conventional example. 2... Chip component, 4... External electrode, 6... Mounted workpiece, 20... Transport path, 22... Target, 2
4... Sputter chamber, 30-36... In-line sputtering device. Figure 1 Figure 2
Claims (3)
されたチップ部品を搭載した搭載ワークおよびその搭載
ワークを搬送する搬送路を含み、その搬送路により前記
搭載ワークを前記スパッタチャンバ内において一方向か
ら他方向へと搬送する搬送手段と、 前記スパッタチャンバ内の適所において前記チップ部品
の底面と対向配置されたターゲットとを有するインライ
ンスパッタリング装置において、前記搬送手段は、前記
ターゲット付近におけるチップ部品の底面を前記ターゲ
ット面に対して所定角度だけ傾斜させた状態で、その搭
載ワークを搬送するように構成されていることを特徴と
するインラインスパッタリング装置。(1) It includes a sputtering chamber, a mounted workpiece mounted with a masked chip component except for the bottom and side surfaces on which external electrodes are to be formed, and a transport path for transporting the mounted workpiece, and the transport path allows the mounted workpiece to be In an in-line sputtering apparatus, the in-line sputtering apparatus includes: a conveyance means for conveying the chips from one direction to the other within the sputter chamber; and a target disposed at a proper position within the sputter chamber to face the bottom surface of the chip component; An in-line sputtering apparatus characterized in that the in-line sputtering apparatus is configured to transport the mounted workpiece in a state where the bottom surface of the chip component near the target is inclined by a predetermined angle with respect to the target surface.
されたチップ部品を搭載する搭載ワークおよびその搭載
ワークを搬送する搬送路を含み、その搬送路により前記
搭載ワークを前記スパッタチャンバ内において一方向か
ら他方向へと搬送する搬送手段と、 前記スパッタチャンバ内の適所において前記チップ部品
の底面と対向配置されたターゲットとを有するインライ
ンスパッタリング装置において、前記ターゲットは、前
記チップ部品の搬送方向に対して所定角度だけ傾斜され
て配置されていることを特徴とするインラインスパッタ
リング装置。(2) A sputtering chamber, a mounting workpiece on which a masked chip component is mounted except for the bottom and side surfaces on which external electrodes are to be formed, and a transport path for transporting the mounted workpiece; In an in-line sputtering apparatus, the in-line sputtering apparatus includes: a conveying means for transporting the chip component from one direction to the other within the sputter chamber; and a target disposed facing the bottom surface of the chip component at a proper location within the sputter chamber; An in-line sputtering apparatus characterized in that the in-line sputtering apparatus is arranged at a predetermined angle with respect to the transport direction of chip components.
マスクされたチップ部品を搭載した搭載ワークを搬送路
によりスパッタチャンバ内において一方向から他方向へ
と搬送し、そのスパッタチャンバ内において前記チップ
部品の底面に対向配置したターゲットから飛び出された
金属原子を、そのチップ部品における外部電極が形成さ
れるべき底面と側面とに所定の膜厚に堆積させるインラ
インスパッタリング方法において、 前記チップ部品の搬送角度または前記ターゲットの配置
角度の少なくとも一方を規制することにより、少なくと
も前記ターゲット付近においての前記チップ部品の底面
を、前記ターゲット面に対して相対的に所定角度だけ傾
斜させることを特徴とするインラインスパッタリング方
法。(3) A mounted workpiece carrying chip components masked except for the bottom and side surfaces on which external electrodes are to be formed is transported from one direction to the other within a sputtering chamber by a transport path, and An in-line sputtering method in which metal atoms ejected from a target placed opposite to the bottom surface of the chip component are deposited to a predetermined thickness on the bottom surface and side surfaces of the chip component where external electrodes are to be formed. In-line processing, characterized in that the bottom surface of the chip component at least in the vicinity of the target is inclined by a predetermined angle relative to the target surface by regulating at least one of the conveyance angle or the arrangement angle of the target. Sputtering method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14779088A JPH01316459A (en) | 1988-06-15 | 1988-06-15 | In-line sputtering device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14779088A JPH01316459A (en) | 1988-06-15 | 1988-06-15 | In-line sputtering device and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01316459A true JPH01316459A (en) | 1989-12-21 |
Family
ID=15438263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14779088A Pending JPH01316459A (en) | 1988-06-15 | 1988-06-15 | In-line sputtering device and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01316459A (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5658439A (en) * | 1994-10-11 | 1997-08-19 | Buerkle; Roland | Process and apparatus for applying orienting layers to a substrate for alignment of liquid crystal molecules |
| WO2001091196A1 (en) * | 2000-05-23 | 2001-11-29 | Toyoda Gosei Co., Ltd. | Group iii nitride compound semiconductor light-emitting device and method for producing the same |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| JP2006253724A (en) * | 2006-06-07 | 2006-09-21 | Toyoda Gosei Co Ltd | Iii-group nitride compound semiconductor light emitting element |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| JP2020010034A (en) * | 2018-07-11 | 2020-01-16 | テトス カンパニー，リミテッド | Wiring formation method of substrate lateral face part |
-
1988
- 1988-06-15 JP JP14779088A patent/JPH01316459A/en active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5658439A (en) * | 1994-10-11 | 1997-08-19 | Buerkle; Roland | Process and apparatus for applying orienting layers to a substrate for alignment of liquid crystal molecules |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6861281B2 (en) | 2000-05-23 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor light-emitting device and method for producing the same |
| JP2001332762A (en) * | 2000-05-23 | 2001-11-30 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor light emitting device and its manufacturing method |
| WO2001091196A1 (en) * | 2000-05-23 | 2001-11-29 | Toyoda Gosei Co., Ltd. | Group iii nitride compound semiconductor light-emitting device and method for producing the same |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| JP2006253724A (en) * | 2006-06-07 | 2006-09-21 | Toyoda Gosei Co Ltd | Iii-group nitride compound semiconductor light emitting element |
| JP2020010034A (en) * | 2018-07-11 | 2020-01-16 | テトス カンパニー，リミテッド | Wiring formation method of substrate lateral face part |
| CN110719699A (en) * | 2018-07-11 | 2020-01-21 | 股份有限会社太特思 | Method of forming wiring on side portion of substrate |
| CN110719699B (en) * | 2018-07-11 | 2022-09-23 | 股份有限会社太特思 | Method of forming wiring on side portion of substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01316459A (en) | In-line sputtering device and method | |
| KR960035782A (en) | Inline type film forming device | |
| US4416759A (en) | Sputter system incorporating an improved blocking shield for contouring the thickness of sputter coated layers | |
| JPH06127609A (en) | Processing device | |
| KR880012790A (en) | Parts transportation and coating method and device | |
| CA2483260A1 (en) | Sputter coating apparatus including ion beam source(s), and corresponding method | |
| KR960031642A (en) | Multichamber sputtering device | |
| EP0302684A3 (en) | Thin film deposition process | |
| WO1998049375A3 (en) | Device for electrolytic treatment of plate-shaped articles and method for electronic shielding of edge areas of articles during electrolytic treatment | |
| JPH03122274A (en) | Production of thin film and device thereof | |
| AU1897883A (en) | Glow discharge deposition apparatus | |
| JP3652023B2 (en) | Electronic component mounting equipment | |
| GB2111085A (en) | Asymmetrically contouring the thickness of sputter coated layers e g prior to etching | |
| JPS59170270A (en) | Apparatus for forming film | |
| JP3362487B2 (en) | Substrate transfer device, exposure device, and exposure method | |
| CN110965029B (en) | Apparatus for depositing a metal film on the surface of a three-dimensional object | |
| JPH08255757A (en) | Manufacture of semiconductor device | |
| CN219513078U (en) | Bearing device and operating system | |
| JP6401084B2 (en) | Substrate processing equipment | |
| JPH08196894A (en) | Constitution for reducing size and cost of vacuum device and form of transporting material | |
| JP6947569B2 (en) | Sputtering equipment | |
| JPH0159354B2 (en) | ||
| JP2003113467A5 (en) | ||
| JPH08159662A (en) | Jig for setting workpieces | |
| JPH07145480A (en) | Sputtering device and film forming method using the same |