JPH01307856A - Data processing system - Google Patents

Data processing system

Info

Publication number
JPH01307856A
JPH01307856A JP13986288A JP13986288A JPH01307856A JP H01307856 A JPH01307856 A JP H01307856A JP 13986288 A JP13986288 A JP 13986288A JP 13986288 A JP13986288 A JP 13986288A JP H01307856 A JPH01307856 A JP H01307856A
Authority
JP
Japan
Prior art keywords
access
access path
ipl
unit
initial program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13986288A
Other languages
Japanese (ja)
Inventor
Masami Saito
斉藤 真美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13986288A priority Critical patent/JPH01307856A/en
Publication of JPH01307856A publication Critical patent/JPH01307856A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

PURPOSE:To perform the initial program load (IPL) processing through an effective access bus by adding a valid bit setting and holding part and a valid bit reset part. CONSTITUTION:When an operator requests the IPL processing, a V bit setting and holding part 32 in a service processor 3 discriminates whether all V bits are reset or not. If any V bit is set, the holding part 32 reports the set V bit to an IPL indicating part 31. A central processing unit 2 performs the IFL processing in accordance with the indication of the indicating part 31. When the IPL processing is not normally terminated, a reset reporting part 21 regards the access, which is executed through an access bus 51 as the access bus indicated by the indicating part 31, as invalid. A V bit reset part 33 resets the V bit corresponding to the bus 51.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は2重化されているシステム常駐ボリュームと、
システム常駐ボリューム毎に2重化されているアクセス
パスと、初期プログラムロード(以降IPLと記す)の
指示をする初期プログラムロード指示部(以降IPL指
示部と記す)と、IPL指示部により指示されたアクセ
スパスを介してシステム常駐ボリュームをアクセスし、
初期プログラムロード処理(以降IPL処理と記す)を
行う中央処理装置とを有するデータ処理システムに関す
る。 〔従来の技術〕 第3図はこの種のデータ処理システムの従来例を示すブ
ロック図である。 データ処理システム1aは、中央処理装置2aと、IP
L指示部31を有するサービスプロセッサ3aと、2重
化された磁気ディスク装置11.12と、ディスク制御
装置41.42とから構成されている。 磁気ディスク装置11は、アクセスパス51を介してデ
ィスク制御装置41に、また、アクセスパス53を介し
てディスク制御装置42に接続されている。磁気ディス
ク装置12は、アクセスパス52を介してディスク制御
装置41に、また、アクセスパス54を介してディスク
制御装置42に接続されている。そして、磁気ディスク
装置11.12には同等なシステム常駐ボリュームがマ
ウントされている。 中央処理装置2aは、ディスク制御装置41.42に接
続されている。 サービスプロセッサ3aに設けられているIPL指示部
31はIPL処理を行うために必要な情報および指示を
中央処理装置2aに与える。 次に、このデータ処理システム1aのIPL処理を説明
する。 操作者がサービスプロセッサ3aに設けられているIP
Lボタン(不図示)を操作することによりIPL処理を
要求すると、IPL指示部31が起動する。起動したI
PL指示部31は、サービスプロセッサ3aに設けられ
ているパス指定ボタン(不図示)から、アクセスパス5
1.52.53.54のうちどれが指定されているかを
読取る。ここで、例えばアクセスパス51が指定されて
いると、アクセスパス51を介して接続されている磁気
ディスク装置11のシステム常駐ボリュームをアクセス
するように中央処理装置2aに指示する。中央処理装置
2aは、IPL指示部31からの指示に従ってディスク
制御装置41、アクセスパス51を介して、磁気ディス
ク装置11のシステム常駐ボリュームをアクセスし、I
PL処理を行う。 〔発明が解決しようとする課題〕 上述した従来のデータ処理システムは、例えばアクセス
パス51に障害があると、アクセスパス51を修理する
か、または操作者がサービスプロセッサ3aのパス指定
ボタンを操作してアクセスパスの指定を変更しないかぎ
り、中央処理装置2aは磁気ディスク装置11のシステ
ム常駐ボリュームをアクセスし、IPL処理を行うこと
ができないという欠点がある。 〔課題を解決するための手段〕 本発明のデータ処理システムは、 指示された初期プログラムロードが正常に終了しなかっ
た場合、初期プログラムロード指示部により指示された
アクセスパスを介してしたアクセスを無効とみなすリセ
ット通知部と、 前記リセット通知部がアクセスを無効とみなしていない
ときは、無効とみなされていない各アクセスパスに対応
して有効ビットをセットし、前記初期プログラムロード
指示部がアクセスパスを指示する際に、有効ビットがセ
ットされているアクセスパスの中のいずれかのアクセス
パスを選択して、選択したアクセスパスな前記初期プロ
グラムロード指示部に指示させる有効ビット設定保持部
と、 前記リセット通知部がアクセスを無効とみなしたときは
、無効とみなしたアクセスに用いられたアクセスパスに
対応する有効ビットを前記有効ビット設定保持部にリセ
ットさせる有効ビットリセット部とを有している。 〔作用〕 各アクセスパスな介してするアクセスが無効とみなされ
ていないときは、アクセスパスが有効であることを示す
有効ビットをセットし、有効ビットがセットされたアク
セスパスな介してIPL処理を行い、各アクセスパスを
介してするアクセスが無効とみなされたときは、有効ビ
ットをリセットするので、すべてのアクセスパスに障害
がないかぎり、アクセスパスな修理することも、また操
作者の操作によりアクセスパスの指定を変更することも
なしに、有効であるアクセスパスを介してIPLを行う
ことができる。 〔実施例1 次に、本発明の実施例について図面を参照して説明する
。 第1図は本発明のデータ処理システムの一実施例を示す
ブロック図、第2図は本実施例の動作を示すフローチャ
ートである。 データ処理システムlは、中央処理装置2と、IPL指
示指示部上1効ビット設定保持部(以降Vビット設定保
持部と記す)32と有効ビットリセット部(以降vビラ
トリセラト部と記す)33とを有するサービスプロセッ
サ3と、磁気ディスク装置11.12と、ディスク制御
装置41.42とから構成されている。 磁気ディスク装置11.12、ディスク制御装置41.
42、アクセスパス51.52.53.54およびIP
L指示指示部上1それぞれ第3図の従来例に用いられて
いるものと同じものである。 中央処理装置2は、ディスク制御装置41.42に接続
されている。また、中央処理装置2は、IPLが正常に
終了しなかった場合にIPL指示指示部上1り指示され
たアクセスパスを介してしたアクセスを無効とみなすリ
セット通知部21を含んでいる。 ■ビット設定保持部32は、アクセスパス51.52.
53.54を介して中央処理装置2がする磁気ディスク
装置11.12へのアクセスが有効とみなされていると
きは、”Valid bit”といわれる有効ビット(
以降Vビットと記す)をアクセスパス51.52.53
.54にそれぞれ対応してセットし、セ、ツトしたVビ
ットをIPL指示指示部上1知する。Vビットクセ98
部33は、IPL処理が正常終了しなかった場合にリセ
ット通知部21によって無効とみなされたアクセスパス
に対応するvビットをvビット設定保持部32にリセッ
トさせる。なお、すべてのVビットは、システム生成時
、予め操作者によりセットされている。 次に、このデータ処理システム1のIPL処理を説明す
る。 操作者がサービスプロセッサ3に設けられているIPL
ボタン(不図示)を操作することによりIPL処理を要
求する(ステップ101)と、Vビット設定保持部32
はすべてのVビットがリセットされているかどうか判断
する(ステップ102)、すべてのVビットがリセット
されている場合はVビット設定保持部32はエラー処理
プログラム(不図示)に制御を渡し、IPL処理は終了
する。1つでもVビットがセットされている場合はVビ
ット設定保持部32はセットされているVビットをIP
L指示指示部上1知し、これによりIPL指示指示部上
1動する(ステップ103)。ここで、例えばアクセス
パス51に対応するVビットがセットされていると、I
PL指示指示部上1アクセスパス51を介して接続され
ている磁気ディスク装置11のシステム常駐ボリューム
をアクセスするように中央処理装置2に指示する。中央
処理装置2はIPL指示指示部上1の指示に従って磁気
ディスク装置11のシステム常駐ボリュームをアクセス
し、IPL処理を行う。IPL指示指示部上1中央処理
装置2からの通知により、IPL’処理が正常終了した
かどうかを判断する(ステップ104)、IPL処理が
正常終了した場合はIPL指示指示部上1ペレーティン
グシステム(不図示)に制御を渡し、IPL処理は終了
する。IPL処理が正常終了しなかった場合はIPL指
示指示部上1示したアクセスパスであるアクセスパス5
1を介してしたアクセスをリセット通知部21が無効と
みなす(ステップ105)、Vビットクセ98部33は
、アクセスパス51に対応するVビットをリセットしく
ステップ106)、ステップ102へ戻り、上述の処理
を繰返す。
[Industrial Application Field] The present invention has a dual system resident volume,
An access path that is duplicated for each system-resident volume, an initial program load instruction section (hereinafter referred to as IPL instruction section) that instructs initial program load (hereinafter referred to as IPL), and an access path instructed by the IPL instruction section. Access the system resident volume via the access path,
The present invention relates to a data processing system having a central processing unit that performs initial program load processing (hereinafter referred to as IPL processing). [Prior Art] FIG. 3 is a block diagram showing a conventional example of this type of data processing system. The data processing system 1a includes a central processing unit 2a and an IP
It is composed of a service processor 3a having an L instruction section 31, a duplicated magnetic disk device 11.12, and a disk control device 41.42. The magnetic disk device 11 is connected to a disk controller 41 via an access path 51 and to a disk controller 42 via an access path 53. The magnetic disk device 12 is connected to the disk controller 41 via an access path 52 and to the disk controller 42 via an access path 54. Equivalent system resident volumes are mounted on the magnetic disk devices 11 and 12. The central processing unit 2a is connected to disk controllers 41 and 42. An IPL instruction section 31 provided in the service processor 3a provides information and instructions necessary for performing IPL processing to the central processing unit 2a. Next, IPL processing of this data processing system 1a will be explained. The operator uses the IP provided in the service processor 3a.
When the IPL processing is requested by operating the L button (not shown), the IPL instruction section 31 is activated. Started I
The PL instruction unit 31 selects the access path 5 from a path designation button (not shown) provided on the service processor 3a.
Read which one of 1.52.53.54 is specified. Here, for example, if the access path 51 is specified, the central processing unit 2a is instructed to access the system resident volume of the magnetic disk device 11 connected via the access path 51. The central processing unit 2a accesses the system resident volume of the magnetic disk device 11 via the disk control device 41 and the access path 51 according to instructions from the IPL instruction section 31, and
Perform PL processing. [Problems to be Solved by the Invention] In the conventional data processing system described above, for example, when there is a failure in the access path 51, the access path 51 must be repaired or the operator must operate the path designation button of the service processor 3a. The disadvantage is that the central processing unit 2a cannot access the system resident volume of the magnetic disk device 11 and perform IPL processing unless the access path designation is changed. [Means for Solving the Problems] The data processing system of the present invention disables the access made via the access path instructed by the initial program load instruction section when the instructed initial program load is not completed normally. and a reset notification unit that deems the access to be invalid, and when the reset notification unit does not consider the access invalid, sets a valid bit corresponding to each access path that is not considered invalid, and the initial program load instruction unit sets the access path to the valid bit. a valid bit setting holding unit that selects one of the access paths for which a valid bit is set and causes the initial program load instruction unit to instruct the selected access path; The device includes a valid bit reset unit that causes the valid bit setting holding unit to reset a valid bit corresponding to the access path used for the access deemed invalid when the reset notification unit deems the access invalid. [Operation] If the access made via each access path is not considered invalid, a valid bit indicating that the access path is valid is set, and IPL processing is performed via the access path for which the valid bit is set. When the access via each access path is deemed invalid, the valid bit is reset, so as long as there are no faults in all access paths, the access path cannot be repaired, and the access path cannot be repaired by operator operation. IPL can be performed via a valid access path without changing the access path designation. [Example 1 Next, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the data processing system of the present invention, and FIG. 2 is a flowchart showing the operation of this embodiment. The data processing system 1 includes a central processing unit 2, an IPL instruction section upper effective bit setting holding section (hereinafter referred to as the V bit setting holding section) 32, and a valid bit reset section (hereinafter referred to as the v Viratricerate section) 33. The service processor 3 includes a service processor 3, a magnetic disk device 11.12, and a disk control device 41.42. Magnetic disk device 11.12, disk control device 41.
42, access path 51.52.53.54 and IP
L-instruction section 1 is the same as that used in the conventional example shown in FIG. 3. The central processing unit 2 is connected to disk controllers 41, 42. Further, the central processing unit 2 includes a reset notification unit 21 that considers the access made via the access path instructed by the IPL instruction instruction unit to be invalid if the IPL does not end normally. ■The bit setting holding unit 32 stores the access paths 51, 52.
When access to the magnetic disk device 11.12 by the central processing unit 2 via the 53.54 is considered valid, a valid bit called "Valid bit" (
(hereinafter referred to as V bit) is the access path 51.52.53
.. 54 respectively, and the set and set V bits are notified on the IPL instruction instruction section. V bit habit 98
The unit 33 causes the v bit setting holding unit 32 to reset the v bit corresponding to the access path deemed invalid by the reset notification unit 21 when the IPL processing does not end normally. Note that all the V bits are set in advance by the operator at the time of system generation. Next, IPL processing of this data processing system 1 will be explained. IPL installed in the service processor 3 by the operator
When IPL processing is requested by operating a button (not shown) (step 101), the V bit setting holding unit 32
determines whether all V bits have been reset (step 102). If all V bits have been reset, the V bit setting holding unit 32 passes control to an error handling program (not shown) and performs IPL processing. ends. If even one V bit is set, the V bit setting holding unit 32 transfers the set V bit to the IP address.
The L instruction instruction section is notified, and the IPL instruction instruction section is thereby activated (step 103). Here, for example, if the V bit corresponding to the access path 51 is set, I
The PL instruction instruction unit instructs the central processing unit 2 to access the system resident volume of the magnetic disk device 11 connected via the upper 1 access path 51. The central processing unit 2 accesses the system resident volume of the magnetic disk device 11 according to the instructions from the IPL instruction section 1 and performs the IPL process. Based on the notification from the IPL instruction section upper 1 central processing unit 2, it is determined whether the IPL' processing has ended normally (step 104). If the IPL processing has ended normally, the IPL instruction instruction section upper 1 operating system ( (not shown), and the IPL processing ends. If the IPL processing does not end normally, access path 5, which is the access path shown in IPL instruction section 1
The reset notification unit 21 considers the access made via the access path 1 to be invalid (step 105), and the V bit habit 98 unit 33 resets the V bit corresponding to the access path 51 (step 106), returns to step 102, and performs the above-mentioned process. Repeat.

【発明の効果】【Effect of the invention】

以上説明したように本発明は、各アクセスパスを介して
するアクセスが無効とみなされていないときは、アクセ
スパスが有効であることを示す有効ビットをセットし、
有効ビットがセットされたアクセスパスな介してIPL
処理を行い、各アクセスパスを介してするアクセスが無
効とみなされたときは、有効ビットをリセットすること
により、すべてのアクセスパスに障害がないかぎり、ア
クセスパスを修理することも、また操作者の操作により
アクセスパスの指定を変更することもなしに、有効であ
るアクセスパスを選んでIPLを行うことができる効果
があり、結果的にIPLが行えないことによるシステム
ダウンを減少させることができる効果がある。
As explained above, the present invention sets a valid bit indicating that the access path is valid when the access made via each access path is not considered invalid,
IPL via access path with valid bit set
When the access through each access path is deemed invalid, the operator can repair the access path by resetting the valid bit, as long as all access paths are intact. This operation has the effect of allowing you to select a valid access path and perform IPL without changing the access path designation, and as a result, system downtime due to inability to perform IPL can be reduced. effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のデータ処理システムの一実施例を示す
ブロック図、第2図は本実施例の動作を示すフローチャ
ート、第3図はデータ処理システムの従来例を示すブロ
ック図である。 1・・・データ処理システム、 2・・・中央処理装置、 3・・・サービスプロセッサ、 11.12・・・磁気ディスク装置、 21・・・リセット通知部、 31・・・IPL指示部、 32・・・Vビット設定保持部、 33・・・Vビラトリセラト部、 41.42・・・ディスク制御装置、 51.52.53.54・・・アクセスパス。
FIG. 1 is a block diagram showing an embodiment of the data processing system of the present invention, FIG. 2 is a flowchart showing the operation of this embodiment, and FIG. 3 is a block diagram showing a conventional example of the data processing system. DESCRIPTION OF SYMBOLS 1... Data processing system, 2... Central processing unit, 3... Service processor, 11.12... Magnetic disk device, 21... Reset notification section, 31... IPL instruction section, 32 . . . V bit setting holding section, 33 . . . V bit setting holding unit, 33 .

Claims (1)

【特許請求の範囲】 1、2重化されているシステム常駐ボリュームと、シス
テム常駐ボリューム毎に2重化されているアクセスパス
と、初期プログラムロードの指示をする初期プログラム
ロード指示部と、初期プログラムロード指示部により指
示されたアクセスパスを介してシステム常駐ボリューム
をアクセスし、初期プログラムロード処理を行う中央処
理装置とを有するデータ処理システムにおいて、前記指
示された初期プログラムロードが正常に終了しなかった
場合、前記初期プログラムロード指示部により指示され
たアクセスパスを介してしたアクセスを無効とみなすリ
セット通知部と、前記リセット通知部がアクセスを無効
とみなしていないときは、無効とみなされていない各ア
クセスパスに対応して有効ビットをセットし、前記初期
プログラムロード指示部がアクセスパスを指示する際に
、有効ビットがセットされているアクセスパスの中のい
ずれかのアクセスパスを選択して、選択したアクセスパ
スを前記初期プログラムロード指示部に指示させる有効
ビット設定保持部と、 前記リセット通知部がアクセスを無効とみなしたときは
、無効とみなしたアクセスに用いられたアクセスパスに
対応する有効ビットを前記有効ビット設定保持部にリセ
ットさせる有効ビットリセット部とを有することを特徴
とするデータ処理システム。
[Claims] 1. A system resident volume that is duplicated, an access path that is duplicated for each system resident volume, an initial program load instruction section that instructs an initial program load, and an initial program In a data processing system that includes a central processing unit that accesses a system resident volume via an access path specified by a load instruction unit and performs initial program load processing, the specified initial program load did not complete normally. In this case, the reset notification unit deems the access made via the access path instructed by the initial program load instruction unit as invalid, and if the reset notification unit does not consider the access invalid, each access that is not considered invalid. A valid bit is set corresponding to the access path, and when the initial program load instruction section instructs the access path, selects and selects one of the access paths for which the valid bit is set. a valid bit setting holding unit that causes the initial program load instruction unit to instruct the initial program load instruction unit to specify the access path that has been accessed; a valid bit reset unit that causes the valid bit setting holding unit to reset the valid bit setting holding unit.
JP13986288A 1988-06-06 1988-06-06 Data processing system Pending JPH01307856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13986288A JPH01307856A (en) 1988-06-06 1988-06-06 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13986288A JPH01307856A (en) 1988-06-06 1988-06-06 Data processing system

Publications (1)

Publication Number Publication Date
JPH01307856A true JPH01307856A (en) 1989-12-12

Family

ID=15255274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13986288A Pending JPH01307856A (en) 1988-06-06 1988-06-06 Data processing system

Country Status (1)

Country Link
JP (1) JPH01307856A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112157A (en) * 1983-11-24 1985-06-18 Mitsubishi Electric Corp Load device of initial program

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112157A (en) * 1983-11-24 1985-06-18 Mitsubishi Electric Corp Load device of initial program

Similar Documents

Publication Publication Date Title
US6907548B2 (en) Automatic testing for multi-core architecture
JP2006018689A (en) Storage control device, cluster-to-cluster data communication method and cluster-to-cluster communication control program therefor
US4095268A (en) System for stopping and restarting the operation of a data processor
US5600807A (en) Programmable controller capable of updating a user program during operation by switching between user program memories
JPH01307856A (en) Data processing system
JPH11126173A (en) Memory access controller and storage medium therefor
JP3234240B2 (en) Control method of serial port of programmable controller
JPH0535643A (en) Fully duplex channel input/output control system
JPH01308656A (en) Evaluating circuit of program of printer
JP2004342001A (en) Semiconductor integrated circuit device
JPH0744435A (en) I/o load distribution control system at duplicating file equipment
JP2531080B2 (en) Bus adapter switching method
JPS60169937A (en) Data processing system
JPS62251934A (en) Controller with debugging function of program stored in rom
JPH0814794B2 (en) Interrupt handling method
JPS6210741A (en) Memory device
JPS58158746A (en) Information processing device
JPH0566907A (en) Device number display system for external storage device
JPS63288345A (en) Numerical controller
JPH0695982A (en) Device driver with dma transfer debugging function
JPH03113503A (en) Industrial computer
JPH10124225A (en) Dynamic function change method for keyboard controller
JPH0578860B2 (en)
JPH02148241A (en) Cache memory control system
JPH04367955A (en) Memory protecting system