JPH01303807A - Power circuit - Google Patents

Power circuit

Info

Publication number
JPH01303807A
JPH01303807A JP63132655A JP13265588A JPH01303807A JP H01303807 A JPH01303807 A JP H01303807A JP 63132655 A JP63132655 A JP 63132655A JP 13265588 A JP13265588 A JP 13265588A JP H01303807 A JPH01303807 A JP H01303807A
Authority
JP
Japan
Prior art keywords
transistor
circuit
diode
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63132655A
Other languages
Japanese (ja)
Inventor
Masakata Eto
江渡 正容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63132655A priority Critical patent/JPH01303807A/en
Publication of JPH01303807A publication Critical patent/JPH01303807A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To realize a power circuit due to the logarithm-antilogarithm operation with a simple constitution and to facilitate the correction by combining a resistance and a diode to a current mirror circuit. CONSTITUTION:A transistor 3 connects a base collector, uses it as a diode, an emitter is connected through a diode 7 to a power source and the base collector is connected to the base of a transistor 4. The emitter of the transistor 4 is connected through a power source 8 of a potential difference Vgamma2 to a power source 100 and a collector is grounded through a resistance 5. A current Ii in proportion to an input signal level flows at the diode composed of a first transistor 3, a proportion coefficient gamma is multiplied to a generated base emitter voltage VBE2 change, coupled to a base emitter voltage VBE2 of a second transistor 4 and in accordance with the VBE2 change, an emitter current IE2 of the second transistor 4 flows. Thus, only by combining the current mirror circuit diode 7 and the resistance 5, the power circuit can be constituted, and the gammacorrection of the video signal can be executed inexpensively, compactly and easily.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ある信号電流(または電圧)のγ乗に比例し
た電流(または電圧)を発生する回路に係ジ1%に映像
信号のγ補正を容易に行うのに好適なベキ乗回路に関す
る。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a circuit that generates a current (or voltage) proportional to the γ power of a certain signal current (or voltage). The present invention relates to a power circuit suitable for easily performing correction.

〔従来の技術〕[Conventional technology]

γ補正回路は、非線形増幅器の一種であり、入力信号A
に対して出力信号BOeA’の演算を行5ベキ乗回路で
ある。
The γ correction circuit is a type of nonlinear amplifier, and the input signal A
The output signal BOeA' is calculated by a row 5 power circuit.

このような演算を行う回路は実現が難しく1例えば、「
画像電子回路」(テレビジ曹ン学会編画像エレクトロニ
クス講座、宇都宮他編著、コロナ社)82頁〜83頁に
記載されるとと(、ダイオードを用いた折線で近似、あ
るいはダイオードの指数電流特性で近似するのが一般的
である。
It is difficult to implement a circuit that performs such operations1.For example,
"Image Electronic Circuits" (Image Electronics Course, edited by the Televising Society, edited by Utsunomiya et al., Corona Publishing), pages 82-83. It is common to do so.

さらに正確なベキ乗回路を実現するには1例えば「アナ
ログIC活用ハンドブック」(トランジスタ技術増刊ハ
ードウェア・デザインシリーズCQ出版社)139頁か
ら142頁に記載されるごとく、演算増幅器(OPアン
プ)を用いた対数演算回路と逆対数演算回路を組合せて
ベキ乗演算を行う必要がある。
In order to realize a more accurate power-law circuit, 1. For example, as described in "Analog IC Utilization Handbook" (Transistor Technology Special Edition Hardware Design Series CQ Publishing), pages 139 to 142, an operational amplifier (OP amplifier) is used. It is necessary to perform a power calculation by combining the logarithm calculation circuit used and the antilogarithm calculation circuit used.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術において1例えば折線、指数関数でベキ乗
関数を近似する場合、目標関数を決めるための定数設定
が非常に難しい、折線近似では折線数、各折線の傾きを
個々に決めなければならず近似度が増すにつれてその回
路構成も飛躍的に複雑になる。また、指数関数近似では
回路定数に対応したγの値が正確に決まらず、設計値の
決定忙手間どることが多い。
In the above conventional technology, 1. For example, when approximating a power function using a broken line or an exponential function, it is very difficult to set constants for determining the target function.In broken line approximation, the number of broken lines and the slope of each broken line must be determined individually. As the degree of approximation increases, the circuit configuration becomes dramatically more complex. In addition, in exponential function approximation, the value of γ corresponding to the circuit constant is not determined accurately, and it often takes time to decide the design value.

一方OPアンプを用いた対数−逆対数演算でγ補正を行
うのが、正確さの点、定数設計の容易さの点で優れる。
On the other hand, performing γ correction by logarithm-antilogarithm calculation using an OP amplifier is superior in terms of accuracy and ease of constant design.

しかし、映像信号帯域のOPアンプを複数個用いなけれ
ばならないため1回路規模が太き(なり値段も高いとい
う問題がある。
However, since it is necessary to use a plurality of OP amplifiers for the video signal band, there is a problem that the circuit size is large (and the cost is also high).

本発明の目的は、対数−逆対数演算によるベキ乗回路を
簡単な構成で実現し、容易にγ補正を行う回路を提供す
ることにある。
An object of the present invention is to provide a circuit that realizes a power circuit using logarithm-antilogarithm calculation with a simple configuration and easily performs γ correction.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、ダイオードあるいはトランジスタのVBE
−■、、特性を利用して対数−逆対数回路を構成するこ
とにより達成される。
The above purpose is to reduce the VBE of a diode or transistor.
This is achieved by constructing a logarithm-antilogarithm circuit using the characteristics.

すなわち、入力信号レベルに比例する電流Iiを第1ト
ランジスタで構成されるダイオードに流し生じたベース
・エミッタ電圧vngt変化に比例係数γを乗じて第2
トランジスタのベース・エミッタ電圧VBE2と結合し
、このVB)ti2の変化に応じて第2トランジスタの
エミッタ電流IK2を流すようにする。
That is, a current Ii proportional to the input signal level is passed through the diode constituted by the first transistor, and the resulting change in the base-emitter voltage vngt is multiplied by a proportionality coefficient γ to obtain the second
It is coupled to the base-emitter voltage VBE2 of the transistor, and causes the emitter current IK2 of the second transistor to flow in response to changes in this VB)ti2.

通常このような構成の類として、γ=1の場合に相当す
るカレントミラー回路がある。但し1通常のカレントミ
ラー回路はVBI!!1 ”VBE2を前提として動作
させている。これに対し1本発明ではVBEI←VBI
2の状態を意識的に作り出す回路構成を成し。
Generally, as a type of such a configuration, there is a current mirror circuit corresponding to the case where γ=1. However, 1. The normal current mirror circuit is VBI! ! 1. The operation is based on VBE2.In contrast, in the present invention, VBEI←VBI
It has a circuit configuration that consciously creates state 2.

その状態での回路動作を積極的に利用する。したがって
1本発明の技術手段はカレントミラー回路と機能、目的
が異なる。
Actively utilize the circuit operation in that state. Therefore, the technical means of the present invention is different in function and purpose from the current mirror circuit.

〔作用〕[Effect]

前記入力信号レベルに比例する電流なIi+第1トラン
ジスタのコレクタ電流&Ic1.エミッタ電流をIEI
 +簡単のため電流伝達率α中1とおくと。
A current proportional to the input signal level Ii+collector current of the first transistor &Ic1. IEI emitter current
+For simplicity, let's set the current transfer rate to 1 in α.

l1=IC! キIEI Isl:逆方向飽和電流 デ:電子の電荷 A:ボルツマン定数 T:絶対温度 となる。通常の動作では(1(式の括弧内における指数
項は1に比べて大きな値であり。
l1=IC! IEI Isl: Reverse saturation current D: Electron charge A: Boltzmann constant T: Absolute temperature. In normal operation, (1 (the exponent term in the parentheses of the equation is a large value compared to 1).

とお(ことができる。Too (can be done.

一方、第2)ランジスタについても同様にIo:第2ト
ランジスタのコレクタ′m流(幸Igz)I32 :逆
方向飽和1!流 が成立する。
On the other hand, similarly for the second transistor, Io: Collector'm flow of the second transistor (Igz) I32: Reverse saturation 1! A flow is established.

本発明テVBE2”r VBEI トT ルト、 (1
1、(2)式カラ)VI!E2 ■。中工52LI−pAT AT  γ = (ISl gq    )  IS2 ・l511
−’中Ii ・(Is24st  )      −1
31となる。
The present invention VBE2”r VBEI Torto, (1
1. (2) Formula Kara) VI! E2 ■. Middle engineering 52LI-pAT AT γ = (ISl gq) IS2 ・l511
-'Medium Ii ・(Is24st) -1
It will be 31.

(3(式においてISI 、 I82は定数であり、括
弧内(3)式から、■□はIiのr乗に比例し、入力信
号のベキ乗となることがわかる。
(3 (In formula, ISI and I82 are constants, and from formula (3) in parentheses, it can be seen that ■□ is proportional to Ii to the r power, and becomes the power of the input signal.

〔実施例〕〔Example〕

以下1本発明の実施例を図面を用いて詳細に説明する。 EMBODIMENT OF THE INVENTION Below, one embodiment of the present invention will be described in detail using the drawings.

第1図に本発明の第1の実施例であるγ〉1の回路構成
を示す。具体的にはγ=2に相当する回路である。
FIG. 1 shows the circuit configuration of γ>1, which is a first embodiment of the present invention. Specifically, this is a circuit corresponding to γ=2.

回路はイg号の入力端子1.1!流源2.第1トランジ
スタ3.第2トランジスタ4.抵抗5.電圧出力端子6
.ダイオード7、電源8および電源端子Zooで構成さ
れる。
The circuit is input terminal 1.1 of Ig! Source 2. First transistor3. Second transistor4. Resistance 5. Voltage output terminal 6
.. It is composed of a diode 7, a power supply 8, and a power supply terminal Zoo.

入力端子1に入力する信号電圧なりiとする。電流源2
は入力電圧Viで可変でき■tに比例する電流I、が流
れるものとする。トランジスタ3はベース・コレクタを
接続してダイオードとして用い、そのエミッタはダイオ
ード7を介して電源に接続し。
Let the signal voltage input to input terminal 1 be i. Current source 2
It is assumed that a current I that can be varied by the input voltage Vi and is proportional to t flows. The transistor 3 is used as a diode by connecting its base and collector, and its emitter is connected to a power supply via a diode 7.

ベース・コレクタはトランジスタ4のベースに接続する
。このトランジスタ4のエミッタは電位差■1の電源8
を介して電源100に接続し、コレクタは抵抗5を介し
て接地する。抵抗5にはトランジスタ4のコレクタ電流
による電圧が発生し、これを出力電圧V。とじて端子6
から出力する。
The base collector is connected to the base of transistor 4. The emitter of this transistor 4 has a potential difference ■1 power source 8
The collector is connected to the power supply 100 via the resistor 5, and the collector is grounded via the resistor 5. A voltage is generated in the resistor 5 due to the collector current of the transistor 4, and this is the output voltage V. Close terminal 6
Output from.

第1図に示す回路において簡単の為、全てのトランジス
タ、ダイオードの電流・電圧指数特性が等しく、シたが
って同面積のPN接合での逆方向飽和電流は全て等しく
Isで表す。トランジスタ3のベース・エミッタ電圧お
よびダイオードの順方向電圧は等しいのでこれをVBK
Iとおく、トランジスタ4のベース・エミッタ電圧をV
Blli2とおき、コレクタ電流をIOとお(。トラン
ジスタ3,4のエミッタサイズが等しいものとすると、
 l31=IS2=Ijとおけるので、 (11、(2
)式はとなり、第1図に示す構成から 2VBE1=Vτ2+VBE2      ・・・・・
・・・・・・・・・・・・・(6)が成立する。 (4
1、(5) 、 +61から(7)式でに、は定数であ
り、第1図に示す回路はγ=2のベキ乗回路となってい
る。ここでIsは非常に小さな値(<1OA)である。
For the sake of simplicity in the circuit shown in FIG. 1, all transistors and diodes have the same current/voltage index characteristics, and therefore the reverse saturation currents in PN junctions of the same area are all expressed equally by Is. Since the base-emitter voltage of transistor 3 and the forward voltage of the diode are equal, this is VBK.
Let I be the base-emitter voltage of transistor 4, and let V be the base-emitter voltage of transistor 4.
Blli2 and the collector current is IO (.Assuming that the emitter sizes of transistors 3 and 4 are equal,
Since l31=IS2=Ij, (11, (2
) formula becomes, and from the configuration shown in Fig. 1, 2VBE1=Vτ2+VBE2...
・・・・・・・・・・・・(6) holds true. (4
1, (5), +61 to (7), is a constant, and the circuit shown in FIG. 1 is a power circuit with γ=2. Here, Is is a very small value (<1OA).

vr2=oとお(と(7)式においてに1は に1 = Is−’ >10(A) と大きな値となる。これはIiの変化に対して工。が犬
き(変化することを意味する。回路の出力Voはこの電
流工。と抵抗5の抵抗値との積でありVo=RI oで
表される。従ってRY適当に小さ(するか工。の分流回
路を設げてRに分岐電流を流すようにすれば適当なりo
の値が得られることになる。本発明では別の一例として
vr2という電源8を設けた。
vr2=o(and in equation (7), 1 becomes 1 = Is-'> 10(A), which is a large value. This means that the function changes with respect to changes in Ii. The output Vo of the circuit is the product of this current factor and the resistance value of the resistor 5, and is expressed as Vo = RI o.Therefore, by providing an appropriately small shunt circuit for RY, It would be appropriate if you let a branch current flow.
The value of will be obtained. In the present invention, a power source 8 called vr2 is provided as another example.

すなわちvr2は比例係数に1を適当な値に設定する為
の基準電圧であり、Klの値が大き過ぎないようにほぼ
VBEI程度に選ぶ。−例として、常温でAT/pz2
6mV 、 l5xlOAの通常のトランジスタを用い
た場合、 Kl 〜l mA  とするにはVr2−0
.718V程度である。勿論Vr2の値は設計的事項で
あり。
That is, vr2 is a reference voltage for setting the proportionality coefficient to an appropriate value of 1, and is selected to be approximately VBEI so that the value of Kl is not too large. -For example, AT/pz2 at room temperature
When using a normal transistor of 6 mV, l5xlOA, Vr2-0 is required to obtain Kl ~l mA.
.. It is about 718V. Of course, the value of Vr2 is a design matter.

実際のトランジスタのエミッタサイズ比も考慮して他の
値でも良いことは明らかである。
It is obvious that other values may be used in consideration of the emitter size ratio of the actual transistor.

第2図に本発明の第2の実施例であるγ〈1の回路構成
を示す、具体的にはγ=0.5に相当する。
FIG. 2 shows a circuit configuration for γ<1, which is a second embodiment of the present invention, and specifically corresponds to γ=0.5.

第2図に示す回路でトランジスタ3.4のそれぞれのエ
ミッタに接続した電源9.ダイオード10の配置は、第
1図でトランジスタ3,4のそれぞれのエミッタに接続
したダイオード7、電源8の配置と逆である。これら電
源8,9.ダイオード7.10の配置を除き、第2図に
示す構成は第1図と同じである。
A power supply 9. connected to each emitter of a transistor 3.4 in the circuit shown in FIG. The arrangement of the diode 10 is opposite to that of the diode 7 and the power supply 8 connected to the respective emitters of the transistors 3 and 4 in FIG. These power supplies 8, 9. Except for the arrangement of diodes 7.10, the configuration shown in FIG. 2 is the same as in FIG. 1.

第2図においても、第1図と同様、全てのトランジスタ
の特性が揃っているものとする。電源9の電位差をVτ
1.ダイオード10の順方向電圧をトランジスタ40ベ
ース・エミッタ間電圧VBI2に等しいと置く。(41
、(51式は第2図においても成立し。
In FIG. 2, as in FIG. 1, it is assumed that all transistors have the same characteristics. The potential difference of the power supply 9 is Vτ
1. The forward voltage of the diode 10 is assumed to be equal to the base-emitter voltage VBI2 of the transistor 40. (41
, (Equation 51 holds true in Fig. 2 as well.

また第2図に示す構成から。Also, from the configuration shown in FIG.

Vnxl+ Vn = 2VBK2      ==−
(81を得る。
Vnxl+Vn=2VBK2==-
(Get 81.

(9)式でに2は定数であり、第2図に示す回路はr 
= 1/2のベキ乗回路となっている。ここでVrtは
比例定数に2を適当な値に設定する為の基準電圧である
。 より<to  Aとすると、 Vrl = Oのと
き。
In equation (9), 2 is a constant, and the circuit shown in FIG.
= 1/2 power circuit. Here, Vrt is a reference voltage for setting the proportionality constant to an appropriate value of 2. If <to A, then when Vrl = O.

K2 = I計 < 10’ (A+) と非常に小さな値となる。したがって、に2の値が゛小
さ過ぎない様に、 Vrlはほぼvnzt程度忙設計す
る。勿論に2が極端に小さい値でなければ第1図での説
明と同側ξ出力抵抗5の抵抗値を大きくしたり、IOの
増幅器を設けたり、またトランジスタ3のエミッタサイ
ズよりトランジスタ4のエミッタサイズを大きくしてL
を増加させる方法も可能である。なお、後述するように
、 Vrl(従ってVrzも同様)は単なる電源ではな
(温度係数をもたせる構成が実用的である。
K2=I<10' (A+), which is a very small value. Therefore, Vrl should be designed to be approximately vnzt so that the value of 2 is not too small. Of course, if 2 is not an extremely small value, it is necessary to increase the resistance value of the ξ output resistor 5 on the same side as explained in FIG. Increase the size to L
It is also possible to increase the Note that, as will be described later, Vrl (and therefore Vrz as well) is not just a power source (a configuration in which it has a temperature coefficient is practical).

第3図に1本発明の第3の実施例を示す。FIG. 3 shows a third embodiment of the present invention.

第3図に示す回路構成において、引用符号1〜6で示す
構成は、第1図、第2図と同じである。
In the circuit configuration shown in FIG. 3, the configurations indicated by reference symbols 1 to 6 are the same as those in FIGS. 1 and 2.

但し、第3図に示すトランジスタ3のエミッタは引用符
号101で示すtn−1個のダイオード1011〜10
1□−1,および電源9をシリーズに介して回路電源端
子100に接続している。またトランジスタ4のエミッ
タは引用符号201で示すルー1個のダイオード201
1〜201a−1−および電源8をシリーズに介して回
路電源端子100に接続している。
However, the emitter of the transistor 3 shown in FIG.
1□-1, and a power supply 9 are connected to a circuit power supply terminal 100 via series. Also, the emitter of transistor 4 is a diode 201 with one loop shown by the quotation mark 201.
1 to 201a-1- and the power supply 8 are connected to the circuit power supply terminal 100 via series.

第3図に示す回路においても(41、(51式が成立し
Also in the circuit shown in FIG. 3, equations (41 and (51) hold true.

またトランジスタ3,4のエミッタ側についてmVng
t + Vrx = nVnzz + Vrz    
−−°°−6o1が成立する。 (41、(51、(t
o1式からを得る。
Also, mVng on the emitter side of transistors 3 and 4
t + Vrx = nVnz + Vrz
--°°-6o1 holds true. (41, (51, (t
Obtain from the o1 expression.

(11)式でに3は定数で!りり、第3図に示す回路は
y = m/lsのベキ乗回路となっている。ここで、
Vrl*v1は比例定数に3を適当な値に設定するため
の基準電圧であり。
In equation (11), 3 is a constant! The circuit shown in FIG. 3 is a power-law circuit of y=m/ls. here,
Vrl*v1 is a reference voltage for setting the proportional constant of 3 to an appropriate value.

V、1−Vr2中(ts−IFりVBEI     =
−・・・= C121を満たすよ5に設計する。なお、
第3図でル=1゜m;2.vrl二〇とおくと第1因に
等しく、あるいはルー2 、711=l 、 V、=0
とおくと第2図に等しくなる。
V, 1-Vr2 (ts-IF ri VBEI =
-... = Designed to satisfy C121. In addition,
In Figure 3, le = 1°m; 2. If we set vrl20, it is equal to the first factor, or ru2, 711=l, V,=0
, it becomes equal to Figure 2.

第4図に本発明の第4の実施例を示す。FIG. 4 shows a fourth embodiment of the present invention.

第4図の構成は、トランジスタ3のベース・コレクタと
トランジスタ4のベースとの接続の仕方を除いて、第1
図に示す構成と同じである。すなわち、第4図ではトラ
ンジスタ30ベース・コレクタは抵抗11ヲ介して回路
電源端子100と接続し。
The configuration shown in FIG. 4 is similar to that of the first
The configuration is the same as that shown in the figure. That is, in FIG. 4, the base and collector of the transistor 30 are connected to the circuit power supply terminal 100 via the resistor 11.

ベース・コレクタおよび回路電源Vccとの電位差を抵
抗11で分割してトランジスタ4のベースに印加してい
る点が第1図と異なる。
The difference from FIG. 1 is that the potential difference between the base collector and the circuit power supply Vcc is divided by a resistor 11 and applied to the base of the transistor 4.

@4図において、抵抗11の値Rvはトランジスタ3の
エミッタおよびダイオード7の抵抗値に比べて十分太き
(、逆にトランジスタ4のベース電流による電圧降下が
問題にならない程度に小さい抵抗値でちる(約IK〜I
OKΩ程度)とすると、トランジスタ3,4において(
41、(51式が成立する。そこで、第4図の構成にお
いて抵抗11の′1電圧割比ftt:(1−t)とする
。(但し、トランジスタ4のベースな基準にして、電源
側にt、トランジスタ3のベース働コレクタ側に(1−
t)の電圧分割比とする。)このとき。
@ In Figure 4, the value Rv of resistor 11 is sufficiently thick compared to the resistance values of the emitter of transistor 3 and diode 7 (on the contrary, the resistance value is small enough that the voltage drop due to the base current of transistor 4 does not become a problem). (about IK~I
(approximately OKΩ), then in transistors 3 and 4 (
41, (Equation 51 holds true. Therefore, in the configuration of FIG. 4, the '1 voltage ratio ftt of the resistor 11 is set as (1-t). t, on the base and collector side of transistor 3 (1-
t) voltage division ratio. )At this time.

(2VBE1 ) 8t = VBE2 +Vrz  
   °゛°゛°°°゛°(I31を得る。 (41、
(51、411式からとなる。
(2VBE1) 8t = VBE2 +Vrz
°゛°゛°°°゛° (obtains I31. (41,
(It comes from formulas 51 and 411.

G4)式でに4は定数であり、第4図はr=2tのベキ
乗回路でちることが分る。O<t<1であジ、γは連続
的に変化する。但し、tの値によってに4が変化するの
で、tと共しこVr2を変えれは1(4を長当h値に保
つことができる。
In the formula G4), 4 is a constant, and it can be seen that FIG. 4 is a power circuit with r=2t. When O<t<1, γ changes continuously. However, since 4 changes depending on the value of t, by changing Vr2 together with t, it is possible to keep 1 (4) at the constant h value.

なお、可変幅な太き(するにはトランジスタ3のエミッ
タ側にダイオードを追加すればよいことが容易に推察で
きる。
Note that it can be easily inferred that a diode should be added to the emitter side of the transistor 3 in order to make the width variable and thick.

また、(1−2t)>Oとなるtの領域では、に4を適
当な値に保つために電源8の極性が逆になる。
Further, in the region of t where (1-2t)>O, the polarity of the power source 8 is reversed in order to keep 4 at an appropriate value.

これは、ダイオード7のアノード側および抵抗11の電
源端子100側に例えば共通に電源9を挿入する構成と
等しいことが容易に推察できる。
It can be easily inferred that this is equivalent to a configuration in which, for example, the power supply 9 is inserted in common on the anode side of the diode 7 and on the power supply terminal 100 side of the resistor 11.

第5図に本発明の実施例の具体的構成例を示すや第5図
は、第2図に示す電源9および電流源2を具体的に示し
た回路でらり、構成は第2図と全く同じである。
FIG. 5 shows a specific configuration example of an embodiment of the present invention. FIG. 5 is a circuit specifically showing the power supply 9 and current source 2 shown in FIG. It's exactly the same.

第5図において1点線枠9で示すようにダイオード18
.抵抗14およびコンデンサ15で′lll源9を構成
する。また点線枠2で示すようにトランジスタ12およ
び抵抗13で電流源2を構成する。
A diode 18 as shown by a one-dot line frame 9 in FIG.
.. A resistor 14 and a capacitor 15 constitute a 'llll source 9. Further, as shown by a dotted line frame 2, a current source 2 is configured by a transistor 12 and a resistor 13.

第5図では抵抗14ヲ比較的小さくしてダイオ、−ド1
8に流れる電流を大きクシ、電流rA2の電流変化によ
るダイオード18の端子電圧変化を少なくする。コンデ
ンサ15は平滑用である。ダイオード18は他のトラン
ジスタ3,4.およびダイオード10と同じくほぼ一2
rILv/da!Iの温度係数を有しているので、これ
らのトランジスタ、ダイオードで構成されるカレントミ
ラ一部の温度変化は少なくなる。
In Fig. 5, the resistor 14 is made relatively small and the diode,
The current flowing through the diode 18 is increased to reduce changes in the terminal voltage of the diode 18 due to changes in the current rA2. Capacitor 15 is for smoothing. Diode 18 connects other transistors 3, 4 . and diode 10 as well as approximately 12
rILv/da! Since it has a temperature coefficient of I, temperature changes in a portion of the current mirror made up of these transistors and diodes are reduced.

電流源2を構成するトランジスタ12の温度係数を相殺
するには、カレントミラ一部の温度補償でも可能である
がベースに印加する信号の直流分圧温度係数をもたせる
ように前段の回路を設計するのが普通である。この方法
は本実施例忙述べた回路とは別の技術であり1本実施例
では省略した。
To offset the temperature coefficient of the transistor 12 that constitutes the current source 2, it is possible to compensate for the temperature of a part of the current mirror, but the previous stage circuit is designed to have a DC partial pressure temperature coefficient of the signal applied to the base. is normal. This method is a different technology from the circuit described in this embodiment and is omitted in this embodiment.

第5図と同じ考え方によって、第3図に示す電源9,8
もダイオードをシリーズに用いて構成できる。すなわち
、86図に示すようにトランジスタ3.トランジスタ4
のそれぞれのエミッタに接続するダイオードの個数を等
しくNとし、トランジスタ3側に接続したm−1個のダ
イオード1001〜□−1をN個から引いた残りのダイ
オード101rIL〜NのN−71t+1個で第5図忙
示すような電源9を構成する。同様にトランジスタ4に
接続したN個のダイオードのうちn−1個を引いた残り
N−a+1個のダイオードで電源8を構成する。このよ
うにして、ダイオード101F7L−Nで得られる電位
差vrlおよびダイオード201+s〜Nで得られる電
位差V?”2は一式を満たし、かつカレントミラ一部の
温度特性も補償される。
Using the same concept as in Fig. 5, the power supplies 9 and 8 shown in Fig. 3 are
can also be configured using diodes in series. That is, as shown in FIG. 86, transistor 3. transistor 4
The number of diodes connected to each emitter of is equal to N, and the remaining diodes 101r after subtracting m-1 diodes 1001~□-1 connected to the transistor 3 side from N diodes 101rIL~N are N-71t+1. The power supply 9 is configured as shown in FIG. Similarly, the power source 8 is composed of the remaining N-a+1 diodes after subtracting n-1 of the N diodes connected to the transistor 4. In this way, the potential difference vrl obtained by the diode 101F7L-N and the potential difference V? obtained by the diodes 201+s to N? ``2'' satisfies the set, and the temperature characteristics of a part of the current mirror are also compensated.

以上1本発明の回路構成の実施例について詳細に説明し
た。上記実施例は基本形でちゃ、これを変形した構成も
考えられる。
Above, one embodiment of the circuit configuration of the present invention has been described in detail. Although the above embodiment is a basic form, it is possible to consider a modified configuration.

第7図に第7実施例を示す。FIG. 7 shows a seventh embodiment.

第7図に示す回路は第2図とほとんど同じであるが、ト
ランジスタ3のコレクタ・ベース、したがってトランジ
スタ4のベースも同様に抵抗19を介して電源端子10
0に接続する。
The circuit shown in FIG. 7 is almost the same as that in FIG.
Connect to 0.

トランジスタ3のエミッタ電流をII 、 抵抗19に
流れる電流を工2とする。トランジスタ4については(
5)式が成立し、トランジスタ3についてばか成立する
。さらに抵抗19の抵抗値&RbとするとVrl+VB
E1 = RbI2 = 2Vng2・・・−−−−−
−6s)11 + I2 = Ii        ・
・・叫・・叫・・明・・・・・(1カを得る。
Let the emitter current of the transistor 3 be II, and the current flowing through the resistor 19 be F2. Regarding transistor 4 (
5) Equation holds true, and holds true for transistor 3. Furthermore, if the resistance value of resistor 19 is &Rb, then Vrl+VB
E1 = RbI2 = 2Vng2...------
-6s) 11 + I2 = Ii ・
・・Scream・・Shout・・・・・・(Obtain 1 power.

(I−式においてに5は定数であり、従って工。はトラ
ンジスタ3に流れるコレクタ電流1iの平方根に比例す
る。
(In the formula I, 5 is a constant, and therefore, Δ is proportional to the square root of the collector current 1i flowing through the transistor 3.

ここで11はIiに必ずしも比例しない。(41、(+
51 。
Here, 11 is not necessarily proportional to Ii. (41, (+
51.

(lee 、 (ry1式から である。(+9)式を代数的に解(ことは無理であり。(lee, (ry1 expression It is. It is impossible to solve equation (+9) algebraically.

近似として が成立する範囲でI 1 ”m I iとなり、第7図
はベキ乗回路となる。
In the range where the approximation holds true, I 1 "m I i, and the circuit shown in FIG. 7 becomes a power-law circuit.

−め範囲では工2り1iであり。- In the range of 2 and 1i.

となり、指数特性となる。 Rhの値で上記特性が変化
するので、抵抗19によって第7図に示す回路の特性を
可変することができることがわかる。
Therefore, it becomes an exponential characteristic. Since the above characteristics change depending on the value of Rh, it can be seen that the characteristics of the circuit shown in FIG. 7 can be varied by the resistor 19.

なお、抵抗19の接続の仕方には他の方法も考えられる
が、全て本発明の応用であると見做せる。
Note that other methods of connecting the resistor 19 are possible, but all of them can be considered as applications of the present invention.

すなわち、第8図に示す接続は、第1図とほぼ同じr>
1のベキ乗特性を示す。
That is, the connection shown in FIG. 8 is almost the same as in FIG.
Shows power-of-1 characteristics.

第8図は第1図とほぼ同じ構成であるが、第1図でトラ
ンジスタ4のエミッタに接続する電源80部分が第8図
ではダイオード10と抵抗19の並列回路で置換えた構
成となっている。第7図での説明と同様に、抵抗19の
値Rhがダイオード10の抵抗値rよジ大きい範囲では
電流1iがダイオード10の方に多く流れて抵抗19を
無視できるので、第8図に示す回路はI 6 +I i
の単なるカレントミラー回路である。しかし、 RAが
rと同程度以下の範囲では工。中に’ I□r (γ〉
1) K゛;定数 の特性を示す、γ、にはR,6を含む定数であるが。
Figure 8 has almost the same configuration as Figure 1, but the power supply 80 connected to the emitter of transistor 4 in Figure 1 is replaced with a parallel circuit of diode 10 and resistor 19 in Figure 8. . Similar to the explanation in FIG. 7, in the range where the value Rh of the resistor 19 is larger than the resistance value r of the diode 10, more current 1i flows toward the diode 10 and the resistor 19 can be ignored. The circuit is I 6 + I i
It is just a current mirror circuit. However, in the range where RA is equal to or less than r, there is no problem. Inside' I□r (γ〉
1) K゛: Indicates the characteristics of a constant. γ is a constant including R and 6.

(19)式の解と同様、簡単な式で表すことができない
As with the solution to equation (19), it cannot be expressed by a simple equation.

第9図は第2図とほぼ同じ構成であるが、第2図でトラ
ンジスタ3のエミッタに接続する電源90部分が、第9
図ではダイオード7と抵抗19の並列回路で置換えた構
成となっている。第8図の説明と同様に抵抗19の抵抗
値Rhがダイオード7の抵抗値rと同程度以下の領域で
は Ia中KIi’  (r<1) K=定数 の特性を示す、γ、にはRhを含む定数であるが。
9 has almost the same configuration as FIG. 2, but the power supply 90 connected to the emitter of the transistor 3 in FIG.
In the figure, the configuration is replaced with a parallel circuit of a diode 7 and a resistor 19. Similarly to the explanation of FIG. 8, in the region where the resistance value Rh of the resistor 19 is equal to or less than the resistance value r of the diode 7, KIi'(r<1) in Ia exhibits the characteristic of K=constant. Although it is a constant containing.

簡単な式で表すことができない。It cannot be expressed by a simple formula.

以上PNP)ランジスタを用いたカレントミラー回路で
本実施例を説明したがNPN )ランジスタを用いた実
施例も可能である。
Although the present embodiment has been described above using a current mirror circuit using a PNP transistor, an embodiment using an NPN transistor is also possible.

第10図にカレントミラ一部をNPN )ランジスタ2
3 、24で構成した本発明の一実施例を示す、第10
図に示す回路は第1図に示す回路と同じベキ乗特性を有
している。回路構成は第1図と同様、大功端子1.電流
源22.トランジスタ23 、24 、抵抗25、出力
端子6.ダイオード27.電源28および回路電源端子
100で構成されている。カレントミラー部のトランジ
スタ23 、24にNPN)ランジスタを用いている点
と、入力端子1に印加する信号の極性が第1図で入力す
る信号に対し極性が逆である点がsg1図と異なる。そ
の他の動作、特性は第1図に示す回路と全(同じであり
、省略する。
Figure 10 shows part of the current mirror (NPN) transistor 2
10th illustrating an embodiment of the present invention composed of 3 and 24.
The circuit shown in the figure has the same power-law characteristics as the circuit shown in FIG. The circuit configuration is the same as in Fig. 1, with large terminals 1. Current source 22. Transistors 23, 24, resistor 25, output terminal 6. Diode 27. It is composed of a power supply 28 and a circuit power supply terminal 100. It differs from the sg1 diagram in that NPN transistors are used for the transistors 23 and 24 in the current mirror section, and that the polarity of the signal applied to the input terminal 1 is opposite to that of the signal input in Figure 1. All other operations and characteristics are the same as the circuit shown in FIG. 1, and will therefore be omitted.

他の第2〜9図についてもカレントミラ一部にNPN 
)ランジスタを用いた構成が可能であり。
Regarding other figures 2 to 9, some of the current mirrors are NPN.
) A configuration using transistors is possible.

その特性はPNP )ランジスタを用いた特性と同じく
なるのは甘5までもない。
Its characteristics are hardly the same as those using a PNP transistor.

第11図に本発明の回路を適用したモノクロ撮像装置の
一実施例を示す。撮像装置は撮像部30.プリアンプ3
1.クランプ回路32.γ補正回路33.ブランキング
・シンクミックス回路34.映像出力端子35からなる
FIG. 11 shows an embodiment of a monochrome imaging device to which the circuit of the present invention is applied. The imaging device is an imaging unit 30. Preamplifier 3
1. Clamp circuit 32. γ correction circuit 33. Blanking/sync mix circuit 34. It consists of a video output terminal 35.

撮像部30の信号をプリアンプ31で増幅し、クランプ
回路32で直流分を設定した後1本発明のγ回路33で
γ補正する。その後必要なブランキング・)ンクバルス
を付加して端子35から出力する。信号をγ中2.2の
ブラウン管で再生することを想定して撮像装置側でr−
4=0.45の逆補正を行っている。
The signal from the imaging unit 30 is amplified by a preamplifier 31, a DC component is set by a clamp circuit 32, and then γ correction is performed by a γ circuit 33 of the present invention. Thereafter, a necessary blanking pulse is added and outputted from the terminal 35. Assuming that the signal will be reproduced with a γ medium 2.2 cathode ray tube, the r-
A reverse correction of 4=0.45 is performed.

近似的にはγ=0.5の第2図の実施例をγ補正回路と
して用いることがで粘る。さらに正確には第3図、第4
図を用いる0本発明(よればγ回路の部品点数は従来に
比べて少な(、またIC化も容易である。
Approximately, it is possible to use the embodiment of FIG. 2 where γ=0.5 as the γ correction circuit. More precisely, Figures 3 and 4
According to the present invention, the number of components of the γ circuit is smaller than in the past (and it is also easy to integrate into an IC).

第12図に本発明の回路を適用したカラー撮像装置の一
実施例を示す。
FIG. 12 shows an embodiment of a color imaging device to which the circuit of the present invention is applied.

撮像部40から補色信号シアン(Cy)、黄(Ye) 
、縁(Gr)および白(ト)が出力され、これをマトリ
クス回路42で原色信号R,G、BK変換した後6本発
明のγ回路43a、h、cでγ補正する。補正後、映像
変換処理回路44で複合映像信号に変換して端子45か
も出力する。第12図のγ回路430〜bは第11図の
γ回路33と同じものである。勿訛i、γ補正を補色信
号CY * Ye 、 Orおよび白信号Wに施した後
マトリクス変換することも可能である。
Complementary color signals cyan (Cy) and yellow (Ye) from the imaging unit 40
, edge (Gr), and white (G) are output, which are converted into primary color signals R, G, and BK by a matrix circuit 42, and then subjected to γ correction by six γ circuits 43a, h, and c of the present invention. After the correction, the image conversion processing circuit 44 converts the signal into a composite image signal, and outputs the signal from the terminal 45 as well. γ circuits 430-b in FIG. 12 are the same as γ circuit 33 in FIG. It is also possible to perform matrix conversion after applying the correction of the accent i and γ to the complementary color signals CY*Ye, Or and the white signal W.

813図に、本発明の回路?用いたモノクロ画像表示装
置における映像信号処理の一部を示す、入力端子50に
は例えばNTSC方式の複合映像信号を入力する。複合
映像信号は3.58MHz除去回路51で色成分を取除
かれた後、γ回路52でγ補正される。
813 shows the circuit of the present invention? For example, a composite video signal of the NTSC system is inputted to an input terminal 50, which shows a part of the video signal processing in the monochrome image display device used. A 3.58 MHz removal circuit 51 removes color components from the composite video signal, and then a γ circuit 52 performs γ correction.

さらに信号処理回路53でブライト、コントラスト。Furthermore, the signal processing circuit 53 provides brightness and contrast.

画質等を調整して端子54から出力される。The image quality etc. are adjusted and output from the terminal 54.

NTSC方式では映像信号のγは約0.45であジ。In the NTSC system, the γ of the video signal is approximately 0.45.

端子54以降の表示部がブラウン管ならば第13図にお
けるγ回路52の特性はr中1である。しかし。
If the display section after the terminal 54 is a cathode ray tube, the characteristic of the γ circuit 52 in FIG. 13 is 1 in r. but.

端子54以降の表示部がELやプラズマ等の表示パネル
であれば、それに合わせてγ回路52の特性を変える必
要がある0通常のEL、プラズマパネルのγは1であり
、従ってγ回路52の特性をr JF2.2に合わせる
のが好ましい。
If the display section after the terminal 54 is an EL or plasma display panel, it is necessary to change the characteristics of the γ circuit 52 accordingly.0 For normal EL and plasma panels, γ is 1, so the γ circuit 52 has a It is preferable to adjust the characteristics to r JF2.2.

第14図に、カラー画gI表示装置に本発明のγ回路を
適用する一例を示す。
FIG. 14 shows an example of applying the γ circuit of the present invention to a color image gI display device.

端子60に複合映像信号を入力し、C,Y分離回路61
においてクロマ信号Cと輝度信号Yとに分離する1分離
した輝度信号Yをγ回路62に通してγ補正し、クロマ
信号Cと共に色信号処理回路63に印加する。こうして
1色消号処理回路63で原色信号R,G、Bを形成し、
端子64α〜Cから出力する。
A composite video signal is input to the terminal 60, and the C, Y separation circuit 61
The luminance signal Y, which is separated into a chroma signal C and a luminance signal Y, is passed through a γ circuit 62 for γ correction, and is applied together with the chroma signal C to a color signal processing circuit 63. In this way, primary color signals R, G, and B are formed by the one-color decoding processing circuit 63,
It is output from terminals 64α to 64C.

第14図に示す回路構成は簡易的なものであり。The circuit configuration shown in FIG. 14 is simple.

輝度信号Yだげをγ補正して、結果として原色信号R,
G、Bにもγ補正を行う構成である。端子64以降の表
示部で各色の表示特性が揃っている場合には有効である
The luminance signal Y deviation is γ-corrected, and as a result, the primary color signal R,
The configuration is such that γ correction is also performed on G and B. This is effective when the display characteristics of each color are the same in the display section after the terminal 64.

第15図にカラー画像表示装置に本発明のγ回路を適用
する一例を示す。
FIG. 15 shows an example of applying the γ circuit of the present invention to a color image display device.

端子70に複合映像信号を入力し、C,Y分離回路71
においてクロマ信号Cと輝度信号Yとに分離する0分離
した輝度信号Yとクロマ信号Cに基づいて色信号処理回
路72で原色信号R,G、Bを形成する。
A composite video signal is input to the terminal 70, and the C, Y separation circuit 71
The color signal processing circuit 72 forms primary color signals R, G, and B based on the luminance signal Y separated by 0 and the chroma signal C, which are separated into a chroma signal C and a luminance signal Y.

第15図では端子76α〜Cに印加する外部原色信号と
前述の色信号処理回路72からの原色信号とを切換える
スイッチ73α〜Cを設けている。切換えた原色信号P
K:r回路740〜Cを通してγ補正し。
In FIG. 15, switches 73α to 73C are provided to switch between the external primary color signals applied to terminals 76α to C and the primary color signals from the color signal processing circuit 72 described above. Switched primary color signal P
K: γ correction through r circuits 740 to C.

端子75α〜Cかも出力する。第15図では各RGBぶ
色信号を表示する表示部の特性に合わせてγ補正できる
ので正しい補正が可能である。
Terminals 75α to C also output. In FIG. 15, correct correction is possible because γ correction can be performed in accordance with the characteristics of the display unit that displays each RGB color signal.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、演算増幅器等を用いることな(簡単な
カレントミラー回路にダイオードと抵抗を組合わせるだ
けでベキ乗回路を構成することができ、安価でコンパク
トに、容易に映像信号のγ補正を行うことができるとい
う効果がある。
According to the present invention, it is possible to configure a power-law circuit by simply combining a diode and a resistor with a simple current mirror circuit without using an operational amplifier, etc., and it is possible to perform gamma correction of a video signal easily at low cost and compactly. It has the effect of being able to do the following.

また本回路は少ないディスクリート部品で構成すること
ができるだけでな(、ダイオード、トランジスタ、抵抗
だけで構成することもでき集積回路化も容易であるとい
う効果がある。
Furthermore, this circuit not only can be constructed with a small number of discrete components (it can also be constructed only with diodes, transistors, and resistors), but it also has the advantage of being easy to integrate into an integrated circuit.

さらに、ダイオードの個数、抵抗の接続の仕方によって
容易にr値を設定することができ、撮像装置のr回路2
固像表示装置のγ回路に容易に適用できるという効果が
ある。
Furthermore, the r value can be easily set by changing the number of diodes and the way the resistors are connected.
The present invention has the advantage that it can be easily applied to a γ circuit of a solid image display device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1実施例であるr=2の場合の回路
構成図、第2図は本発明の第2実施例であるr = 0
.5の場合の回路構成図、第3図は本発明の第3実施例
であるrが任意の分数の場合の回路構成図、第4図は本
発明の第4実施例であるγが任意の場合の回路構成図、
第5図は第2図で温度補償も含めたさらに具体的な回路
構成図、第6図は第3図で温度補償を含めた回路構成例
を示す回路構成図、第7図乃至第9図は第1.第2実施
例を別の構成で表したときの回路構成図、第10図は第
1図の実施例でNPNを用いた回路構成図、第11図は
本発明を適用したモノクロ撮像装置の構成例を示すブロ
ック図、第12図は本発明を適用したカラー撮像装置の
構成例を示すブロック図、第13図は本発明を適用した
モノクロ画像表示装置での映像信号処理例を示すブロッ
ク図、第14図、第15図はそれぞれ本発明を適用した
カラー画像表示装置での映像信号処理例を示すブロック
図、である。 2・・・電流源、      3,4・・・トランジス
タ。 7、lO・・・ダイオード、 5・・・抵抗。 8.9・・・電源。
FIG. 1 is a circuit configuration diagram in the case of r=2, which is the first embodiment of the present invention, and FIG. 2 is a circuit configuration diagram in the case of r = 0, which is the second embodiment of the present invention.
.. 5 is a circuit configuration diagram of the third embodiment of the present invention in which r is an arbitrary fraction. FIG. 4 is a circuit diagram of the fourth embodiment of the present invention in which γ is an arbitrary fraction. Circuit configuration diagram for the case,
Figure 5 is a more specific circuit configuration diagram that includes temperature compensation in Figure 2, Figure 6 is a circuit configuration diagram showing an example of the circuit configuration that includes temperature compensation in Figure 3, and Figures 7 to 9. is the first. A circuit diagram showing the second embodiment in a different configuration, FIG. 10 is a circuit diagram using NPN in the embodiment of FIG. 1, and FIG. 11 is a configuration of a monochrome imaging device to which the present invention is applied. A block diagram showing an example; FIG. 12 is a block diagram showing a configuration example of a color imaging device to which the present invention is applied; FIG. 13 is a block diagram showing an example of video signal processing in a monochrome image display device to which the present invention is applied; FIGS. 14 and 15 are block diagrams showing examples of video signal processing in a color image display device to which the present invention is applied. 2... Current source, 3, 4... Transistor. 7, lO...diode, 5...resistance. 8.9...Power supply.

Claims (1)

【特許請求の範囲】 1、入力信号に応じて電流が制御される電流源と、該電
流源と直列に接続され、かつコレクタとベースが共通に
接続されたダイオード接続の第1のトランジスタと、該
第1のトランジスタと同一導電タイプであり、かつその
ベースが前記第1のトランジスタのベースと接続された
第2のトランジスタと、少なくも前記第1のトランジス
タまたは第2のトランジスタの何れかのエミッタと共通
電位との間に設けられた少なくも1個以上のダイオード
または電池と、から成り、前記第2のトランジスタのコ
レクタより前記入力信号のベキ乗値である出力信号を取
り出すことを特徴とするベキ乗回路。 2、請求項1に記載のベキ乗回路において、前記第1の
トランジスタのベースと第2のトランジスタのベースと
の間の接続を切り離し、第1のトランジスタのベースと
前記共通電位との間に抵抗を接続し、該抵抗の分割点を
前記第2のトランジスタのベースへ接続したことを特徴
とするベキ乗回路。
[Claims] 1. A current source whose current is controlled according to an input signal; a diode-connected first transistor connected in series with the current source and whose collector and base are commonly connected; a second transistor of the same conductivity type as the first transistor and whose base is connected to the base of the first transistor; and an emitter of at least either the first transistor or the second transistor. and at least one or more diodes or batteries provided between the transistor and a common potential, and an output signal that is a power value of the input signal is extracted from the collector of the second transistor. Power circuit. 2. In the power-law circuit according to claim 1, the connection between the base of the first transistor and the base of the second transistor is cut off, and a resistor is provided between the base of the first transistor and the common potential. , and a dividing point of the resistor is connected to the base of the second transistor.
JP63132655A 1988-06-01 1988-06-01 Power circuit Pending JPH01303807A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63132655A JPH01303807A (en) 1988-06-01 1988-06-01 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63132655A JPH01303807A (en) 1988-06-01 1988-06-01 Power circuit

Publications (1)

Publication Number Publication Date
JPH01303807A true JPH01303807A (en) 1989-12-07

Family

ID=15086401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63132655A Pending JPH01303807A (en) 1988-06-01 1988-06-01 Power circuit

Country Status (1)

Country Link
JP (1) JPH01303807A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310093B2 (en) 2003-02-28 2007-12-18 Seiko Epson Corporation Current generating circuit, electro-optical apparatus, and electronic unit
WO2013065401A1 (en) * 2011-11-04 2013-05-10 シャープ株式会社 Power amplifying circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310093B2 (en) 2003-02-28 2007-12-18 Seiko Epson Corporation Current generating circuit, electro-optical apparatus, and electronic unit
WO2013065401A1 (en) * 2011-11-04 2013-05-10 シャープ株式会社 Power amplifying circuit
JP2013098904A (en) * 2011-11-04 2013-05-20 Sharp Corp Power amplification circuit

Similar Documents

Publication Publication Date Title
US4150309A (en) Transistor circuit having a plurality of constant current sources
JPH01303807A (en) Power circuit
JPH03284064A (en) Clamp circuit
US4086615A (en) Method and apparatus for the gamma correction of video signals
US4489344A (en) Signal processing unit
US6313884B1 (en) Gamma correction
KR100248930B1 (en) Signal level control circuit
US5606339A (en) Method and apparatus for controlling the color saturation of a color monitor
JP3074387B2 (en) Gain control circuit
JPS5869192A (en) Integrated interface circuit between rgb matrix and video output stage of color television receiver
JPS58221575A (en) Gamma compensating circuit of video signal
JPH06118895A (en) Video signal processing circuit of display device and liquid crystal display device using its circuit
JPS6387894A (en) Signal switching circuit
US7321402B1 (en) Apparatus and method for component video signal conversion
JPH0713332Y2 (en) γ correction circuit
JPH05207402A (en) Video signal correction circuit for liquid crystal display device
JPH03188787A (en) White balance adjustment device
JPH0513091Y2 (en)
JPS5995706A (en) Amplifier
JPS6130110A (en) Signal processing circuit
JPH0265589A (en) Rgb matrix circuit
JPH0738550B2 (en) Gain control circuit
JPS62271583A (en) Matrix circuit
JPH04298189A (en) Crt cathode driver
JPH02135810A (en) Gain control circuit