JPH0130330B2 - - Google Patents
Info
- Publication number
- JPH0130330B2 JPH0130330B2 JP55023547A JP2354780A JPH0130330B2 JP H0130330 B2 JPH0130330 B2 JP H0130330B2 JP 55023547 A JP55023547 A JP 55023547A JP 2354780 A JP2354780 A JP 2354780A JP H0130330 B2 JPH0130330 B2 JP H0130330B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- voltage
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、トランジスタ回路、特に切換回路の
出力に応じて動作スイツチ回路を含むトランジス
タ回路に関し、前記スイツチ回路の誤動作防止に
関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transistor circuit, and particularly to a transistor circuit including a switch circuit that operates according to the output of a switching circuit, and relates to prevention of malfunction of the switch circuit.
第1図を用いて従来例について説明する。トラ
ンジスタ1,2はエミツタ共通接続点と基準接地
3との間に接続されるいる。定電流源4で駆動さ
れ比較器5を構成する。トランジスタ1のコレク
タは電源101に接続され、トランジスタ1のベ
ースは、比較器の第2入力13であり、この入力
にはダイオード6と定電圧素子7で構成される定
電圧回路8、定電流源9、コンデンサー10とス
イツチ11で構成される第2基準電圧源12の定
電圧回路8、コンデンサー10と定電流源9の接
続点を接続する。一方トランジスタ2のコレクタ
は比較器5の出力端子14でありこの出力端子1
4には、マルチコレクタ・トランジスタ15のベ
ースとマルチ・コレクターの第1コレクタとを短
絡して構成した電流反転回路(カレント・ミラー
回路)16を電源101との間に接続し、マル
チ・コレクタトランジスタ15の第2コレクター
を電流反転回路16の出力端子17としこの出力
端子17にはトランジスタ18のベースを接続す
る。トランジスタ18のエミツタは、接地ライン
3へ、コレクターは、トランジスタ18(スイツ
チ回路)のオン・オフによつて動作する負荷回路
19が接続されている。トランジスタ2のベース
は、比較器5の第1入力20でこの第1入力20
には、電源101と接地3を抵抗21,22で分
割して作られる第1基準電圧源23の抵抗21,
22の分割点23が接続されている。第1基準電
圧源23の電圧V1は、電源101を抵抗分割し
て与えられる為、電源101投入時には、瞬間的
に基準電圧V1が発生する。すなわち第2基準電
圧源12の立上りより早い。他放第2基準電圧源
12の電圧V2は、定電圧回路8に定電流源9で
定電流を流す事によつて定常値が決定されるが、
スイツチ11がOFF時でコンデンサー10が未
充電の為、定電流源9の定電流が、コンデンサー
10を充電するのに使用されV2の電圧は、第2
図aに示される電圧カーブをたどりV2電圧は、
定電圧回路8で決められる値で定常値となる。
V2の定常値を第1基準電圧23の電圧V1より高
く選ぶ事でV2<V1の区間は、比較器5のトラン
ジスタ2がONして電流反転回路15の第2コレ
クタに電流を発生しこの電流によりトランジスタ
18をONせしめる。次にV2≧V1になると、比
較器5は反転し電流反転回路16の出力端子17
に電流は発生せずトランジスタ18はOFFとな
る。しかしながらこれらの機能を集積回路上で製
作した場合に電流反転回路16を構成するトラン
ジスタ15のコレクタ電流I1eakがあるとトラン
ジスタ18が誤動作する欠点がある。第2図bに
トランジスタ18のベース電流の時間変化を図示
する。 A conventional example will be explained using FIG. Transistors 1 and 2 are connected between a common emitter connection point and a reference ground 3. It is driven by a constant current source 4 and constitutes a comparator 5. The collector of the transistor 1 is connected to the power supply 101, and the base of the transistor 1 is the second input 13 of the comparator, and this input is connected to a constant voltage circuit 8 consisting of a diode 6 and a constant voltage element 7, and a constant current source. 9. Connect the constant voltage circuit 8 of the second reference voltage source 12 composed of the capacitor 10 and the switch 11, and the connection point between the capacitor 10 and the constant current source 9. On the other hand, the collector of transistor 2 is the output terminal 14 of comparator 5, and this output terminal 1
4, a current inversion circuit (current mirror circuit) 16 configured by shorting the base of the multi-collector transistor 15 and the first collector of the multi-collector is connected between the power supply 101 and the multi-collector transistor 15. 15 is used as an output terminal 17 of a current inversion circuit 16, and the base of a transistor 18 is connected to this output terminal 17. The emitter of the transistor 18 is connected to the ground line 3, and the collector is connected to a load circuit 19 which is operated by turning on and off the transistor 18 (switch circuit). The base of the transistor 2 is connected to the first input 20 of the comparator 5.
, the resistor 21 of the first reference voltage source 23 is created by dividing the power supply 101 and the ground 3 by the resistors 21 and 22.
22 dividing points 23 are connected. Since the voltage V1 of the first reference voltage source 23 is provided by dividing the power supply 101 by resistance, the reference voltage V1 is instantaneously generated when the power supply 101 is turned on. That is, it is earlier than the rise of the second reference voltage source 12. The steady-state value of the voltage V2 of the external second reference voltage source 12 is determined by passing a constant current through the constant voltage circuit 8 from the constant current source 9.
Since the capacitor 10 is not charged when the switch 11 is OFF, the constant current of the constant current source 9 is used to charge the capacitor 10, and the voltage of V2 is
Following the voltage curve shown in figure a, the V2 voltage is
The value determined by the constant voltage circuit 8 becomes a steady value.
By selecting the steady-state value of V2 to be higher than the voltage V1 of the first reference voltage 23, the transistor 2 of the comparator 5 turns on and generates a current in the second collector of the current inverting circuit 15, and this current This turns on the transistor 18. Next, when V2≧V1, the comparator 5 is inverted and the output terminal 17 of the current inversion circuit 16 is
No current is generated and the transistor 18 is turned off. However, when these functions are manufactured on an integrated circuit, there is a drawback that the transistor 18 malfunctions if there is a collector current I1eak of the transistor 15 constituting the current inversion circuit 16. FIG. 2b shows a temporal change in the base current of the transistor 18.
このようなトランジスタ回路は、例えば増幅器
のミユーテイング回路に利用できる。すなわち、
トランジスタ18の動作によつてミユーテイグ動
作を制御するのである。 Such a transistor circuit can be used, for example, in a muting circuit of an amplifier. That is,
The muting operation is controlled by the operation of transistor 18.
本発明は、上述の欠点を改善し、比較器出力の
漏洩電流によるスイツチ回路の誤動作を防止する
ことを目的とする。 The present invention aims to improve the above-mentioned drawbacks and prevent malfunctions of the switch circuit due to leakage current of the comparator output.
本発明は、互いのエミツタが共通接続された第
1および第2のトランジスタを含む比較器と、こ
の比較器の一方のトランジスタに第1の基準電圧
を印加する第1基準電圧源と、定電流源および定
電圧素子を有し、連続的に電圧レベルが変化し定
常状態ではほぼ一定の電圧レベルとなる第2の基
準電圧を前記比較器の他方のトランジスタに印加
する第2基準電圧源とを有し、前記比較器の前記
一方のトランジスタの出力端と電源との間に介在
された第1の電流反転回路の出力によつてオン/
オフが制御されるスイツチ用トランジスタとを有
するトランジスタ回路において、前記第2基準電
圧源の前記定流源および前記定電圧素子と直列に
第2の電流反転回路を接続し、該第2の電流反転
回路の出力に応答動する第3のトランジスタを前
記スイツチ用トランジスタのベースに接続したこ
とを特徴とするものである。 The present invention provides a comparator including first and second transistors whose emitters are commonly connected, a first reference voltage source that applies a first reference voltage to one transistor of the comparator, and a constant current a second reference voltage source that has a source and a constant voltage element and applies a second reference voltage whose voltage level changes continuously and whose voltage level is approximately constant in a steady state to the other transistor of the comparator; and is turned on/off by the output of a first current inversion circuit interposed between the output terminal of the one transistor of the comparator and the power supply.
In the transistor circuit including a switching transistor whose off-state is controlled, a second current inversion circuit is connected in series with the constant current source and the constant voltage element of the second reference voltage source, and the second current inversion circuit is connected in series with the constant current source and the constant voltage element of the second reference voltage source. The present invention is characterized in that a third transistor that operates in response to the output of the circuit is connected to the base of the switching transistor.
次に実施例をあげ、図面を用いて本発明を詳細
に説明する。 Next, the present invention will be described in detail with reference to Examples and drawings.
第3図は本発明の一実施例を示す回路接続図
で、第1図と同じ構成は同一番号を付し、異る点
についてのみ説明する。定電圧回路8は、定電圧
ダイオード7とトランジスタ24,25で構成さ
れトランジスタ24,25のベース及びエミツタ
は各々共通接続となしこの共通接続点にはトラン
ジスタ24のコレクタと定電圧ダイオード7のア
ノード側が接続されている。トランジスタ24,
25の共通エミツタは、比較器5の第2入力13
に接続されている。定電圧回路8の電圧V1は、
定電圧素子7の電圧Vzとトランジスタ24のエ
ミツタ・ベース電圧VBEの和で表わされ(1)式の
ごとくなる。 FIG. 3 is a circuit connection diagram showing one embodiment of the present invention, in which the same components as in FIG. 1 are given the same numbers, and only the different points will be explained. The constant voltage circuit 8 is composed of a constant voltage diode 7 and transistors 24 and 25. The bases and emitters of the transistors 24 and 25 are connected in common, and the collector of the transistor 24 and the anode side of the constant voltage diode 7 are connected to this common connection point. It is connected. transistor 24,
25 common emitters are connected to the second input 13 of the comparator 5.
It is connected to the. The voltage V 1 of the constant voltage circuit 8 is
It is expressed as the sum of the voltage Vz of the constant voltage element 7 and the emitter-base voltage VBE of the transistor 24, as shown in equation (1).
V1=Vz+VBE …(1)
一般的な集積回路に於て製作されるトランジス
タのVBEの温度係数は−2mV/℃であり、定電
圧素子としてシエナー・ダイオードを用いるとシ
エナー・ダイオード電圧の温度係数は+2mV/
℃でありV1電圧の温度係数としてはほぼ0mV/
℃の温度特性が優れた第2基準電圧を構成でき
る。トランジスタ25のコレクターは、トランジ
スタ26のベースに接続されトランジスタ26の
エミツタは基準接地3に接続する。トランジスタ
26のコレクタは、電流反転回路16の出力端子
17とスイツチ回路であるトランジスタ18のベ
ース接続点に接続し、トランジスタ26は電流吸
収回路27を構成する。 V 1 = Vz + VBE ...(1) The temperature coefficient of VBE of a transistor manufactured in a general integrated circuit is -2 mV/℃, and if a Sienar diode is used as a constant voltage element, the temperature coefficient of the Sienar diode voltage is is +2mV/
℃, and the temperature coefficient of V 1 voltage is approximately 0 mV/
A second reference voltage having excellent temperature characteristics in degrees Celsius can be constructed. The collector of transistor 25 is connected to the base of transistor 26, and the emitter of transistor 26 is connected to reference ground 3. The collector of the transistor 26 is connected to the output terminal 17 of the current inversion circuit 16 and the base connection point of the transistor 18 which is a switch circuit, and the transistor 26 constitutes a current absorption circuit 27.
第1基準電源23の電圧V1は、電源電圧10
1を抵抗21,22で分割して供給する為に立上
りが早く、第4図aのV1カーブで表わされる。
他方第2基準電圧源12の電圧V2は、(2)式で与
えられ第4図aのV2カーブで表わされる。 The voltage V 1 of the first reference power supply 23 is the power supply voltage 10
1 is divided by resistors 21 and 22 and supplied, so the rise is fast and is represented by the V 1 curve in FIG. 4a.
On the other hand, the voltage V 2 of the second reference voltage source 12 is given by equation (2) and is represented by the V 2 curve in FIG. 4a.
V2=I・t/C …(2)
ここでIは定電流源9の定電流、Cはコンデン
サの容量、tは時間である。このV2がV1になる
までの時間t1は次に説明するように比較器5の反
転時間であつて、コンデンサの容量及び定電流に
よつて定まるので任意の値に設定可能である。第
4図aにおいて、V1>V2(t1>t>0)の間は従
来例と同様に電流反転回路16の出力端子17か
ら電流が流出し、トランジスタ18をドライブす
る。ここで比較器5を構成する差動定電流源4の
電流値IoとするとV1>V2時の電流反転回路16
の出力端子17から流出する電流IOUTは
IOUT≒Io …(3)
である。V1≦V2で比較器5の出力は反転し比較
器5の出力電流は減少し始め電流反転回路16の
反転電流も減少するのでトランジスタ18が
OFFする。V2が、定電圧回路8で決定される定
常電圧値になつた時、定電流源9の電流はコンデ
ンサー10の充電から、ほとんど定電圧回路8の
方へ切り換わつて流れる。定電流源9の定電流値
をI1とするとトランジスタ24,25でカレン
ト・ミラー回路を構成しているのでトランジスタ
24と25のエミツタ面積比1:nの比で24,
25のコレクタ電流が分割される。従つてカレン
ト・ミラー回路(電流反転回路)の出力であるト
ランジスタ25のコレクタのコレクタ電流Icは(4)
式で表わされる。 V 2 =I·t/C (2) where I is the constant current of the constant current source 9, C is the capacitance of the capacitor, and t is the time. The time t 1 until V 2 becomes V 1 is the inversion time of the comparator 5, as will be explained next, and can be set to any value since it is determined by the capacitance and constant current of the capacitor. In FIG. 4a, during V 1 >V 2 (t 1 >t > 0), current flows out from the output terminal 17 of the current inverting circuit 16 and drives the transistor 18 as in the conventional example. Here, if the current value Io of the differential constant current source 4 constituting the comparator 5 is, then the current inverting circuit 16 when V 1 > V 2
The current IOUT flowing out from the output terminal 17 of is IOUT≒Io (3). When V 1 ≦ V 2 , the output of the comparator 5 is inverted, and the output current of the comparator 5 begins to decrease, and the inversion current of the current inversion circuit 16 also decreases, so that the transistor 18
Turn off. When V 2 reaches the steady voltage value determined by the constant voltage circuit 8, the current of the constant current source 9 switches from charging the capacitor 10 to almost flowing to the constant voltage circuit 8. If the constant current value of the constant current source 9 is I1 , the transistors 24 and 25 constitute a current mirror circuit, so the emitter area ratio of the transistors 24 and 25 is 1:n, which is 24,
25 collector currents are divided. Therefore, the collector current Ic of the collector of the transistor 25, which is the output of the current mirror circuit (current inversion circuit), is (4)
It is expressed by the formula.
IC=n/1+nIo …(4)
トランジスタ25のコレクタ電流は電流反転回路
16が発生する漏洩電流I1eakを吸収出きる様(5)
式の条件を満足するICに設定する事でV1≦V2の
条件下で比較回路5が反転しても漏洩電流I1eak
によりトランジスタ18がONする誤動作を防止
出来る。 IC=n/1+nIo...(4) The collector current of the transistor 25 seems to be able to absorb the leakage current I1eak generated by the current inversion circuit 16(5)
By setting an IC that satisfies the conditions of the formula, even if the comparator circuit 5 is inverted under the condition of V 1 ≦ V 2 , the leakage current I1eak will be reduced.
This can prevent malfunctions in which the transistor 18 turns on.
IC≧I1eak …(5)
第4図a及びbにV1、V2、トランジスタ18
のベース・エミツタ間電圧、VBE(18)およびベ
ース電流IB(18)のタイムチヤートを示す。 IC≧I1eak …(5) In Fig. 4 a and b, V 1 , V 2 , transistor 18
The time chart of the base-emitter voltage, VBE (18) and base current IB (18) is shown.
第4図時間t1〜t2の間でトランジスタ18の切
換え動作が完了した後t2以後は、トランジスタ1
8は、完全にOFFしてしまう。 After the switching operation of transistor 18 is completed between time t 1 and time t 2 in FIG. 4, from t 2 onwards, transistor 1
8 is completely turned off.
第5図は本発明の他の実施例を示す回路接続図
で、定電圧回路8を定電圧素子7とトランジスタ
28をダイオード接続したものを直列接続して構
成する。トランジスタ28とトランジスタ26と
で電流反転回路を構成させ構成素子数の節約がで
きる。 FIG. 5 is a circuit connection diagram showing another embodiment of the present invention, in which a constant voltage circuit 8 is constructed by connecting in series a constant voltage element 7 and a transistor 28 connected in a diode manner. The transistor 28 and the transistor 26 constitute a current inversion circuit, and the number of constituent elements can be saved.
以上のように、本発明によれば、比較器出力の
漏洩電流を完全に吸収することができるため、負
荷回路19を誤つて駆動することを防止できる。
さらに本発明によれば、定電流源9および定電圧
素子7と直列に接続した電流反転回路のトランジ
スタ25の出力を用いてリーク吸収用のトランジ
スタ26のオン/オフを制御しているので、定電
圧素子の定電圧特性により第2の基準電圧源12
の出力が定常状態でほぼ一定の電圧レベルに達し
た時に、リーク吸収用トランジスタ26が第1の
電流反転回路16のリーク電流を吸収するように
働く。従つて、リーク吸収用トランジスタ26を
この位置に設けても、それによつてスイツチ用ト
ランジスタ18のスイツチングスピードが低下す
ることはないので、高速なスイツチング特性を維
持したまま、リークによる誤動作を防止できると
いう優れた効果がある。しかも、第2の基準電圧
源12は定電流源9と定電圧素子7を具備してお
り、温度特性が良いため、温度変化に対してリー
ク吸収が左右されることもないという利点があ
る。 As described above, according to the present invention, the leakage current of the comparator output can be completely absorbed, so that the load circuit 19 can be prevented from being driven erroneously.
Further, according to the present invention, since the output of the transistor 25 of the current inverting circuit connected in series with the constant current source 9 and the constant voltage element 7 is used to control the on/off of the transistor 26 for leak absorption, Due to the constant voltage characteristics of the voltage element, the second reference voltage source 12
When the output of the first current reversing circuit 16 reaches a substantially constant voltage level in a steady state, the leakage absorbing transistor 26 acts to absorb the leakage current of the first current inverting circuit 16. Therefore, even if the leakage absorption transistor 26 is provided at this position, the switching speed of the switch transistor 18 will not be reduced, so malfunctions due to leakage can be prevented while maintaining high-speed switching characteristics. This has an excellent effect. Moreover, since the second reference voltage source 12 includes a constant current source 9 and a constant voltage element 7 and has good temperature characteristics, there is an advantage that leak absorption is not influenced by temperature changes.
第1図は従来例を示す回路接続図、第2図a及
びbは従来例を説明する為の説明図で図aは電圧
のタイムチヤート、図bはトランジスタ18のベ
ース電流のタイムチヤート、第3図は本発明の一
実施例を示す回路接続図、第4図a及びbは本発
明を説明する為の説明図で、図aは電圧のタイム
チヤート、図bはトランジスタ18のベース電流
のタイムチヤート、第5図は本発明の他の実施例
を示す回路接続図である。
1,2,15,18,24,25,26,28
……トランジスタ、21,22……抵抗、3……
基準接地、101……電源、4,9……定電流
源、5……比較器、6……ダイオード、7……定
電圧素子、8……定電圧回路、10……コンデン
サー、11……スイツチ、12……第2基準電圧
源、13,20,14,17……端子、16……
電流反転回路、19……負荷回路、23……第1
基準電圧源、27……電流吸収回路。
Fig. 1 is a circuit connection diagram showing a conventional example, Fig. 2 a and b are explanatory diagrams for explaining the conventional example, Fig. a is a time chart of the voltage, Fig. b is a time chart of the base current of the transistor 18, 3 is a circuit connection diagram showing an embodiment of the present invention, and FIGS. 4a and 4b are explanatory diagrams for explaining the present invention. Figure a is a time chart of voltage, and Figure b is a diagram of base current of transistor 18. The time chart and FIG. 5 are circuit connection diagrams showing another embodiment of the present invention. 1, 2, 15, 18, 24, 25, 26, 28
...Transistor, 21, 22...Resistor, 3...
Reference ground, 101... Power supply, 4, 9... Constant current source, 5... Comparator, 6... Diode, 7... Constant voltage element, 8... Constant voltage circuit, 10... Capacitor, 11... Switch, 12...Second reference voltage source, 13, 20, 14, 17...Terminal, 16...
Current inversion circuit, 19...load circuit, 23...first
Reference voltage source, 27... current absorption circuit.
Claims (1)
第2のトランジスタを含む比較器と、該比較器の
一方のトランジスタに第1の基準電圧を印加する
第1基準電圧源と、定電流源および定電圧素子を
有し、連続的に電圧レベルが変化し定常状態では
ほぼ一定の電圧レベルとなる第2の基準電圧を前
記比較器の他方のトランジスタに印加する第2基
準電圧源とを有し、前記比較器の前記一方のトラ
ンジスタの出力端と電源との間に介在された第1
の電流反転回路の出力によつてオン/オフが制御
されるスイツチ用トランジスタとを有するトラン
ジスタ回路において、前記第2基準電圧源の前記
定電流源および前記定電圧素子と直列に第2の電
流反転回路を接続し、該第2の電流反転回路の出
力に応動する第3のトランジスタを前記スイツチ
用トランジスタのベースに接続したことを特徴と
するトランジスタ回路。1 A comparator including first and second transistors whose emitters are commonly connected, a first reference voltage source that applies a first reference voltage to one transistor of the comparator, a constant current source, and a constant current source. a second reference voltage source having a voltage element and applying a second reference voltage whose voltage level changes continuously and whose voltage level is approximately constant in a steady state to the other transistor of the comparator; a first transistor interposed between the output terminal of the one transistor of the comparator and a power supply;
and a switch transistor whose on/off is controlled by the output of a current inversion circuit, wherein a second current inversion circuit is connected in series with the constant current source and the constant voltage element of the second reference voltage source. A transistor circuit, characterized in that a third transistor responsive to the output of the second current inverting circuit is connected to the base of the switching transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2354780A JPS56120206A (en) | 1980-02-27 | 1980-02-27 | Transistor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2354780A JPS56120206A (en) | 1980-02-27 | 1980-02-27 | Transistor circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56120206A JPS56120206A (en) | 1981-09-21 |
JPH0130330B2 true JPH0130330B2 (en) | 1989-06-19 |
Family
ID=12113498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2354780A Granted JPS56120206A (en) | 1980-02-27 | 1980-02-27 | Transistor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56120206A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61149429U (en) * | 1985-03-06 | 1986-09-16 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472946A (en) * | 1977-11-02 | 1979-06-11 | Philips Nv | Threshold switch circuit array |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5470354U (en) * | 1977-10-26 | 1979-05-18 |
-
1980
- 1980-02-27 JP JP2354780A patent/JPS56120206A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472946A (en) * | 1977-11-02 | 1979-06-11 | Philips Nv | Threshold switch circuit array |
Also Published As
Publication number | Publication date |
---|---|
JPS56120206A (en) | 1981-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4406955A (en) | Comparator circuit having hysteresis | |
JPS6223494B2 (en) | ||
KR960016010B1 (en) | Delayed-pulse generator | |
US4645999A (en) | Current mirror transient speed up circuit | |
US4001723A (en) | Oscillator circuits | |
US4551691A (en) | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit | |
JPH0130330B2 (en) | ||
US3904951A (en) | Emitter coupled logic current reference source | |
JPH103321A (en) | Current output circuit | |
JP2829773B2 (en) | Comparator circuit | |
JPS5834497Y2 (en) | Constant voltage circuit with overcurrent protection | |
JPS5928936B2 (en) | Photoelectric switch | |
JPS597765Y2 (en) | Muting signal generation circuit | |
JPH0451091B2 (en) | ||
JPS5833568B2 (en) | current mirror circuit | |
JPS6114275Y2 (en) | ||
JPS5816148B2 (en) | Denatsu Kanno Trigger Cairo | |
JPH0513064Y2 (en) | ||
JPS583131Y2 (en) | current limit circuit | |
JPH05244718A (en) | Heat protective apparatus | |
JP2973654B2 (en) | Static auxiliary relay circuit | |
JPS596478B2 (en) | voltage conversion circuit | |
JPS5853523B2 (en) | Hisenkei impedance warmer | |
JPH0553085B2 (en) | ||
JPH05335916A (en) | Timer device and voltage/current converter |