JPH01300614A - Ring oscillator oscillating circuit - Google Patents
Ring oscillator oscillating circuitInfo
- Publication number
- JPH01300614A JPH01300614A JP63130651A JP13065188A JPH01300614A JP H01300614 A JPH01300614 A JP H01300614A JP 63130651 A JP63130651 A JP 63130651A JP 13065188 A JP13065188 A JP 13065188A JP H01300614 A JPH01300614 A JP H01300614A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- gate
- channel
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 230000010355 oscillation Effects 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電源電圧以外の電圧により発振周波数を連続的
に制御することのできる発振回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an oscillation circuit whose oscillation frequency can be continuously controlled by a voltage other than the power supply voltage.
従来の技術
マイクロプロセッサや各種ロジック回路では、クロック
信号などを発生させるために発振回路を用いる。しかし
、連続的に可変な周波数の信号を発生させようとする場
合、可変抵抗や可変コンデンサが必要となり、これらが
LSI化の障害となる。BACKGROUND OF THE INVENTION Conventional microprocessors and various logic circuits use oscillation circuits to generate clock signals and the like. However, when trying to generate a signal with a continuously variable frequency, variable resistors and variable capacitors are required, and these become obstacles to LSI implementation.
第5図は、連続的に可変な周波数の信号を発生させる従
来から用いられている回路である。FIG. 5 shows a conventionally used circuit for generating a signal with a continuously variable frequency.
第5図において、VDDは電源端子、VSSはグランド
端子、OUTは出力端子である。13゜15.17はP
チャネル型MO8トランジスタ、14.16.18はN
チャネル型MOSトランジスタである。電源端子VDD
−グランド端子vSS間に電源電圧を印加することによ
り自励発振し、可変抵抗19.可変コンデンサ20によ
り発振周波数を制御することができる。In FIG. 5, VDD is a power supply terminal, VSS is a ground terminal, and OUT is an output terminal. 13°15.17 is P
Channel type MO8 transistor, 14.16.18 is N
It is a channel type MOS transistor. Power supply terminal VDD
- Self-oscillation is performed by applying a power supply voltage between the ground terminals vSS and the variable resistor 19. The oscillation frequency can be controlled by the variable capacitor 20.
発明が解決しようとする課題
しかしながら、上記の従来の回路構成では、発振周波数
を制御するための可変抵抗や可変コンデンサが必要とな
るため、この回路をLSI化する場合、可変抵抗や可変
コンデンサが外付部品となってしまう欠点を有していた
。さらに、可変抵抗や可変コンデンサを操作することは
機械的動作を伴うため高速性に欠け、また他の電子回路
による制御性も著しく劣っていた。Problems to be Solved by the Invention However, the conventional circuit configuration described above requires a variable resistor and a variable capacitor to control the oscillation frequency. It had the disadvantage that it became an attached part. Furthermore, since operating variable resistors and variable capacitors involves mechanical movement, it lacks high speed, and controllability using other electronic circuits is also significantly inferior.
本発明は上記従来の問題点を解決するもので、LSI化
した場合でも外付部品を必要とせず、発振周波の制御が
他の電子回路から電気的に可能な発振回路である。The present invention solves the above conventional problems, and is an oscillation circuit that does not require any external components even when implemented as an LSI, and whose oscillation frequency can be electrically controlled from other electronic circuits.
課題を解決するための手段
この目的を達成するために本発明の発振回路は、リング
オシレータを構成するCMOSインバータのPチャネル
型MOSトランジスタのソース・電源ライン間、Nチャ
ネル型MOSトランジスタのソース・グランドライン間
に直列にそれぞれPチャネル型とNチャネル型のMOS
トランジスタを接続し、これら2つのトランジスタのゲ
ート電圧を独立に変えることができるCMOSインバー
タ構成を有している。Means for Solving the Problems In order to achieve this object, the oscillation circuit of the present invention provides an oscillation circuit that operates between the source and power supply line of a P-channel MOS transistor of a CMOS inverter that constitutes a ring oscillator, and between the source and ground of an N-channel MOS transistor. P-channel type and N-channel type MOS are connected in series between the lines.
It has a CMOS inverter configuration in which transistors are connected and the gate voltages of these two transistors can be changed independently.
作用
この構成によって、新たに追加した2つのトランジスタ
のゲート電圧により、リングオシレータの発振周波数を
制御することができ、外付部品も必要としない。また、
電気的に制御できるため、他の電子回路と容易に接続で
きる。Effect: With this configuration, the oscillation frequency of the ring oscillator can be controlled by the gate voltages of the two newly added transistors, and no external components are required. Also,
Since it can be controlled electrically, it can be easily connected to other electronic circuits.
実施例
以下、本発明の実施例について図面を参照しながら説明
する。EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings.
第1図は本発明の第1の実施例における発振回路の回路
図である。第1図において、1,2゜5.6,9.10
はPチャネル型MOSトランジスタ、3,4.7,8,
11.12はNチャネル型MOSトランジスタである。FIG. 1 is a circuit diagram of an oscillation circuit in a first embodiment of the present invention. In Figure 1, 1,2°5.6,9.10
are P-channel MOS transistors, 3, 4.7, 8,
11 and 12 are N-channel type MOS transistors.
このように構成された発振回路について、その動作を説
明する。The operation of the oscillation circuit configured in this way will be explained.
第1図において電源端子VDD−グランド端子VSS間
には電源電圧として5vを印加する。Pチャネル型MO
Sトランジスタのゲート端子VP−グランド端子vSS
間にOV、Nチャネル型MOSトランジスタのゲート端
子VN−グランド端子vSS間に5Vを印加すると、こ
の回路は3段のインバータで構成されたリングオシレー
タと等価な回路となり、一定の周波数で発振し、出力端
子OUTに信号が現われる。1段のインバータの遅延を
d秒とすると発振周波数fHzは以下の式%式%
ここで、Pチャネル型MOSトランジスタのゲート端子
VP−グランド端子vSS間の電圧を上げ、Nチャネル
型MOSトランジスタのゲート端子VN−グランド端子
vSS間の電圧を下げていくと、トランジスタ1.4,
5,8,9.10のドレイン電流が減少するため、イン
バータ1段あたりの遅延が増大し、発振周波数は低下す
る。In FIG. 1, a power supply voltage of 5V is applied between the power supply terminal VDD and the ground terminal VSS. P channel type MO
S transistor gate terminal VP - ground terminal vSS
When OV is applied between the gate terminal VN and the ground terminal vSS of the N-channel MOS transistor, this circuit becomes a circuit equivalent to a ring oscillator composed of three stages of inverters, and oscillates at a constant frequency. A signal appears at the output terminal OUT. If the delay of one stage of inverter is d seconds, the oscillation frequency fHz is determined by the following formula. When the voltage between terminal VN and ground terminal vSS is lowered, transistor 1.4,
Since the drain currents of 5, 8, and 9.10 decrease, the delay per inverter stage increases and the oscillation frequency decreases.
以上のように本実施例によれば、端子VP−グランド端
子vSS間、端子VN−グランド端子vSS間の電圧に
より、出力端子OUTに現れる発振周波数を連続的に制
御することができる。また、トランジスタのみで構成さ
れているためLSIに容易に組み込むことができ、外付
部品も必要としない。As described above, according to this embodiment, the oscillation frequency appearing at the output terminal OUT can be continuously controlled by the voltage between the terminal VP and the ground terminal vSS and between the terminal VN and the ground terminal vSS. Furthermore, since it is composed only of transistors, it can be easily incorporated into an LSI and does not require any external parts.
第2図は本発明の第2の実施例である。第2図において
21,22,25.26.29はPチャネル型MOSト
ランジスタ、23.24.27゜28.30はNチャネ
ル型MO8トランジスタでアル。VP−VSS間、VN
−VSS間の電圧により発振周波数を制御することがで
きる。また、R−VSS間をOVとすることで発振を停
止させることかできる。FIG. 2 shows a second embodiment of the invention. In FIG. 2, 21, 22, 25, 26, and 29 are P-channel type MOS transistors, and 23, 24, 27, and 28.30 are N-channel type MO8 transistors. Between VP and VSS, VN
The oscillation frequency can be controlled by the voltage between -VSS. Furthermore, oscillation can be stopped by setting OV between R and VSS.
第3図は本発明の第3の実施例である。第3図において
、31a、31bはマルチプレクサ、32aは本発明の
第2の実施例による発振回路である。FIG. 3 shows a third embodiment of the invention. In FIG. 3, 31a and 31b are multiplexers, and 32a is an oscillation circuit according to the second embodiment of the present invention.
So、Slからノ入力信号によりVPI 〜VP4゜V
NI〜VN4の入力を切り換えることができる。VPI ~ VP4°V depending on input signals from So and Sl
Inputs from NI to VN4 can be switched.
本発明の発振回路は可変抵抗や可変コンデンサを操作す
るという機械的動作を必要としないので、第3の実施例
のような構成とすることにより、周波数の制御を高速に
行うことができる。Since the oscillation circuit of the present invention does not require mechanical operations such as operating variable resistors and variable capacitors, by adopting the configuration as in the third embodiment, frequency control can be performed at high speed.
なお、So、SLにS2.S3・・・・・・と加えると
、より多くの電圧を選択することができ、得られる周波
数も多様なものとなる。In addition, So, SL and S2. If S3... is added, more voltages can be selected and the resulting frequencies will be more diverse.
第4図は本発明の第4の実施例である。第4図において
、33a、33bはDA変換器、32bは第2の実施例
における発振回路である。FIG. 4 shows a fourth embodiment of the present invention. In FIG. 4, 33a and 33b are DA converters, and 32b is an oscillation circuit in the second embodiment.
INよりデジタル信号を入力する。量子化が8bitで
行われていれば、256段階の周波数を得ることができ
る。Input a digital signal from IN. If quantization is performed using 8 bits, 256 levels of frequency can be obtained.
このようにしても、周波数の制御を高速に行うことがで
きる。Even in this case, frequency control can be performed at high speed.
発明の効果
以上のように本発明は、電圧により発振周波数を制御す
ることができるから、LSI化しても外付部品の必要が
なく、他の電子回路からの制御も高速に行うことができ
る。Effects of the Invention As described above, in the present invention, since the oscillation frequency can be controlled by voltage, there is no need for external components even if it is implemented as an LSI, and control from other electronic circuits can be performed at high speed.
第1図〜第4図は本発明の第1〜第4の各実施例におけ
る発振回路の回路図ないしはブロック図、第5図は従来
の発振回路の回路図である。
1.2,5,6,9.10.13,15.17゜21.
22.25.26.29・・・・・・Pチャネル型MO
Sトランジスタ、3,4,7,8,11.12゜14.
16.18,23,24,27,28.30・・・・・
・Nチャネル型MOSトランジスタ、19・・・・・・
可変抵抗、20・・・・・・可変コンデンサ、31a。
31b・・・・・・マルチプレクサ、32a、32b・
・・・・・本発明の第2の実施例における発振回路、3
3a。
33b・・・・・・DA変換器。
代理人の氏名 弁理士 中尾敏男 ほか1名第1図
第2図1 to 4 are circuit diagrams or block diagrams of oscillation circuits in first to fourth embodiments of the present invention, and FIG. 5 is a circuit diagram of a conventional oscillation circuit. 1.2,5,6,9.10.13,15.17゜21.
22.25.26.29...P channel type MO
S transistor, 3, 4, 7, 8, 11.12°14.
16.18, 23, 24, 27, 28.30...
・N-channel MOS transistor, 19...
Variable resistor, 20... Variable capacitor, 31a. 31b...Multiplexer, 32a, 32b.
...Oscillation circuit in the second embodiment of the present invention, 3
3a. 33b...DA converter. Name of agent: Patent attorney Toshio Nakao and one other person Figure 1 Figure 2
Claims (1)
ラインに接続し、前記第1のPチャネル型MOSトラン
ジスタのドレインを第2のPチャネル型MOSトランジ
スタのソースに接続し、前記第2のPチャネル型MOS
トランジスタのドレインを第1のNチャネル型MOSト
ランジスタのドレインに共通接続し、前記第1のNチャ
ネル型MOSトランジスタのソースを第2のNチャネル
型MOSトランジスタのドレインに接続し、前記第2の
Nチャネル型MOSトランジスタのソースをグランドラ
インに接続し、前記第2のPチャネル型MOSトランジ
スタのゲートと前記第1のNチャネル型MOSトランジ
スタのゲートとを共通接続し、前記第2のPチャネル型
MOSトランジスタと前記第1のNチャネル型MOSト
ランジスタとの共通ゲート、および同共通ドレインを、
それぞれ、入力端子および出力端子とし、前記第1のP
チャネル型MOSトランジスタのゲートおよび前記第2
のNチャネル型MOSトランジスタのゲートの各電圧を
、それぞれ、独立に制御可能とした構成のCMOSイン
バータをそなえたリングオシレータ型発振回路。A source of a first P-channel MOS transistor is connected to a power supply line, a drain of the first P-channel MOS transistor is connected to a source of a second P-channel MOS transistor, and a source of the first P-channel MOS transistor is connected to a power supply line. M.O.S.
The drains of the transistors are commonly connected to the drains of the first N-channel MOS transistors, the sources of the first N-channel MOS transistors are connected to the drains of the second N-channel MOS transistors, and the drains of the second N-channel MOS transistors are connected in common. The source of the channel type MOS transistor is connected to a ground line, the gate of the second P channel type MOS transistor and the gate of the first N channel type MOS transistor are commonly connected, and the second P channel type MOS transistor is connected to the ground line. A common gate and common drain of the transistor and the first N-channel MOS transistor,
respectively, and the first P
The gate of the channel type MOS transistor and the second
A ring oscillator type oscillator circuit equipped with a CMOS inverter configured to be able to independently control each voltage at the gate of an N-channel MOS transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63130651A JPH01300614A (en) | 1988-05-27 | 1988-05-27 | Ring oscillator oscillating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63130651A JPH01300614A (en) | 1988-05-27 | 1988-05-27 | Ring oscillator oscillating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01300614A true JPH01300614A (en) | 1989-12-05 |
Family
ID=15039348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63130651A Pending JPH01300614A (en) | 1988-05-27 | 1988-05-27 | Ring oscillator oscillating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01300614A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152334A (en) * | 1992-11-06 | 1994-05-31 | Mitsubishi Electric Corp | Ring oscillator and constant voltage generating circuit |
-
1988
- 1988-05-27 JP JP63130651A patent/JPH01300614A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152334A (en) * | 1992-11-06 | 1994-05-31 | Mitsubishi Electric Corp | Ring oscillator and constant voltage generating circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5136260A (en) | PLL clock synthesizer using current controlled ring oscillator | |
US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
JP3144700B2 (en) | Ring oscillator, ring oscillator compensation circuit, and ring oscillator compensation method | |
KR900005455A (en) | Output buffer circuit with level shift function | |
JPH0716158B2 (en) | Output circuit and logic circuit using the same | |
JP2002290230A (en) | Cmos inverter | |
JPH0334566A (en) | Cmos-ecl output buffer circuit | |
US5485110A (en) | ECL differential multiplexing circuit | |
JPH0258806B2 (en) | ||
JPH01300614A (en) | Ring oscillator oscillating circuit | |
JPH0254698B2 (en) | ||
JPH0348520A (en) | Analog switch circuit | |
JPH08181600A (en) | Level shift circuit | |
JPH04217116A (en) | Output circuit | |
JPH0494210A (en) | Voltage controlled oscillator circuit | |
JPS594890B2 (en) | digital circuit | |
JP3118159B2 (en) | Ring oscillation circuit | |
JPH03206712A (en) | Output circuit | |
JPH11145727A (en) | Oscillation circuit | |
JPS60114028A (en) | Logical circuit | |
JPH04188910A (en) | Voltage controlled oscillation circuit | |
JP2782287B2 (en) | Programmable logic device, oscillator circuit using programmable logic device and method of operating the same | |
JPH08222947A (en) | Oscillation circuit | |
JPH04117706A (en) | Semiconductor integrated circuit device | |
JPH05343956A (en) | Voltage controlled oscillation circuit |