JPH01300226A - Matrix array substrate and its manufacture - Google Patents

Matrix array substrate and its manufacture

Info

Publication number
JPH01300226A
JPH01300226A JP63130379A JP13037988A JPH01300226A JP H01300226 A JPH01300226 A JP H01300226A JP 63130379 A JP63130379 A JP 63130379A JP 13037988 A JP13037988 A JP 13037988A JP H01300226 A JPH01300226 A JP H01300226A
Authority
JP
Japan
Prior art keywords
metal
insulator
substrate
lower metal
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63130379A
Other languages
Japanese (ja)
Inventor
Hiroshi Morita
廣 森田
Keiko Ishizawa
石澤 慶子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63130379A priority Critical patent/JPH01300226A/en
Publication of JPH01300226A publication Critical patent/JPH01300226A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the resistance of a wiring electrode by putting the pattern of a base conduction diagram behind the pattern of lower metal at the part where an MIM element is present, and further making an insulator layer at the periphery of the base conduction diagram thicker than the insulator of the MIM element. CONSTITUTION:The lower metal 14 of a nonlinear resistance element in electrically connected metal-insulator-metal(MIM) element structure on a side closer to a substrate 10 is formed by interposing a base conductive layer 15 which is lower in specific resistance than the lower metal 14 between the lower metal and substrate 10, the pattern of this base conductive layer 15 is put behind the pattern of the lower metal 14 at the part where the MIM element is present, and the insulator layer 17 is formed at the periphery of the lower conductive layer 15. The insulator layer 17 is thicker than the insulator 16 of the MIM element. Therefore, a current which flows through the insulator layer 17 at the periphery of the base conductive layer 15 becomes extremely small. Consequently, the resistance of the wiring electrode for applying a signal from outside is reducible without spoiling the current-voltage characteristics of the MIM element.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、スイッチング素子としてMIM()let
al−1nsulator−)tetal )素子を用
いたマトリックスアレイ基板とその製造方法に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) This invention uses MIM()let as a switching element.
The present invention relates to a matrix array substrate using an al-1nsulator-)tetal) element and a method for manufacturing the same.

(従来の技術) 近年、液晶表示器を用いた表示装置は、時計・電卓・計
測機器等の比較的簡単なものから、パーソナル・コンピ
ューター、ワード・プロセッサー、更にはOA用の端末
機器、TV画像表示等の大容量情報表示用途に使用され
てきている。こうした大容量の液晶表示装置においては
、マトリックス表示のマルチプレックス駆動方式が一般
に採用されている。ところがこの方式は、液晶自身の本
質的な特性によって、表示部分(オン画素)と非表示部
分(オフ画素)のコントラスト比の点では、200本程
麻の走査線を有する場合でも不十分であり、更に走査線
が500本以上程度の大規模なマトリックス駆動を行な
う場合には、コントラストの劣化が致命的であった。
(Prior Art) In recent years, display devices using liquid crystal displays have been used for everything from relatively simple devices such as watches, calculators, and measuring instruments to personal computers, word processors, and even terminal equipment for office automation and TV images. It has been used for displaying large amounts of information such as displays. In such large-capacity liquid crystal display devices, a matrix display multiplex driving method is generally adopted. However, due to the essential characteristics of the liquid crystal itself, this method is insufficient in terms of contrast ratio between display areas (on pixels) and non-display areas (off pixels) even when it has about 200 scanning lines. Furthermore, when performing large-scale matrix driving with approximately 500 or more scanning lines, the deterioration of contrast is fatal.

そして、この液晶表示装置のもつ欠点を解決するための
開発が、各所で盛んに行われている。その一つの方向が
、個々の画素を直接にスイッチ駆動するものである。そ
の場合のスイッチング素子として薄膜トランジスタが採
用されている。薄膜トランジスタを構成する半導体とし
て、これまで単結晶シリコン、多結晶シリコン、セレン
化カドミウム及びテルル等の種々の材料が提案されてき
たが、現在は非晶質シリコンが最も多く研究されている
。しかしながら、この種の液晶表示器の製造においては
、微細加工工程が数回必要となり、工程が複雑で歩留り
が悪くなることがあった。この結果、製品コストが高く
なり、また、大規模な液晶表示器の製造か著しく困難と
なつ°Cいた。
Developments to solve the drawbacks of this liquid crystal display device are actively being carried out in various places. One direction is to directly switch drive individual pixels. Thin film transistors are used as switching elements in this case. Various materials such as single crystal silicon, polycrystalline silicon, cadmium selenide, and tellurium have been proposed as semiconductors constituting thin film transistors, but amorphous silicon is currently being studied the most. However, in manufacturing this type of liquid crystal display, several microfabrication steps are required, which may result in complicated steps and poor yield. As a result, product costs have increased and manufacturing of large-scale liquid crystal displays has become extremely difficult.

スイッチング素子列(アレイ)を用いた別の方向として
、非線形抵抗素子を用いたものかある。
Another way to use a switching element array is to use a nonlinear resistance element.

非線形抵抗素子は、薄膜トランジスタの二端子に比べて
、基本的に二端子で構造か簡単であり、製造が容易であ
る。このため、製品歩留りの向上が期待でき、コスト低
下の利点がある。
A nonlinear resistance element basically has two terminals and has a simpler structure than a thin film transistor, which has two terminals, and is easier to manufacture. Therefore, an improvement in product yield can be expected, and there is an advantage in cost reduction.

非線形抵抗素子は、薄膜トランジスタと同様の材料を用
いて、接合形成したダイオードの型、酸化亜鉛を用いた
バリスタの型、電極間に絶縁物を挟んだ金属−絶縁層−
金属(MIM)型、更には金属電極間に半導電性の層(
MS I )を用いた型等が開発されている。
Nonlinear resistance elements are made of the same materials as thin film transistors, such as diode type junctions, varistor types using zinc oxide, and metal insulating layers with an insulator sandwiched between electrodes.
Metal (MIM) type, and even semiconductive layer (
Molds using MSI) have been developed.

このうらMIM型は、構造が最も簡単なものの一つで、
現在のところ実用化が最も近いということができる。第
7図はMIM素子を有するアレイ基板の一画素部分の一
例を示す断面図である。これを製造工程に従って説明す
ると、まず、ガラス基板1上にタンタル(Ta)膜2を
スパッタリング法や真空蒸着法等の薄膜形成法により形
成し、写真蝕刻法により所望のパターンにする。これに
より、配線とMIMの片側の電極とが形成される。
This Ura MIM type has one of the simplest structures,
At present, it can be said that this is the closest to practical application. FIG. 7 is a cross-sectional view showing an example of a pixel portion of an array substrate having MIM elements. To explain this according to the manufacturing process, first, a tantalum (Ta) film 2 is formed on a glass substrate 1 by a thin film forming method such as a sputtering method or a vacuum evaporation method, and a desired pattern is formed by a photolithography method. As a result, wiring and an electrode on one side of the MIM are formed.

次に、Ta膜2をクエン酸水溶液等を用いた陽極酸化法
により化成し、酸化膜3を形成する。更に、MIMのも
う片方の電極としてクロム(Cr)膜4を、薄膜形成法
により形成することにより、MIM素子が完成する。更
にこの債には、画像表示用の透明電極5を形成すればよ
い。こうした基本的な製造技術は特開昭55−1612
73号公報に開示され、その改良技術が特開昭58−1
78320号公報等に示されている。
Next, the Ta film 2 is chemically converted by an anodic oxidation method using a citric acid aqueous solution or the like to form an oxide film 3. Furthermore, a chromium (Cr) film 4 is formed as the other electrode of the MIM by a thin film formation method, thereby completing the MIM element. Furthermore, a transparent electrode 5 for image display may be formed on this bond. This basic manufacturing technology was published in Japanese Patent Application Laid-Open No. 55-1612.
It was disclosed in Japanese Patent Publication No. 73, and its improved technology was published in Japanese Unexamined Patent Publication No. 58-1.
This is shown in JP-A No. 78320 and the like.

(発明が解決しようとする課題) 従来のMIM素子は、特開昭55−161273号公報
に記載されているように、MIM素子の片側の電極を構
成する金属を配線にも用いている。このため、必ずしも
電気抵抗の小ざい材料を用いることができず、多く使用
されているタンタル(β−Ta)等は比較的抵抗の高い
材料である。配線電極の抵抗を低下させることは、表示
面積の大型化には不可欠の課題でおる。
(Problems to be Solved by the Invention) In the conventional MIM element, as described in Japanese Unexamined Patent Publication No. 55-161273, the metal constituting the electrode on one side of the MIM element is also used for wiring. For this reason, it is not necessarily possible to use a material with low electrical resistance, and the commonly used materials such as tantalum (β-Ta) have relatively high resistance. Reducing the resistance of wiring electrodes is an essential issue in increasing the display area.

この発明は上記した事情に鑑みてなされたものであり、
フォトリソグラフィー工程を従来に比べ増加させること
なく、配線電極の抵抗を低減することが可能なマトリッ
クスアレイ基板とその製造方法を提供することを目的と
する。
This invention was made in view of the above circumstances,
It is an object of the present invention to provide a matrix array substrate and a method for manufacturing the same that can reduce the resistance of wiring electrodes without increasing the number of photolithography steps compared to conventional ones.

[発明の構成] (課題を解決するための手段) 請求項1記載の発明のマトリックスアレイ基板では、非
線形抵抗素子としてのMIM素子における基板に近い側
の下部金属は基板との間に下部金属より比抵抗が低い下
地導電層を介在してなり、この下地導電層のパターンは
MIM素子の存在する部分で下部金属のパターンより後
退しており、更に下地導電層の周囲の絶縁体層の厚さを
MIM素子の絶縁体の厚さより大ぎくとっている。
[Structure of the Invention] (Means for Solving the Problems) In the matrix array substrate of the invention according to claim 1, the lower metal on the side closer to the substrate in the MIM element as a nonlinear resistance element has a gap between the lower metal and the substrate. A base conductive layer with low specific resistance is interposed, and the pattern of this base conductive layer is set back from the lower metal pattern in the area where the MIM element is present, and the thickness of the insulating layer around the base conductive layer is is set to be much larger than the thickness of the insulator of the MIM element.

また、請求項2記載の発明のマトリックスアレイ基板の
製造方法では、基板上に非線形抵抗素子の下部金属及び
配線電極となる、抵抗の比較的低い(少なくともβ−T
aの抵抗率より低い)金属のパターンを形成し、その金
属パターン及び他の塞板表面全体(膜形成時や工程上必
要により除かれる部分を考慮してほぼ全体の意味)に、
非線形抵抗素子を構成する絶縁体となるべき絶縁層を形
成する。薄膜の形成法は蒸着、スパッタリング、CVD
 (Chemical Vapor Depositi
on )及び塗布等といった種々の方法があるが、この
発明では、特性上好ましい金属の陽極化成により得られ
た陽極酸化膜を用いる。従って、工程的には、金属を薄
く全面に形成した後、これを完全に酸化して、絶縁層を
形成すればよい。そこで、この薄い金属を陽極酸化する
最適電流密度の検討を行なったところ、電流密度が小さ
いと化成時間が長くかかってしまうのに対し、電流密度
が大きいと全面均一に化成されず、化成されなかった金
属が点状に残ってしまって透過率が下がらないという問
題があった。本発明者は、全面均一性と実用範囲の化成
時間を両立できる化成電流密度条件を検討し、電流密度
o、 oi〜0.1mA/criの範囲が好ましいこと
を見い出した。また、下層にある下部金属も一部酸化さ
れる場合もあり得るので、下部金属の酸化物もある程度
、MIM素子の絶縁層として使用可能なものであること
が好ましい。次に、MIM索子の上部金属のパターンの
形成と透明導電膜よりなる表示画素電極の形成を行なっ
て、配線電極の抵抗を下げたマトリックスアレイ基板を
実現できる。
In addition, in the method for manufacturing a matrix array substrate of the invention as claimed in claim 2, the lower metal and wiring electrodes of the nonlinear resistance element are formed on the substrate with relatively low resistance (at least β-T).
Form a metal pattern (resistivity lower than that of a) on the entire surface of the metal pattern and other plugging plates (meaning almost the entire surface, taking into account the parts that are removed as necessary during film formation or in the process),
An insulating layer that is to become an insulator constituting a nonlinear resistance element is formed. Thin film formation methods include vapor deposition, sputtering, and CVD.
(Chemical Vapor Deposit
There are various methods such as on) and coating, but in this invention, an anodic oxide film obtained by anodization of a metal, which is preferable in terms of characteristics, is used. Therefore, in terms of process, it is sufficient to form a thin metal over the entire surface and then completely oxidize it to form an insulating layer. Therefore, we investigated the optimal current density for anodizing this thin metal, and found that if the current density was low, the formation time would take a long time, but if the current density was high, the formation would not be uniform over the entire surface, and no formation would occur. There was a problem in that the metal remained in dots and the transmittance did not decrease. The present inventor investigated formation current density conditions that can achieve both uniformity over the entire surface and a practical formation time, and found that a current density o, in the range of oi to 0.1 mA/cri is preferable. Furthermore, since there is a possibility that the lower metal in the underlying layer may also be partially oxidized, it is preferable that the oxide of the lower metal can also be used to some extent as an insulating layer of the MIM element. Next, by forming the upper metal pattern of the MIM cable and forming the display pixel electrode made of a transparent conductive film, it is possible to realize a matrix array substrate in which the resistance of the wiring electrodes is lowered.

(作 用) 請求項1記載の発明のマトリックスアレイ基板では、下
地導電層のパターンがMIM素子の下部金属のパターン
より後退していて、下地導電層の周囲に形成した絶縁体
層の厚さがMIM素子部の絶縁体の厚さよりも厚いため
、下地導電層の周囲の絶縁体層を流れる電流は極めて少
なくなる。この結果、MIM素子の電流−電圧特性を損
なうことなく、外部から信号を印加するための配線電極
の抵抗を低減することができる。
(Function) In the matrix array substrate of the invention as claimed in claim 1, the pattern of the base conductive layer is set back from the lower metal pattern of the MIM element, and the thickness of the insulator layer formed around the base conductive layer is Since it is thicker than the insulator of the MIM element portion, the current flowing through the insulator layer around the base conductive layer is extremely small. As a result, the resistance of the wiring electrode for applying a signal from the outside can be reduced without impairing the current-voltage characteristics of the MIM element.

そして、このマトリックスアレイ基板を得るために、こ
の発明では次のような方法を用いている。
In order to obtain this matrix array substrate, the following method is used in the present invention.

即ち、まずTaを基板上に成膜する前に、AI、Cr、
Ti、N i、Mo、Nb及びW等の下地導電層を少な
くとも一層形成する。この後、Taのパターニングを行
うが、その下の下地導電層がTaのパターン外に出ない
ようにする必要がある。
That is, before forming a Ta film on a substrate, AI, Cr,
At least one base conductive layer of Ti, Ni, Mo, Nb, W, etc. is formed. After this, Ta is patterned, but it is necessary to prevent the underlying conductive layer below from coming out of the Ta pattern.

これはTaのパターニング1変に、この導電層のみ選択
的にエツチングすることで達成できる。例えば、A1や
Moを下地導電層に選んだ場合には、HCL−HNO3
系のエッチャントを用いればTaは変化せずに、下地導
電層のみエツチングされる。また、ドライエツチング法
にても、種々のガスの反応性をよく調べたうえで、選択
エツチング可能な組合せ・条件が見い出せる。
This can be achieved by selectively etching only this conductive layer after patterning Ta. For example, if A1 or Mo is selected as the underlying conductive layer, HCL-HNO3
If a series etchant is used, only the underlying conductive layer is etched without changing Ta. Furthermore, even in the dry etching method, combinations and conditions that allow selective etching can be found by carefully examining the reactivity of various gases.

次に、このようにして1qた金属二層パターンを陽極酸
化する。陽極酸化法は苅象とする金属に応じて種々の被
膜をもたらす。ここでは、本来のMIM素子を形成する
下部金属の陽極酸化膜に対し、下地導電層により形成さ
れる陽極酸化膜の厚さを厚くするような材料の組合せや
陽極化成条件を選ぶ。一般に、MIM素子の絶縁体層は
一定の電流が流れるような緻密な膜、即ちバリア被膜で
あり、Taの陽極化成膜がこれに該当する。これに対し
A1の被膜は、電解液が極めて中性に近い場合以外は、
ポーラスな被膜となる。形成過程からいえば、バリア被
膜は一定の化成電圧から一義的に決まる厚さを有し、化
成時間はある長さを限度に厚さの飽和をもたらす。他方
、ポーラス被膜は時間とともに膜厚が増加する傾向をも
つ。これらを巧みに組み合せることにより、この発明が
実現される。第3図はTaとA1の陽#A酸化被膜の成
長−時間依存性を示す図である。同図かられかるようk
、電解液5%のクエン酸で化成電圧36Vとしたときに
、Ta陽極酸化膜は15分後に0.06μmとなり飽和
したのに対し、A1陽極酸化被膜は1時間後に0.3μ
mとなり、その俊、時間に比例して増加した。そして3
時間後には、膜厚差が0.84μmとなり、もともとの
TaのパターンとA1のパターンとの差が0.9μmの
ものについて、はぼ同一の境界となることがわかった。
Next, the 1q metal double layer pattern thus obtained is anodized. Anodic oxidation produces a variety of coatings depending on the metal being treated. Here, a combination of materials and anodization conditions are selected so that the thickness of the anodic oxide film formed by the base conductive layer is thicker than that of the lower metal anodic oxide film forming the original MIM element. In general, the insulator layer of an MIM element is a dense film through which a constant current flows, that is, a barrier film, and an anodized film of Ta falls under this category. On the other hand, the A1 coating, except when the electrolyte is extremely neutral,
It becomes a porous film. In terms of the formation process, the barrier film has a thickness that is uniquely determined by a constant formation voltage, and the formation time saturates the thickness within a certain length. On the other hand, porous films tend to increase in film thickness over time. This invention is realized by skillfully combining these. FIG. 3 is a diagram showing the growth-time dependence of a positive #A oxide film of Ta and A1. You can read it from the same figure.
When the electrolytic solution was 5% citric acid and the formation voltage was 36 V, the Ta anodic oxide film reached saturation with a thickness of 0.06 μm after 15 minutes, whereas the A1 anodic oxide film had a thickness of 0.3 μm after 1 hour.
m, and its speed increased in proportion to time. and 3
After some time, the film thickness difference was 0.84 μm, and it was found that the original Ta pattern and the A1 pattern had almost the same boundary when the difference was 0.9 μm.

ここで、MIM素子の上部金属として例えばCrを形成
ずれば、Cr−Ta間は0.06 μm、 Cr−A 
I間は0.9μmとなり、上部電極(Cr)と下部電極
(Ta/A I >との間に電圧を印加した場合、好ま
しいTa205を流れる電流が好ましくないAl2O3
(このような構成では非線形特性が生じない)を流れる
電流に比して、極めて大きくなり、配線部分の抵抗を低
下せしめた上で、良好なI−■特性、強いてはスイッチ
ング特性を示すことができる。
Here, if, for example, Cr is formed as the upper metal of the MIM element, the distance between Cr and Ta is 0.06 μm, and the distance between Cr and A is 0.06 μm.
The distance between I is 0.9 μm, and when a voltage is applied between the upper electrode (Cr) and the lower electrode (Ta/A
(Nonlinear characteristics do not occur in such a configuration), the current is extremely large, and it is possible to reduce the resistance of the wiring part and exhibit good I-■ characteristics, even switching characteristics. can.

一方、請求項2記載の発明に関連して、各種組成比のN
b−丁a合金膜の試料を作成し、その比抵抗を調べたと
ころ第4図に示すようになった。
On the other hand, in relation to the invention described in claim 2, N of various composition ratios
A sample of the b-choa alloy film was prepared and its resistivity was investigated, as shown in FIG. 4.

即ち、Taの組成比が90%以下のとぎに、その比抵抗
は正方晶Taの180〜200μΩ・cmであるのに比
べて、かなり小さいことがわかった。そこで、各種試料
について、合金膜のパターニング及び陽極酸化を行い、
更に、この上に電極を形成することにより、MIM素子
を形成した。そして、これらの素子について、その電流
−電圧特性を測定したところ、Ta組成比が20〜90
%のものが良好な特性を示すことがわかった。なお、こ
こでは、印加電圧の極性に対する電流の対称性や一定電
圧(例えば2 V、l0V)での電流密度の大きさを考
慮した。従って、これらの合金を用いることにより、電
極配線抵抗を低くし、例えば液晶装置内部での印加電圧
波形歪みや、電圧実効値の低下を抑えることができ、よ
り大型の表示が可能となる。
That is, it has been found that when the composition ratio of Ta is 90% or less, the specific resistance is considerably smaller than that of tetragonal Ta, which is 180 to 200 μΩ·cm. Therefore, we performed patterning and anodic oxidation of the alloy film on various samples.
Furthermore, an MIM element was formed by forming an electrode on this. When we measured the current-voltage characteristics of these elements, we found that the Ta composition ratio was 20 to 90.
% showed good properties. Note that here, the symmetry of the current with respect to the polarity of the applied voltage and the magnitude of the current density at a constant voltage (for example, 2 V, 10 V) were taken into consideration. Therefore, by using these alloys, it is possible to lower the electrode wiring resistance and suppress, for example, distortion of the applied voltage waveform inside the liquid crystal device and reduction in the effective voltage value, thereby enabling a larger display.

ここで、この発明におりる電極材料について詳しく述べ
る。本来、MIM索子として好ましき特性は、Taを中
心とした片方の電極金属の酸化物に寄るところが大きい
。この点から、MIM素子の絶縁体を形成する金属酸化
物の金属としてTa、W、Nb、Mo、AI、Ti及び
Zr等或いはこれらの合金が推奨される。特に、Ta及
び王a−W、Ta−MO,Ta−Nb、Ta−T i 
、Ta−7−r等のTaを主成分とする合金が良好なM
IM特性(十分な電流−電圧特性)を示すことが、本発
明者の実験により明らかになっている。これらの酸化物
層の形成方法は種々あり、いずれもこの発明に適用可能
であるが、上述の、金属を所定の電解液により陽極化成
して得た膜は、特性上とりわけ好ましい。陽極酸化では
、Ta及びその合金膜は約2.5倍の体積を有する酸化
物に変化する。
Here, the electrode material according to the present invention will be described in detail. Originally, the preferable characteristics for an MIM cord are largely based on the oxide of one electrode metal, mainly Ta. From this point of view, Ta, W, Nb, Mo, AI, Ti, Zr, etc., or alloys thereof are recommended as the metal oxide for forming the insulator of the MIM element. In particular, Ta and Wang a-W, Ta-MO, Ta-Nb, Ta-Ti
, Ta-7-r and other Ta-based alloys are good M
Experiments conducted by the present inventor have revealed that it exhibits IM characteristics (sufficient current-voltage characteristics). There are various methods for forming these oxide layers, and any of them can be applied to the present invention, but the above-mentioned film obtained by anodizing a metal with a predetermined electrolyte is particularly preferable in terms of characteristics. In anodic oxidation, the Ta and its alloy films change into oxides having about 2.5 times the volume.

従って、予め金属層を0.004〜0.4μmの厚さに
形成しておくことにより、0.01〜0.1μmの厚さ
の酸化膜が1qられ、好ましくは、0.04〜O,Oa
μmの厚さがよい。
Therefore, by forming the metal layer in advance to a thickness of 0.004 to 0.4 μm, an oxide film of 0.01 to 0.1 μm in thickness can be obtained. Oa
A thickness of μm is preferable.

従来、金属膜(Ta等)の表面層を陽極酸化膜に転化す
るには、所定の厚みに相当する化成電圧(本発明者の実
験によればTaの場合は0.00167μm/V)を選
び、一定の電流密度(通常、0.1〜10mA/ ct
it )で、残余電流があるレベル以下となるまで化成
を行なっていた。しかしながら、薄い金属膜全体を陽極
酸化する場合には、電流密度をある範囲に限定しない限
り、均一な酸化膜を実用的な時間内で形成できないこと
を本発明者は見出した。
Conventionally, in order to convert the surface layer of a metal film (Ta, etc.) into an anodic oxide film, a forming voltage (0.00167 μm/V in the case of Ta, according to the inventor's experiments) corresponding to a predetermined thickness was selected. , constant current density (typically 0.1-10 mA/ct
it), chemical conversion was performed until the residual current became below a certain level. However, the inventors have discovered that when anodizing the entire thin metal film, a uniform oxide film cannot be formed within a practical time unless the current density is limited to a certain range.

次に、この発明に至る実験結果について述べる。Next, the experimental results that led to this invention will be described.

第5図は陽極酸化電流密度と透過率との関係を示す図で
ある。同図かられかるように、0.1mA/ crA以
下、より好ましくは0.08 mA/ri以下の電流密
度とした場合、化成されなかった金属が点状に残って、
透過率を下げ外観、強いては特性を低下させることにな
った。また、第6図は陽極酸化電流密度と化成時間との
関係を示す図である。同図かられかるように、電流密度
が小さいと化成時間が長くかかつてしまう。実用上、化
成時間は2時間以上かかることが好ましくなく、この限
りにおいて、電流密度は0.01 mA/cff1以上
と決定される。
FIG. 5 is a diagram showing the relationship between anodic oxidation current density and transmittance. As can be seen from the figure, when the current density is 0.1 mA/crA or less, more preferably 0.08 mA/ri or less, unconverted metal remains in dots,
This lowered the transmittance, resulting in a deterioration of the appearance and, ultimately, the characteristics. Further, FIG. 6 is a diagram showing the relationship between anodizing current density and anodizing time. As can be seen from the figure, when the current density is low, the formation time becomes long and long. Practically, it is not preferable that the formation time takes more than 2 hours, and within this limit, the current density is determined to be 0.01 mA/cff1 or more.

故に、薄い金属を陽極酸化する最適電流密度を検討した
結果、陽極化成時の電流密度は0.01〜0、1m^/
dがよいことがわかった。
Therefore, as a result of studying the optimal current density for anodizing thin metals, the current density during anodization is 0.01~0.1m^/
It turns out that d is good.

また、非線形抵抗素子の下部金属は、酸化物を形成する
のに用いた金属より比抵抗が低い材料で形成することが
特性上好ましい。この理由は、下部金属が給電用の配線
電極を兼ねるためであり、この部分の抵抗を下げること
が信号波形や走査波形の不均一や電位低下を防止し、よ
り多数のラインを駆動することが可能にするので、表示
容量の増大や大画面化という技術要請に合うてくる。し
かしながら、MIM素子の特性上、金属の種類は限定さ
れる。この発明では、絶縁体に転化すべき金属の一部が
残って、下部金属の一部となり1qることもあるが、多
くは逆に低抵抗を意図して選択使用された下部金属の一
部が酸化されて、MIM素子の絶縁体の一部を形成する
ことが起こりやすい。このため、低抵抗として選ばれた
下部金属も、MIM素子の絶縁体に転化可能な材料であ
る方がよい。例えば、絶縁体層Ta205とした場合、
下部金属としてl−aとMOの合金、TaとWの合金及
びl−aとNbの合金等といったTaに比べて抵抗が大
ぎく低下するような材料を選べばよいことになる。また
、絶縁体層を1’−aとMOの合金(重量%でTa :
Mo=80:20)としたとき、下部金属をTaとMO
の合金(重量%でTa:M。
Further, it is preferable in terms of characteristics that the lower metal of the nonlinear resistance element is formed of a material having a lower resistivity than the metal used to form the oxide. The reason for this is that the lower metal also serves as a wiring electrode for power supply, and lowering the resistance of this part prevents uneven signal and scanning waveforms and potential drops, making it possible to drive a larger number of lines. This makes it possible to meet technological demands for increased display capacity and larger screens. However, the types of metals are limited due to the characteristics of MIM elements. In this invention, a part of the metal that should be converted into an insulator may remain and become part of the lower metal, but in many cases, a part of the lower metal that is selected and used with the intention of low resistance is used. is likely to be oxidized and form part of the insulator of the MIM device. For this reason, it is preferable that the lower metal selected for its low resistance is also a material that can be converted into an insulator of the MIM element. For example, when the insulator layer is Ta205,
As the lower metal, a material such as an alloy of 1-a and MO, an alloy of Ta and W, and an alloy of 1-a and Nb, which has a significantly lower resistance than Ta, can be selected. In addition, the insulator layer is an alloy of 1'-a and MO (Ta in weight %:
Mo=80:20), the lower metal is Ta and MO
alloy (Ta:M in weight %).

=20:80)としても同様の効果を期待でき、組合せ
は多種存在する。
= 20:80), a similar effect can be expected, and there are many different combinations.

(実施例) 以下、この発明の詳細を図面を参照して説明する。(Example) The details of this invention will be explained below with reference to the drawings.

第1図は請求項1記載の発明の一実施例を示す断面図で
あり、製造工程に従って説明する。まず、第1図(a)
に示すように、例えばホウ珪酸ガラスからなる基板10
上に、膜厚0.5μmのA1からなる薄膜11と、膜厚
0.1μmのHaからなる薄膜12とを順次、スパッタ
リング法により速続形成する。次に、第1図(b)に示
すように、薄膜12上にレジストを全面塗布した後、マ
スクを用いて露光し、現像してレジストパターン13を
形成する。
FIG. 1 is a sectional view showing an embodiment of the invention as claimed in claim 1, and will be explained according to the manufacturing process. First, Figure 1(a)
As shown, a substrate 10 made of borosilicate glass, for example
A thin film 11 made of A1 with a thickness of 0.5 .mu.m and a thin film 12 made of Ha with a thickness of 0.1 .mu.m are successively formed thereon by sputtering. Next, as shown in FIG. 1(b), a resist is applied over the entire surface of the thin film 12, exposed using a mask, and developed to form a resist pattern 13.

続いて、ケミカルドライエツチング法ににす、薄膜12
のエツチングを行う。ここでは、C「4と02ガスを等
量混合したプラズマ中でエツチングを行い、パターン周
辺(エツジ)部にテーバ形状が形成される。次に、第1
図(C)に示すように、塩酸−硝酸系のエツチング液に
より、薄膜11をオーバー気味にエツチングすると、薄
膜11は薄膜12のパターンに比較して後退する。ここ
では、塩素基を含んだガスによるドライエツヂングでも
、同様な加工は可能である。こうして、非線形抵抗素子
の基板10に近い側の下部金属14とともに、この下部
金属14と基板10との間に介在する下地導電層15が
得られる。次に、第1図(d>に示すように、レジスト
パターン13を除去した状態で、下部金属14を陽極と
して酸性電解液(5重量%クエン酸水溶液)中で化成を
行い、このときの電圧を制御することにより、下部金属
14と下地導電層15の表面及び側面上にそれぞれ、非
線形抵抗素子の絶縁体16と、絶縁体層17を形成する
。このとき、電解液に対し露出している下部金属14と
下地導電層15において、膜厚0.024 μmのTa
が膜厚0.06μmのTa205に変化し、膜厚0.2
μmのA1が膜厚0.3μmのAl2O3に変化する。
Next, the thin film 12 is formed using a chemical dry etching method.
Perform etching. Here, etching is performed in a plasma containing equal amounts of C4 and 02 gases, and a Taber shape is formed around the pattern periphery (edge).Next, the first
As shown in Figure (C), when the thin film 11 is slightly over-etched using a hydrochloric acid-nitric acid based etching solution, the thin film 11 is recessed compared to the pattern of the thin film 12. Here, similar processing is also possible by dry etching using a gas containing chlorine groups. In this way, the lower metal 14 on the side closer to the substrate 10 of the nonlinear resistance element and the base conductive layer 15 interposed between the lower metal 14 and the substrate 10 are obtained. Next, as shown in FIG. 1 (d>), with the resist pattern 13 removed, chemical formation is performed in an acidic electrolyte (5% by weight citric acid aqueous solution) using the lower metal 14 as an anode, and the voltage at this time is The insulator 16 of the nonlinear resistance element and the insulator layer 17 are formed on the surface and side surfaces of the lower metal 14 and the base conductive layer 15, respectively, by controlling the In the lower metal 14 and the underlying conductive layer 15, a Ta film with a thickness of 0.024 μm is used.
changes to Ta205 with a film thickness of 0.06 μm, and the film thickness becomes 0.2 μm.
A1 with a thickness of 0.3 μm changes to Al2O3 with a thickness of 0.3 μm.

次に、第1図(e)に示すように、全面に膜厚0.14
のcrからなる薄膜18をスパッタリング法により形成
した後、再びレジストの塗布、マスクを用いた露光・現
像を行い、レジストパターン19を形成する。続いて、
第1図(f)に示すように、硝酸第2セリウム・アンモ
ニウム173と過塩素酸5 ccを水100ccの割合
に溶解したCrエツチング液にて薄膜19をエツチング
することにより、非線形抵抗素子の基板10に遠い側の
上部金属20及びそこからの引き出し部(図示せず)を
形成する。次に、ITOからなる透明導電rpA21を
全面に形成した後、再びレジストの塗布、マスクを用い
た露光・現像を行い、レジストパターン22を形成する
。続いて、第1図(g)に示すように、塩酸により透明
導電膜21を所定のパターンにエツチングした後、レジ
ストパターン22を剥離する。こうして、表示画素部2
3が得られ、これと上部金属20が電気的に接続される
ように、表示画素部23の一部は上部金属20と重ね合
わせられている。
Next, as shown in FIG. 1(e), a film with a thickness of 0.14 mm was applied to the entire surface.
After forming a thin film 18 made of Cr by sputtering, a resist is applied again, and exposure and development using a mask are performed to form a resist pattern 19. continue,
As shown in FIG. 1(f), the thin film 19 is etched using a Cr etching solution prepared by dissolving 173 ceric ammonium nitrate and 5 cc of perchloric acid in 100 cc of water, thereby etching the substrate of the nonlinear resistance element. 10 is formed with an upper metal 20 on the far side and a lead-out portion (not shown) therefrom. Next, after forming a transparent conductive rpA 21 made of ITO over the entire surface, a resist is applied again, and exposure and development using a mask are performed to form a resist pattern 22. Subsequently, as shown in FIG. 1(g), the transparent conductive film 21 is etched into a predetermined pattern using hydrochloric acid, and then the resist pattern 22 is peeled off. In this way, the display pixel section 2
A part of the display pixel portion 23 is overlapped with the upper metal 20 so that the upper metal 20 is electrically connected to the upper metal 20.

この実施例では、表示画素部23は従来と同様にITO
からなる透明導電膜21で構成されるが、非線形抵抗素
子であるMIM素子の下部金属14の下には、これより
抵抗が低い材料の薄膜11からなる下地導電層15が設
けられ、配線部分はこれらの複数層により構成される。
In this embodiment, the display pixel section 23 is made of ITO as in the conventional case.
Under the lower metal 14 of the MIM element, which is a nonlinear resistance element, a base conductive layer 15 made of a thin film 11 of a material with lower resistance is provided, and the wiring portion is It is composed of these multiple layers.

このため、配線が下部金属14のみからなる場合に比べ
、配線電極の抵抗を低下させることができる。また、下
地導電層15となるべぎR膜11と下部金属14となる
べき薄膜12とを順次積層した後に、これらの薄膜11
.12を所定のパターンにエツチングするに際し、下地
導電層15のパターンが非線形抵抗素子の存在する部分
で、下部金属14のパターンに比較して後退するように
エツチングされ、且つ下部金属14の絶縁体層17の膜
厚が下地導電層15の絶縁体層16の膜厚に比べ小さい
ため、MIM素子の電流−電圧特性を損なうこともない
。更に、下地導電層15は下部金属14の形成時に同時
に形成するので、フォトリソグラフィー工程は3回で済
む。
Therefore, the resistance of the wiring electrode can be lowered compared to the case where the wiring is made of only the lower metal 14. Further, after sequentially laminating the Begin R film 11 that will become the base conductive layer 15 and the thin film 12 that will become the lower metal 14, these thin films 11
.. When etching 12 into a predetermined pattern, the pattern of the underlying conductive layer 15 is etched so as to be recessed in the portion where the nonlinear resistance element is present, compared to the pattern of the lower metal 14, and the insulating layer of the lower metal 14 is etched. Since the film thickness of the conductive layer 17 is smaller than that of the insulating layer 16 of the underlying conductive layer 15, the current-voltage characteristics of the MIM element are not impaired. Furthermore, since the base conductive layer 15 is formed at the same time as the lower metal 14 is formed, the photolithography process only needs to be performed three times.

第2図は請求項2記載の発明の一実施例を示す図である
。まず、例えばホウ珪酸ガラスからなる基板30上に、
膜厚0.15 μmのMO−Ta合金(MO:Taの重
量比40 : 60.比抵抗40μΩ・、  cm>か
らなる合金膜を、スパッタリング法により形成する。そ
して、第2図(a)に示すように、この合金膜を配線電
極31と非線形抵抗素子部の下部金属32にパターニン
グする。このためには、レジストを全面に塗布した後、
マスクを用いて光露光し現像して、レジストパターンを
形成し、更に、ケミカルドライエツチング法により合金
膜のエツチングを行えばよい。なお、このエツチングは
、CF4と02ガスを等量混合したプラズマ中で行う。
FIG. 2 is a diagram showing an embodiment of the invention according to claim 2. First, on a substrate 30 made of borosilicate glass, for example,
An alloy film of MO-Ta alloy (MO:Ta weight ratio 40:60, specific resistance 40 μΩ·cm) with a thickness of 0.15 μm was formed by sputtering. Then, as shown in FIG. 2(a). As shown, this alloy film is patterned on the wiring electrode 31 and the lower metal 32 of the nonlinear resistance element section.For this purpose, after coating the entire surface with resist,
A resist pattern is formed by light exposure using a mask and development, and then the alloy film is etched by a chemical dry etching method. Note that this etching is performed in a plasma containing a mixture of equal amounts of CF4 and 02 gases.

次に、レジストを剥離した後、下部金属32より比抵抗
が高いTa膜をスパッタリング法により0.02μm形
成する。そして、クエン酸水溶液中に基板30を挿入し
、化成電圧30Vとし且つ電流密度を0.02mA/c
iとした陽極酸化法により上述のTa膜を全面転化して
、第2図(b)に示すように、0.05μmのTa酸化
膜を非線形抵抗素子部の絶縁体33として形成する。こ
のTa酸化膜は透明なので、非線形抵抗素子以外の基板
30上では透明な絶縁体として存在することになる。次
に、仝而にCr膜を0.15μmの厚さに形成した後、
フォトリソグラフィー工程を用い、第2図(C)に示す
ように、非線形抵抗素子部の上部金属34を形成する。
Next, after peeling off the resist, a Ta film having a resistivity higher than that of the lower metal 32 is formed to a thickness of 0.02 μm by sputtering. Then, the substrate 30 is inserted into a citric acid aqueous solution, the chemical formation voltage is set to 30 V, and the current density is set to 0.02 mA/c.
The above-mentioned Ta film is entirely converted by the anodic oxidation method described in i, and a 0.05 μm Ta oxide film is formed as the insulator 33 of the nonlinear resistance element portion, as shown in FIG. 2(b). Since this Ta oxide film is transparent, it exists as a transparent insulator on the substrate 30 except for the nonlinear resistance element. Next, after forming a Cr film to a thickness of 0.15 μm,
Using a photolithography process, the upper metal 34 of the nonlinear resistance element portion is formed as shown in FIG. 2(C).

続いて、ITOをスパッタリング法により形成し、フォ
トリソグラフィー工程を用い、第2図(d)に示すよう
に、非線形抵抗素子部の上部金属34に接続される表示
画素部35にパターニングする。
Subsequently, ITO is formed by sputtering and patterned using a photolithography process into a display pixel section 35 connected to the upper metal 34 of the nonlinear resistance element section, as shown in FIG. 2(d).

この実施例では、基板30上に非線形抵抗素子部の下部
金属32及び配線電極31となる抵抗の比較的低い金属
のパターンを形成するとともに、下部金属32として好
適な金属を薄く全面に形成した後、これを完全に酸化し
て非線形抵抗素子部の絶縁体33を得ている。この結果
、今までの実施例と同様に、配線電極31の抵抗が従来
に比べ低くなり、更に、非線形抵抗素子の電流−電圧特
性も良好である。また、配線電極31及び下部金属32
上に、これらを覆うように絶縁膜を被覆することになっ
ているので、その上に上部金属34を形成したときに、
パターンエツジ部分で上部金属34の配線部分がゆるや
かに積層され、ステップカバレージがよくなる。即ち、
上部金属34の配線部分の段切れといった欠陥を引き起
こす要因を削除できるので、歩留り向上に役立つ。
In this embodiment, a pattern of relatively low resistance metal that will become the lower metal 32 of the nonlinear resistance element portion and the wiring electrode 31 is formed on the substrate 30, and a thin metal suitable for the lower metal 32 is formed on the entire surface. This is completely oxidized to obtain the insulator 33 of the nonlinear resistance element portion. As a result, as in the previous embodiments, the resistance of the wiring electrode 31 is lower than before, and the current-voltage characteristics of the nonlinear resistance element are also good. In addition, the wiring electrode 31 and the lower metal 32
Since an insulating film is to be coated on top so as to cover these, when the upper metal 34 is formed on top of it,
The wiring portion of the upper metal 34 is laminated gently at the pattern edge portion, improving step coverage. That is,
It is possible to eliminate factors that cause defects such as step breaks in the wiring portion of the upper metal 34, which helps improve yield.

なお、得られたマトリックスアレイ基板からマトリック
ス型液晶表示装置を形成するには、例えば次のようにす
ればよい。1qられたマトリックスアレイ基板の非線形
抵抗素子形成面に更に、ポリイミド樹脂からなる配向膜
を塗布・焼成しラビングすることにより、液晶配向方向
を規制する。−方別に、パイレックスガラスからなる基
板上にITOからなる共通電極を形成し且つポリイミド
樹脂からなる配向膜とラビングによって液晶配向方向を
規制した対向基板を用意し、液晶の分子長軸方向が開基
板間で約90”ねじれるように、5〜20−の間隔を保
って保持させ、液晶を注入する。そして、こうして構成
した液晶セルの外側に、偏光軸を約90°ねじった形で
偏光板を配置すればよい。
Note that, in order to form a matrix type liquid crystal display device from the obtained matrix array substrate, the following may be performed, for example. An alignment film made of polyimide resin is further coated on the nonlinear resistance element forming surface of the 1q matrix array substrate, baked, and rubbed to regulate the liquid crystal alignment direction. - For each direction, a counter substrate is prepared in which a common electrode made of ITO is formed on a substrate made of Pyrex glass, and the liquid crystal alignment direction is regulated by an alignment film made of polyimide resin and rubbing, and the long axis direction of the liquid crystal molecules is an open substrate. The liquid crystal is injected into the liquid crystal cell while maintaining a spacing of 5 to 20 degrees so that the polarization axis is twisted by about 90 degrees. Just place it.

[発明の効果コ この発明におけるマトリックスアレイ基板とその製造方
法は、非線形抵抗素子の特性を損なうことなく、配線電
極の抵抗の低減化を容易に実現でき、例えば大規模な7
1〜リックス型液晶表示装置の実用化に非常に有効であ
る。
[Effects of the Invention] The matrix array substrate and the manufacturing method thereof according to the present invention can easily reduce the resistance of wiring electrodes without impairing the characteristics of nonlinear resistance elements.
It is very effective for the practical application of 1-Rix type liquid crystal display devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は請求項1記載の発明の一実施例の製造工程を示
す断面図、第2図は請求項2記載の発明の一実施例を示
す断面図、第3図はTaとA1における陽極酸化膜厚と
化成時間との関係を示す図、第4図はNb−丁a合金に
おけるTa組成比と比抵抗の関係を示す図、第5図は陽
極酸化電流密度と形成膜の透過率との関係の一例を示す
図、第6図は陽極酸化電流密度と形成時間との関係の一
例を示す図、第7図は従来のマトリックスアレイ基板の
一画素部分の一例を示す断面図である。 40、 ’30・・・基板 14、32・・・下部金属 15・・・下地導電層 16、33・・・絶縁体 17・・・絶縁体層 20、34・・・上部金属 23、35・・・表示画素部 代理人 弁理士 則 近 憲 侑 同    竹 花 喜久男 (a)             (b)(c)   
        (d) (e)          (f) 2θ −第1図 第2図 θ3ρにρ1?ρ12ρメS1ρfjEhクイヒ〃♀1
丹閣(会) 第3図 一悼比j3%) 第4図 第6図 第7図
FIG. 1 is a sectional view showing the manufacturing process of an embodiment of the invention as claimed in claim 1, FIG. 2 is a sectional view showing an embodiment of the invention as claimed in claim 2, and FIG. 3 is an anode in Ta and A1. Figure 4 shows the relationship between oxide film thickness and formation time, Figure 4 shows the relationship between Ta composition ratio and specific resistance in Nb-Cata alloy, and Figure 5 shows the relationship between anodizing current density and the transmittance of the formed film. FIG. 6 is a diagram showing an example of the relationship between anodizing current density and formation time. FIG. 7 is a cross-sectional view showing an example of a pixel portion of a conventional matrix array substrate. 40, '30... Substrate 14, 32... Lower metal 15... Base conductive layer 16, 33... Insulator 17... Insulator layer 20, 34... Upper metal 23, 35... ...Display Pixel Department Representative Patent Attorney Nori Chika Yudo Kikuo Takehana (a) (b) (c)
(d) (e) (f) 2θ - Figure 1 Figure 2 θ3ρ and ρ1? ρ12ρMe S1ρfjEh Kuihi〃♀1
Tankaku (association) Fig. 3 Ikso ratio j3%) Fig. 4 Fig. 6 Fig. 7

Claims (2)

【特許請求の範囲】[Claims] (1)複数の表示画素部及びその各々に電気的に接続し
た金属−絶縁体−金属(MIM)素子構造よりなる非線
形抵抗素子を基板上に形成したマトリックスアレイ基板
において、前記非線形抵抗素子の前記基板に近い側の下
部金属は前記基板との間に前記下部金属より比抵抗が低
い下地導電層を介在してなり、この下地導電層のパター
ンは前記非線形抵抗素子の存在する部分で前記下部金属
のパターンより後退していて、且つ前記下地導電層の周
囲に絶縁体層が形成されてなり、この絶縁体層の厚さが
前記非線形抵抗素子の前記絶縁体の厚さより厚いことを
特徴とするマトリックスアレイ基板。
(1) In a matrix array substrate in which a plurality of display pixel portions and nonlinear resistance elements having a metal-insulator-metal (MIM) element structure electrically connected to each of the display pixel portions are formed on the substrate, The lower metal on the side closer to the substrate is interposed with a base conductive layer having a lower resistivity than the lower metal, and the pattern of this base conductive layer is formed so that the lower metal is closer to the base metal in the area where the nonlinear resistance element is present. is set back from the pattern, and an insulator layer is formed around the base conductive layer, and the thickness of the insulator layer is thicker than the thickness of the insulator of the nonlinear resistance element. Matrix array substrate.
(2)複数の表示画素部及びその各々に電気的に接続し
た金属−絶縁体−金属(MIM)素子構造よりなる非線
形抵抗素子を基板上に形成したマトリックスアレイ基板
の製造方法において、前記非線形抵抗素子の前記絶縁体
は前記基板の全面に渡って形成され、且つ前記非線形抵
抗素子の前記基板に近い側の下部金属より比抵抗が大き
い金属を電流密度で0.01〜0.1mA/cm^2の
範囲から選んだ化成条件による陽極酸化法によって転化
してなることを特徴とするマトリックスアレイ基板の製
造方法。
(2) In a method for manufacturing a matrix array substrate in which a plurality of display pixel portions and nonlinear resistance elements having a metal-insulator-metal (MIM) element structure electrically connected to each of the display pixel portions are formed on the substrate, the nonlinear resistance The insulator of the element is formed over the entire surface of the substrate, and is made of a metal having a higher resistivity than the lower metal on the side of the nonlinear resistance element closer to the substrate at a current density of 0.01 to 0.1 mA/cm^. 2. A method for manufacturing a matrix array substrate, characterized in that the matrix array substrate is converted by an anodic oxidation method using chemical formation conditions selected from the range of 2.
JP63130379A 1988-05-30 1988-05-30 Matrix array substrate and its manufacture Pending JPH01300226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63130379A JPH01300226A (en) 1988-05-30 1988-05-30 Matrix array substrate and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63130379A JPH01300226A (en) 1988-05-30 1988-05-30 Matrix array substrate and its manufacture

Publications (1)

Publication Number Publication Date
JPH01300226A true JPH01300226A (en) 1989-12-04

Family

ID=15032933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63130379A Pending JPH01300226A (en) 1988-05-30 1988-05-30 Matrix array substrate and its manufacture

Country Status (1)

Country Link
JP (1) JPH01300226A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994018600A1 (en) * 1993-02-10 1994-08-18 Seiko Epson Corporation Non-linear resistance element, method of its manufacture, and liquid crystal display
US5781256A (en) * 1995-01-23 1998-07-14 Seiko Epson Corporation Nonlinear resistance element and fabrication method thereof in which tungsten atoms are distributed continuously within the insulating film
SG86965A1 (en) * 1993-02-10 2002-03-19 Seiko Epson Corp Nonlinear resistance element, manufacturing fabrication method thereof, and liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994018600A1 (en) * 1993-02-10 1994-08-18 Seiko Epson Corporation Non-linear resistance element, method of its manufacture, and liquid crystal display
US5861672A (en) * 1993-02-10 1999-01-19 Seiko Epson Corporation Nonlinear resistance element, manufacturing fabrication method thereof, and liquid crystal display device
SG86965A1 (en) * 1993-02-10 2002-03-19 Seiko Epson Corp Nonlinear resistance element, manufacturing fabrication method thereof, and liquid crystal display device
KR100330431B1 (en) * 1993-02-10 2002-11-07 세이코 엡슨 가부시키가이샤 Nonlinear resistance element, manufacturing method and liquid crystal display device
US5781256A (en) * 1995-01-23 1998-07-14 Seiko Epson Corporation Nonlinear resistance element and fabrication method thereof in which tungsten atoms are distributed continuously within the insulating film

Similar Documents

Publication Publication Date Title
JPH01300226A (en) Matrix array substrate and its manufacture
JP3085628B2 (en) Method for manufacturing switching element
JPS63166236A (en) Electronic device
JP2695827B2 (en) Matrix array substrate
JP3536762B2 (en) Liquid crystal image display device and method of manufacturing semiconductor device for image display device
JPH02162328A (en) Matrix array substrate
JPH0511277A (en) Production of matrix array substrate
JPH06308539A (en) Production of matrix array substrate
JPH07258826A (en) Production of thin film semiconductor device
JPH0345930A (en) Two-terminal type nonlinear element
JP3306986B2 (en) Liquid crystal device manufacturing method
JPH04346319A (en) Matrix array substrate and manufacture thereof
JPH0331823A (en) Production of liquid crystal display device and electrode substrate
JPH06337440A (en) Mim type nonlinear element and manufacture thereof
JPH0720501A (en) Nonlinear resistive element and its production
JPH05313206A (en) Matrix array substrate
JPH0836194A (en) Nonlinear resistance element and its production
JPH08320495A (en) Liquid crystal display device and its production
JPH095795A (en) Mim type nonlinear element, thin-film transistor and their production as well as liquid crystal display device
JPH052191A (en) Production of matrix substrate
JPS58178557A (en) Manufacture of nonlinear element
JPH07209673A (en) Production of liquid crystal display device
JPH08286198A (en) Liquid crystal display device and its production
JPH05203989A (en) Method for eliminating short circuit
JPH0312638A (en) Matrix array substrate