JPH052191A - Production of matrix substrate - Google Patents

Production of matrix substrate

Info

Publication number
JPH052191A
JPH052191A JP15434391A JP15434391A JPH052191A JP H052191 A JPH052191 A JP H052191A JP 15434391 A JP15434391 A JP 15434391A JP 15434391 A JP15434391 A JP 15434391A JP H052191 A JPH052191 A JP H052191A
Authority
JP
Japan
Prior art keywords
metal layer
film
layer
array substrate
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15434391A
Other languages
Japanese (ja)
Inventor
Keiko Haruhara
慶子 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15434391A priority Critical patent/JPH052191A/en
Publication of JPH052191A publication Critical patent/JPH052191A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To provide the process for production of the matrix array substrate with which a uniform display free from unequalness is obtainable in spite of a large-screen display. CONSTITUTION:An insulator layer 3 is formed by anodizing a 1st metallic layer 2 and the current density at the time of anodizing the 1st metallic layer 2 is set at 0.1 to 0.8mA/cm<2> at the time of forming plural display picture elements and nonlinear resistance elements 5 having three-layered structures consisting of the 1st metallic layer-insulator layer-2nd metallic layer respectively electrically connected to these elements.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、スイッチング素子と
して金属層−絶縁体層−金属層の3層構造をなす非線形
抵抗素子を用いたマトリックスアレイ基板の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a matrix array substrate using a non-linear resistance element having a three-layer structure of metal layer-insulator layer-metal layer as a switching element.

【0002】[0002]

【従来の技術】近年、液晶表示装置は、時計・電卓・計
測機器等の比較的簡単なものから、パ−ソナル・コンピ
ュ−タ,ワ−ド・プロセッサ,更にOA用の端末機器,
TV画像表示等の大容量情報表示用として使用されてき
ている。
2. Description of the Related Art In recent years, liquid crystal display devices have been relatively simple, such as clocks, calculators, and measuring instruments, to personal computers, word processors, and terminal equipment for office automation.
It has been used for displaying large-capacity information such as TV image display.

【0003】この種の液晶表示装置における駆動方法と
しては、単純マルチプレックス駆動方式が、2階調表示
品として使用されるワ−ド・プロセッサなどに対して一
般に採用されてきた。しかし、液晶表示装置に対してよ
り大画面,高解像度,高精細度が求められるようにな
り、これまでのマルチプレックス駆動方式の欠点とされ
ていたコントラスト比を向上させるための駆動方法が、
様々行なわれている。その1つが個々の画素を直接にス
イッチ駆動するものであり、スイッチング素子に薄膜ト
ランジスタや非線形抵抗素子を用いている。このうち非
線形抵抗素子は、薄膜トランジスタの3端子に比べて基
本的に2端子であるために構造が簡単であり、製造が容
易である。このため、製造歩留まりの向上が期待出来、
コスト低下の利点がある。
As a driving method in a liquid crystal display device of this type, a simple multiplex driving method has been generally adopted for a word processor used as a two-gradation display product. However, a liquid crystal display device is required to have a larger screen, higher resolution, and higher definition, and a driving method for improving the contrast ratio, which has been a drawback of the multiplex driving method so far, is
Various things are done. One of them directly switches and drives each pixel, and uses a thin film transistor or a non-linear resistance element as a switching element. Among them, the non-linear resistance element basically has two terminals as compared with three terminals of the thin film transistor, and therefore has a simple structure and is easy to manufacture. Therefore, improvement in manufacturing yield can be expected,
There is an advantage of cost reduction.

【0004】このような非線形抵抗素子は、薄膜トラン
ジスタと同様の材料を用いて接合形成したダイオ−ドの
型、酸化亜鉛を用いたバリスタの型、電極間に絶縁物を
挾んだ金属層−絶縁体層−金属層(MIM)の型、更に
は金属電極間に半導電性の層を用いた型等が開発されて
いる。このうちMIM型は、構造が最も簡単なものの1
つで、現在、既に実用化されている。さて、図1は従来
のMIM型の非線形抵抗素子を有するマトリックスアレ
イ基板の1画素部分の一例を示す断面図であり、製造工
程に従って説明する。
Such a non-linear resistance element is a diode type formed by using the same material as that of a thin film transistor, a varistor type using zinc oxide, a metal layer sandwiching an insulating material between electrodes-insulation. A body layer-metal layer (MIM) mold and a mold using a semiconductive layer between metal electrodes have been developed. Of these, the MIM type has the simplest structure.
At present, it is already in practical use. Now, FIG. 1 is a sectional view showing an example of one pixel portion of a matrix array substrate having a conventional MIM type non-linear resistance element, which will be described according to a manufacturing process.

【0005】先ず、ガラス基板1上にTa膜2をスパッ
タリング法や真空蒸着法等の薄膜形成法により形成し、
写真蝕刻法によりパタ−ニングする。これにより、配線
(デ−タ線)とこれに一体化した非線形抵抗素子の一方
の第1の金属層が得られる。次に、Ta膜2をクエン酸
水溶液中で陽極酸化法により化成し、非線形抵抗素子の
絶縁体層を構成する酸化膜3を形成する。この場合、化
成液の温度は室温付近であり、電流密度は1.0mA/
cm2 である。続いて、非線形抵抗素子の他方の第2の
金属層としてCr膜4を、薄膜形成・加工法により形成
することにより、非線形抵抗素子5が完成する。更に、
画像表示用の透明電極6をCr膜4と接続するように形
成すれば良い。こうした基本的な製造技術は特公昭55
−161273号公報に開示され、その改良技術が特開
昭58−178320号公報等に開示されている。
First, a Ta film 2 is formed on a glass substrate 1 by a thin film forming method such as a sputtering method or a vacuum evaporation method,
The patterning is performed by the photo-etching method. Thereby, the wiring (data line) and one first metal layer of the nonlinear resistance element integrated with the wiring can be obtained. Next, the Ta film 2 is anodized in an aqueous solution of citric acid to form an oxide film 3 forming an insulator layer of the nonlinear resistance element. In this case, the temperature of the chemical conversion liquid is around room temperature and the current density is 1.0 mA /
cm 2 Is. Then, the Cr film 4 is formed as the other second metal layer of the nonlinear resistance element by the thin film forming / processing method, whereby the nonlinear resistance element 5 is completed. Furthermore,
The transparent electrode 6 for image display may be formed so as to be connected to the Cr film 4. Such a basic manufacturing technology is Japanese Patent Publication Sho 55
No. 161273, and an improved technique thereof is disclosed in Japanese Patent Laid-Open No. 58-178320.

【0006】[0006]

【発明が解決しようとする課題】一般に、金属層−絶縁
体層−金属層の3層構造をなす非線形抵抗素子を用いた
液晶表示装置では、素子の非線形性により液晶をON/
OFFするので、画面内で素子の電流電圧特性が均一で
あることが要求される。ところが、近年、液晶表示装置
が大形化され、従来通りの条件でパネルを作成すると、
面内で電流電圧特性に分布が生じてしまい、表示ムラが
発生して問題となっている。
Generally, in a liquid crystal display device using a non-linear resistance element having a three-layer structure of a metal layer-insulator layer-metal layer, the liquid crystal is turned on / off due to the non-linearity of the element.
Since it is turned off, it is required that the current-voltage characteristics of the device be uniform within the screen. However, in recent years, liquid crystal display devices have become larger, and when a panel is created under the conventional conditions,
The current-voltage characteristics have a distribution in the plane, which causes display unevenness, which is a problem.

【0007】この発明は、上記事情に鑑みなされたもの
で、大画面のディスプレイであってもムラの無い均一な
表示を得ることが出来るマトリックスアレイ基板の製造
方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a matrix array substrate capable of obtaining a uniform display even in a large-screen display.

【0008】[0008]

【課題を解決するための手段】この発明は、複数の表示
画素及びその各々に電気的に接続した第1の金属層−絶
縁体層−第2の金属層の3層構造をなす非線形抵抗素子
を基板上に形成する際、上記第1の金属層を陽極酸化す
ることにより上記絶縁体層を形成するマトリックスアレ
イ基板の製造方法において、上記第1の金属層を陽極酸
化する際の電流密度が0.1〜0.8mA/cm2 に設
定されているマトリックスアレイ基板の製造方法であ
る。
The present invention provides a non-linear resistance element having a three-layer structure of a plurality of display pixels and a first metal layer-insulator layer-second metal layer electrically connected to each of them. In the method for manufacturing a matrix array substrate in which the insulating layer is formed by anodizing the first metal layer when forming the first metal layer on the substrate, the current density when anodizing the first metal layer is 0.1-0.8 mA / cm 2 The method of manufacturing a matrix array substrate set in step 1.

【0009】[0009]

【作用】一般に、非線形抵抗素子の場合、素子特性に大
きな影響を与えるのは絶縁体層である酸化膜だが、この
酸化膜を形成する方法として、膜厚分布が小さく作業性
の良好な第1の金属層の陽極酸化法が用いられる。陽極
酸化には、通常、化成溶液として、濃度0.01〜0.
1wt%程度の温度が室温のクエン酸水溶液を用いる。
電流密度は、従来1.0mA/cm2 である。これらの
条件で大画面ディスプレイを作製したところ、表示ムラ
が発生した。
In general, in the case of a non-linear resistance element, an oxide film which is an insulating layer has a great influence on the element characteristics. As a method of forming this oxide film, the first film having a small thickness distribution and good workability is used. The anodic oxidation method of the metal layer is used. For anodic oxidation, a concentration of 0.01 to 0.
An aqueous citric acid solution having a temperature of about 1 wt% at room temperature is used.
Current density is 1.0 mA / cm 2 Is. When a large-screen display was manufactured under these conditions, display unevenness occurred.

【0010】このムラの原因については、下記のように
考察出来る。第1の金属層に酸化膜を形成する陽極酸化
という方法は、面内に亘って膜厚を均一に形成出来る方
法なので、このムラは膜質に何かの分布が生じたためと
考えられる。つまり、ディスプレイが大形・高精細にな
ると、配線が細くなり、抵抗が高くなる。配線抵抗が高
い部分では、陽極酸化の初期の段階では酸化膜が成長せ
ず、配線抵抗が低い部分の膜が成長して、その膜が絶縁
体になったところで、配線抵抗が高い部分の膜が成長し
始めるので、第1の金属層の1本の配線の中でも、配線
抵抗が低い部分と高い部分とでは、酸化膜の成長速度が
異なってしまう。この差が特性の違いに結びついている
と、考えられる。
The cause of this unevenness can be considered as follows. Since the method of anodic oxidation for forming an oxide film on the first metal layer is a method of forming a uniform film thickness over the surface, it is considered that this unevenness is caused by some distribution in the film quality. In other words, as the display becomes larger and finer, the wiring becomes thinner and the resistance becomes higher. In the part where the wiring resistance is high, the oxide film does not grow in the initial stage of anodic oxidation, and the film in the part where the wiring resistance is low grows and becomes the insulator. Therefore, the growth rate of the oxide film is different between the portion where the wiring resistance is low and the portion where the wiring resistance is high among the one wiring of the first metal layer. It is considered that this difference is linked to the difference in characteristics.

【0011】この配線間の電圧降下を小さくするために
は、陽極酸化を行なう際の設定電流値を小さくすれば良
い。一方、設定電流値が小さ過ぎると、処理時間が長く
なってしまうので、この観点からすると、電流値は小さ
い方が良い。そこで、適当な電流密度を求めるために実
験を行なった。
In order to reduce the voltage drop between the wirings, the set current value for anodic oxidation may be reduced. On the other hand, if the set current value is too small, the processing time becomes long, so from this viewpoint, the smaller the current value is, the better. Therefore, an experiment was conducted to obtain an appropriate current density.

【0012】先ず、Ta膜をスパッタリング法により形
成し、写真蝕刻法により所望のパタ−ンを形成する。次
に、陽極酸化を行なうが、その際、Ta膜面積当りの電
流密度を0.1,0.5,0.8,1.0,1.5,
2.0mA/cm2 と条件を変えた(0.1mA/cm
2 よりも小さい電流密度では、陽極酸化の時間が長くか
かり過ぎ、生産性が悪い)。これらの絶縁体層の上に、
第2の金属層としてCr膜を形成し、Ta膜と同様の方
法により所望のパタ−ンを形成し、非線形抵抗素子を完
成する。
First, a Ta film is formed by a sputtering method, and a desired pattern is formed by a photo-etching method. Next, anodic oxidation is performed. At this time, the current density per Ta film area is 0.1, 0.5, 0.8, 1.0, 1.5,
2.0 mA / cm 2 And the conditions were changed (0.1 mA / cm
2 If the current density is lower than that, the anodic oxidation takes too long, resulting in poor productivity). On top of these insulator layers,
A Cr film is formed as the second metal layer, and a desired pattern is formed by the same method as that for the Ta film to complete the nonlinear resistance element.

【0013】このようにして形成した各非線形抵抗素子
の電流電圧特性の測定した。素子は、低電圧のときは高
抵抗(OFF)、高電圧のときは低抵抗(ON)という
非線形な特性を示す。そこで、OFF状態の電圧5Vで
の電流値について面内の分布をまとめた結果を図2に示
す。電流密度が1.0mA/cm2 以上になると、電流
値に大きな分布が生じることが判った。
The current-voltage characteristics of each non-linear resistance element thus formed were measured. The element exhibits non-linear characteristics of high resistance (OFF) at low voltage and low resistance (ON) at high voltage. Therefore, FIG. 2 shows a result of summarizing the in-plane distribution of the current value at the voltage of 5 V in the OFF state. Current density is 1.0 mA / cm 2 It has been found that a large distribution of current values occurs when the above is reached.

【0014】そこで、大形画面であってもムラの無い良
好な表示を得るためには、電流密度0.8mA/cm2
以下にする必要があり、この発明では、第1の金属層を
陽極酸化する際の電流密度が0.1〜0.8mA/cm
2 に設定されている。この結果、大画面のディスプレイ
であってもムラの無い均一な表示を得ることが出来た。
Therefore, in order to obtain a good display without unevenness even on a large screen, the current density is 0.8 mA / cm 2
In the present invention, the current density when anodizing the first metal layer is 0.1 to 0.8 mA / cm.
2 Is set to. As a result, even on a large-screen display, it was possible to obtain a uniform display without unevenness.

【0015】[0015]

【実施例】以下、図面を参照して、この発明の一実施例
を詳細に説明する。この発明によるマトリックスアレイ
基板も、従来例と同様に図1に示すように構成され、製
造工程に従って述べることにする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings. The matrix array substrate according to the present invention is also constructed as shown in FIG. 1 similarly to the conventional example, and will be described according to the manufacturing process.

【0016】先ず、例えばガラス基板1上に厚さ300
0オングストロ−ムのTa膜3を、Arガスを用いてス
パッタリング法により形成する。この場合、NbやMo
を少量混合したTaやN2 ガスを用いてスパッタリング
法により形成した膜でもよい。次に、写真蝕刻法により
所望のパタ−ンを形成し、配線(デ−タ線)とこれと一
体になった非線形抵抗素子の第1の金属層を得る。
First, for example, a glass substrate 1 having a thickness of 300
A Ta film 3 of 0 angstrom is formed by a sputtering method using Ar gas. In this case, Nb or Mo
It may be a film formed by a sputtering method using Ta or N 2 gas in which a small amount of is mixed. Next, a desired pattern is formed by a photo-etching method to obtain a wiring (data line) and a first metal layer of the non-linear resistance element integrated with the wiring.

【0017】上記の場合、写真蝕刻法により所望のパタ
−ンを形成するためには、レジストを全面に塗布した
後、マスクを用いて光露光し、現像してレジストパタ−
ンを形成する。そして、ケミカルドライエッチング法に
よりCF4 ガスとO2 ガスを1:2に混合したプラズマ
中でTa膜3のエッチングを行なった後、レジストを剥
離する。
In the above case, in order to form a desired pattern by the photo-etching method, a resist is coated on the entire surface, then exposed to light using a mask and developed to form a resist pattern.
Form Then, the Ta film 3 is etched in the plasma in which CF 4 gas and O 2 gas are mixed in a ratio of 1: 2 by the chemical dry etching method, and then the resist is peeled off.

【0018】次に、電流密度を0.1〜0.8mA/c
2 の範囲、例えば0.1mA/cm2 にして陽極酸化
を行なう。化成溶液としては、0.01〜0.1%程度
のクエン酸水溶液を用いる。化成溶液の温度を一定に保
つため、又、酸化膜(絶縁体層)3の成長を均一にする
ために、溶液の攪拌を行なうことが望ましい。次に、上
記のようにして形成した酸化膜3の上に、第2の金属層
であるCr膜4を厚さ1500オングストロ−ム形成す
る。再び、レジストパタ−ンを形成し、硝酸第2セリウ
ム・アンモニウム17gと過塩素酸5ccを水10cc
の割合に溶解した液を用いてエッチングをして、第2の
金属層のパタ−ンを形成し、非線形抵抗素子5を得る。
最後に、透明電極6を成膜し、塩酸と硝酸と水を等量づ
つ混合した液を用いてエッチングをして、画素電極のパ
タ−ンを形成すると、マトリックスアレイ基板が完成す
る。このマトリックスアレイ基板を用いて液晶表示装置
を形成するには、例えば次のようにすれば良い。
Next, the current density is set to 0.1 to 0.8 mA / c.
m 2 Range, for example, 0.1 mA / cm 2 And perform anodic oxidation. As the chemical conversion solution, a citric acid aqueous solution of about 0.01 to 0.1% is used. It is desirable to stir the solution in order to keep the temperature of the chemical conversion solution constant and to make the growth of the oxide film (insulator layer) 3 uniform. Next, on the oxide film 3 formed as described above, the Cr film 4 as the second metal layer is formed to a thickness of 1500 angstrom. A resist pattern is formed again, 17 g of ceric ammonium nitrate and 5 cc of perchloric acid are added to 10 cc of water.
Etching is performed using a solution dissolved in the ratio of 2 to form a pattern of the second metal layer, and the non-linear resistance element 5 is obtained.
Finally, the transparent electrode 6 is formed into a film, and etching is performed using a liquid in which equal amounts of hydrochloric acid, nitric acid and water are mixed to form a pattern of pixel electrodes, whereby the matrix array substrate is completed. To form a liquid crystal display device using this matrix array substrate, for example, the following may be performed.

【0019】先ず、マトリックスアレイ基板の非線形抵
抗素子5形成面にポリミイド樹脂からなる配向膜を塗布
・焼成し、ラビングすることにより液晶配向方向を規制
する。対向用基板にも同様の処理を行ない、一方の液晶
表示用基板より約90°捩じった方向にラビングを行な
う。上記2種類の基板を用意し、液晶の分子長軸方向が
両基板間で約90°捩じれるように、5〜20μmの間
隔を保って保持させ、液晶を注入し液晶セルを構成す
る。そして、液晶セルの外側に偏光軸を約90°捩じっ
た形で偏光板を配置すれば良い。以上のような方法で、
対角12インチ・画素ピッチ210μm・画素数115
2×900ドットの大形液晶表示装置を作製した。
First, an alignment film made of a polyimide resin is applied and baked on the surface of the matrix array substrate on which the nonlinear resistance element 5 is formed, and the liquid crystal is aligned by rubbing. The same process is performed on the counter substrate, and rubbing is performed in a direction twisted by about 90 ° from one liquid crystal display substrate. The above-mentioned two types of substrates are prepared, and the liquid crystal is injected by holding the liquid crystal at a distance of 5 to 20 μm so that the major axis direction of the liquid crystal is twisted by about 90 ° between the two substrates, and a liquid crystal cell is formed. Then, the polarizing plate may be arranged outside the liquid crystal cell with the polarization axis twisted by about 90 °. With the above method,
Diagonal 12 inches, pixel pitch 210 μm, number of pixels 115
A large liquid crystal display device having 2 × 900 dots was produced.

【0020】このようにして作製したマトリックスアレ
イ基板の表示特性を測定したが、陽極酸化の時の電流密
度と面内25ポイントの駆動電圧の分布との関係を図3
に示し、表示結果を下記表1に示す。
The display characteristics of the matrix array substrate thus manufactured were measured, and the relationship between the current density at the time of anodic oxidation and the driving voltage distribution at 25 points in the plane is shown in FIG.
And the display results are shown in Table 1 below.

【0021】[0021]

【表1】 電流密度が1.0mA/cm2 以上になると、駆動電圧
の差が2V以上になり、この時、表1より表示にムラが
発生することが判る。
[Table 1] Current density is 1.0 mA / cm 2 In the above cases, the driving voltage difference becomes 2 V or more, and at this time, it can be seen from Table 1 that display unevenness occurs.

【0022】[0022]

【発明の効果】この発明によれば、第1の金属層を陽極
酸化することにより絶縁体層を形成しており、この時の
電流密度を0.1〜0.8mA/cm2 に設定している
ので、大画面のディスプレイであってもムラの無い均一
な表示を得ることが出来る。
According to the present invention, the insulator layer is formed by anodizing the first metal layer, and the current density at this time is 0.1 to 0.8 mA / cm 2. Since it is set to, it is possible to obtain a uniform display even on a large-screen display.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例および従来例を説明するた
めに用いるマトリックスアレイ基板の一画素部分の一例
を示す断面図。
FIG. 1 is a cross-sectional view showing an example of a pixel portion of a matrix array substrate used for explaining an embodiment of the present invention and a conventional example.

【図2】この発明および従来例のマトリックスアレイ基
板における非線形抵抗素子の電流電圧特性を示す特性曲
線図。
FIG. 2 is a characteristic curve diagram showing current-voltage characteristics of a non-linear resistance element in the matrix array substrate of the present invention and the conventional example.

【図3】この発明および従来例のマトリックスアレイ基
板を使用した液晶表示装置の駆動電圧の分布を比較した
特性曲線図。
FIG. 3 is a characteristic curve diagram comparing drive voltage distributions of liquid crystal display devices using the matrix array substrate of the present invention and the conventional example.

【符号の説明】[Explanation of symbols]

1…ガラス基板、2…Ta膜(第1の金属層)、3…酸
化膜(絶縁体層)、4…Cr膜(第2の金属層)、5…
非線形抵抗素子、6…透明電極。
1 ... Glass substrate, 2 ... Ta film (first metal layer), 3 ... Oxide film (insulator layer), 4 ... Cr film (second metal layer), 5 ...
Non-linear resistance element 6, transparent electrode.

Claims (1)

【特許請求の範囲】 【請求項1】 複数の表示画素及びその各々に電気的に
接続した第1の金属層−絶縁体層−第2の金属層の3層
構造をなす非線形抵抗素子を基板上に形成する際、上記
第1の金属層を陽極酸化することにより上記絶縁体層を
形成するマトリックスアレイ基板の製造方法において、
上記第1の金属層を陽極酸化する際の電流密度が0.1
〜0.8mA/cm2 に設定されていることを特徴とす
るマトリックスアレイ基板の製造方法。
[Claims] 1. A plurality of display pixels and electrically connected to each of them.
Three layers of connected first metal layer-insulator layer-second metal layer
When forming a non-linear resistance element having a structure on a substrate,
By anodizing the first metal layer, the above-mentioned insulator layer is formed.
In the method of manufacturing a matrix array substrate to be formed,
The current density when anodizing the first metal layer is 0.1.
~ 0.8 mA / cm2 Is set to
A method for manufacturing a matrix array substrate.
JP15434391A 1991-06-26 1991-06-26 Production of matrix substrate Pending JPH052191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15434391A JPH052191A (en) 1991-06-26 1991-06-26 Production of matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15434391A JPH052191A (en) 1991-06-26 1991-06-26 Production of matrix substrate

Publications (1)

Publication Number Publication Date
JPH052191A true JPH052191A (en) 1993-01-08

Family

ID=15582083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15434391A Pending JPH052191A (en) 1991-06-26 1991-06-26 Production of matrix substrate

Country Status (1)

Country Link
JP (1) JPH052191A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112114460A (en) * 2020-09-23 2020-12-22 北海惠科光电技术有限公司 Array substrate-based insulation unit and preparation method thereof, array substrate and preparation method thereof, and display mechanism

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112114460A (en) * 2020-09-23 2020-12-22 北海惠科光电技术有限公司 Array substrate-based insulation unit and preparation method thereof, array substrate and preparation method thereof, and display mechanism
US11984460B2 (en) 2020-09-23 2024-05-14 Beihai Hkc Optoelectronics Technology Co., Ltd. Insulation unit based on array substrate and manufacturing method thereof, array substrate and manufacturing method thereof, and electronic device

Similar Documents

Publication Publication Date Title
JPS60149025A (en) Liquid crystal display device
US5274482A (en) Matrix array using MIM device and α and β tantalum electrodes
JPH10335669A (en) Thin film transistor and its manufacture
JPH052191A (en) Production of matrix substrate
JP2778746B2 (en) Liquid crystal display device and method of manufacturing electrode substrate
JPH0511277A (en) Production of matrix array substrate
JPH052192A (en) Matrix array substrate and production thereof
JPH06308539A (en) Production of matrix array substrate
JP2695827B2 (en) Matrix array substrate
JPH05289113A (en) Production of matrix array substrate
JPH04346319A (en) Matrix array substrate and manufacture thereof
JPH05313206A (en) Matrix array substrate
JPH05188403A (en) Manufacture of matrix array substrate
JPH01300226A (en) Matrix array substrate and its manufacture
JPH05313207A (en) Liquid crystal display device
JPH03116027A (en) Matrix array substrate
JP2585465B2 (en) Matrix array substrate
JPS5840527A (en) Production of substrate for liquid crystal panel
JPH06160911A (en) Liquid crystal display device
JPH05265049A (en) Matrix array substrate and its production
JP3381278B2 (en) Liquid crystal device manufacturing method, liquid crystal device, laptop personal computer and liquid crystal television equipped with the liquid crystal device
JPH04367827A (en) Liquid crystal display device
JPH05333380A (en) Liquid crystal display device
JPH0312638A (en) Matrix array substrate
JPH01105914A (en) Production of matrix array substrate