JPH01297758A - Data transmission method between microcomputers - Google Patents
Data transmission method between microcomputersInfo
- Publication number
- JPH01297758A JPH01297758A JP12935088A JP12935088A JPH01297758A JP H01297758 A JPH01297758 A JP H01297758A JP 12935088 A JP12935088 A JP 12935088A JP 12935088 A JP12935088 A JP 12935088A JP H01297758 A JPH01297758 A JP H01297758A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- bits
- data
- shared memory
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000005540 biological transmission Effects 0.000 title description 11
- 230000015654 memory Effects 0.000 claims abstract description 58
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ間データ伝送方法に係り
、特に、例えば、8ピツ1へマイクロコンピュータと、
16ビツトマイクロコンピユータのようにバス構成の異
なるコンピュータ間で共有メモリをアクセスするデータ
伝送方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission method between microcomputers, and in particular, for example, a method for transmitting data between microcomputers,
This invention relates to a data transmission method for accessing a shared memory between computers with different bus configurations, such as 16-bit microcomputers.
従来、共有メモリを用いたデータ伝送については、エレ
ク1〜ロニクス 1978年8月17日「デュアル ポ
ート RAM ハイクス・スループツ1〜・イン・イ
ンプラ1ヘーアウトプツ1−・コン1−ローラ・ボー1
り」第1頁から第5頁(lElectronics A
ugust 17 、1978 rDnal −por
t RAM l1ikes Thronghput i
n Input−outputController
BoardJ)において論じられている。Conventionally, regarding data transmission using shared memory, Elec 1 ~ Ronix August 17, 1978 "Dual Port RAM Hyx Sloops 1 ~ In-Pra 1 He Outputs 1- Con 1- Laura Bau 1
"Electronics A" pages 1 to 5
August 17, 1978 rDnal-por
t RAM l1ikes Throngput i
n Input-output Controller
Board J).
〔発明が解決しようとする′i11!題〕上記従来技術
は、データバスの構成が同じ(例えば、8ビットバス、
16ヒツI−バス等)複数のコンピュータか共有メモリ
をアクセスする場合であり、データバスの構成が異なる
コンピュータ間の共有メモリのアクセスについては配慮
がされておらず、8ビツトバスのコンピュータと16ビ
ツトバスのコンピュータを共有メモリを介してデータ伝
送する場合には、共有メモリをアクセスするときだけ1
6ビツトマイクロコンピユータのデータバスを8ピッl
−バスに切り替えるかまたはワード単位でアクセスでき
るようなハス構成としておいて、データの上位または下
位をマスクしと使うようにしなければならない。この場
合、8ピツi・マイクロコンピュータは、16ビツ1−
マイクロコンピュータのアクセスのしかたに合わせて、
共有メモリの」−位桁または下位桁に1バイトおきにデ
ータをり−ト・ライトシなければならないという問題が
あった。[What the invention seeks to solve'i11! [Problem] The above conventional technology has the same data bus configuration (for example, 8-bit bus,
16-bit I-bus, etc.), and there is no consideration given to accessing shared memory between computers with different data bus configurations. When data is transmitted via shared memory in a computer, 1 is used only when accessing the shared memory.
8-pin data bus for 6-bit microcomputer
- It is necessary to switch to a bus or use a bus configuration that allows access in units of words, and mask the upper or lower part of the data. In this case, the 8-bit i microcomputer is 16-bit 1-
Depending on how the microcomputer is accessed,
There is a problem in that data must be written every other byte to the negative or lower digit of the shared memory.
本発明の目的は、相互のマイクロコンピュータがプログ
ラムによらずに効率よく共有メモリをアクセスできるマ
イクロコンピュータ間データ伝送方法を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to provide a data transmission method between microcomputers that allows mutual microcomputers to efficiently access a shared memory without using a program.
上記目的は、任意のピッI・数、例えば、8ビットの第
1のマイクロコンピュータと、」二記ピッl〜数の整数
倍のピッI〜数、例えば、16ビツ1−の第2のマイク
ロコンピュータとを備え、上記双方のマイクロコンピュ
ータが使用する上記ヒラI・数の複数個の共有メモリを
介してデータを伝送するものにおいて、上記第2のマイ
クロコンピュータが」二記各共有メモリにデータをり−
1−・ライトするときには、データは上記整数倍のビツ
ト単位のワードでアクセスできるように、アミ−レスデ
コード部とアドレスバスで」−苦己各共有メモリを選択
して」−記任意のピッ1−数毎にデータを伝送し、」二
記第1−のマイクロコンピュータか」二記各共有メモリ
にデータをリード・ライ1へするときには、上記任意の
ビツト数のままアクセスできるように、変換器で上記各
共有メモリを切り替えてデータを伝送するようにして達
成するようにした。The above purpose is to connect a first microcomputer with an arbitrary number of bits, for example, 8 bits, and a second microcomputer with a number of bits that is an integer multiple of the number of bits, for example, 16 bits. said second microcomputer transmits data via said plurality of shared memories used by said two microcomputers, said second microcomputer transmits data to each said shared memory. Ri-
1- When writing, the Amires decoding unit and address bus select each shared memory so that the data can be accessed in words in bits that are multiples of the above integer. When data is transmitted for each number of bits and the data is read/written from the microcomputer 1-2 to the shared memory 1, the converter is This was achieved by switching each of the shared memories mentioned above and transmitting data.
16ビツ1−マイクロコンピュータは、共有メモリをツ
ー1−単位でアクセスてきるようなデコー1く部を持ち
、それによって共有メモリをアクセスする。8ビツトデ
ータバスが各々上位桁、下位桁の共有メモリに分離され
ており、共有メモリを16ビツトマイクロコンピユータ
かワード単位でアクセスできる。8ビットマイクロコン
ピュータが共有メモリをアクセスするときには、変換器
により最初の8ビットで共有メモリの上位桁、次の8ビ
ットて共有メモリの下位桁をアクセスする。それであた
かもワード単位で共有メモリをアクセスしているかのよ
うになる。それによって、8ピツl〜マイクロコンピユ
ータが共有メモリをアクセスするときは、通常の8ピツ
1へバスでアクセスでき、16ビツトマイクロコンピユ
ータが共有メモリをアクセスするときには、16ビツ1
〜のワー1へ単位でアクセスでき、効率的にマイクロコ
ンピュータ間のデータ伝送が行えるようになる。A 16-bit 1-microcomputer has a decoder section that can access shared memory in units of 2-1, and thereby accesses the shared memory. The 8-bit data bus is separated into shared memories for upper and lower digits, and the shared memory can be accessed by a 16-bit microcomputer or in word units. When an 8-bit microcomputer accesses a shared memory, the converter uses the first 8 bits to access the upper digits of the shared memory, and the next 8 bits to access the lower digits of the shared memory. Therefore, it is as if shared memory is being accessed in units of words. As a result, when an 8-bit microcomputer accesses the shared memory, it can access the normal 8-bit 1 via the bus, and when a 16-bit microcomputer accesses the shared memory, it can access the 16-bit 1.
It is possible to access the word 1 of ~ in units of units, and data transmission between microcomputers can be performed efficiently.
以下本発明の一実施例を第1図〜第3図を用いて詳細に
説明する。An embodiment of the present invention will be described in detail below with reference to FIGS. 1 to 3.
第1図は本発明のマイクロコンピュータ間データ伝送方
法の一実施例を説明するための8ピツI〜マイクロコン
ピユータと]6ビツ1\マイクロコンピユ一タ間のデー
タ伝送部の概略構成図で、第2図は第」図の8ヒッ1−
マイクロコンピュータ1が共有メモリをアクセスすると
きのタイミングチャート、第3図は第1図の16ビツ1
へマイクロコンピュータ2が共有メモリをアクセスする
ときのタイミングチャートを示す。FIG. 1 is a schematic configuration diagram of a data transmission section between 8-bit I to microcomputer and ]6-bit 1\microcomputer for explaining an embodiment of the inter-microcomputer data transmission method of the present invention. Figure 2 is 8th hit 1- of Figure 2.
A timing chart when the microcomputer 1 accesses the shared memory, Figure 3 shows the 16-bit 1 in Figure 1.
Fig. 5 shows a timing chart when the microcomputer 2 accesses the shared memory.
第1−図において、1は8ピツl〜マイクロコンピユー
タ、2は16ビツ1へマイクロコンピュータで、共有メ
モリは、16ビツ1〜マイクロコンピユータ2が共有メ
モリをワード単位でアクセスできるように、上位桁共有
メモリ3と下位桁共有メモリ4とに分けて構成しである
。16ビツl−マイクロコンピュータ2が共有メモリ3
,4をアクセスするときは、アトレスデコーlへ部10
とアドレスバス6で共有メモリを選択する。次に、上位
データ選択信号12と下位データ選択信号]3が順次出
力され、それぞれ選択されたときの共有メモリのデータ
は、」二位データバス7、下位データバス8を通って1
6ビツI−マイクロコンピュータ2とデータのやりとり
がワー1へ単位で行われる。8ピッ1−マイクロコンピ
ュータ1が共有メモリ3,4をアクセスするときは、デ
ータバス9は8ピッ1−シかないので、アドレスバス6
と変換器5により共有メモリ3,4を交互に切り替えな
がらリード/ライト信号11によりデータのやりとりを
行うようにする。In Figure 1, 1 is an 8-bit microcomputer, 2 is a 16-bit microcomputer, and the shared memory has upper digits so that the 16-bit 1 to microcomputer 2 can access the shared memory in word units. It is divided into a shared memory 3 and a lower digit shared memory 4. 16-bit l-microcomputer 2 is shared memory 3
, 4, the part 10 to Atres decode l
and select the shared memory using the address bus 6. Next, the upper data selection signal 12 and the lower data selection signal 3 are output in sequence, and the data in the shared memory when each is selected is transmitted through the 2nd data bus 7 and the lower data bus 8.
Data is exchanged with the 6-bit I-microcomputer 2 in units of words 1. When the 8-pin microcomputer 1 accesses the shared memories 3 and 4, the data bus 9 does not have 8 pins, so the address bus 6
The shared memories 3 and 4 are alternately switched by the converter 5 and the read/write signal 11 is used to exchange data.
第2図(a)に示すように、8ビツトマイクロコンピユ
ータ1より共有メモリのアクセスしたいアl〜レスがア
ドレスバス6にでると、変換器5の信号が上位桁のアド
レスなら第2図(b)に示すように信号5Aが、下位桁
のアドレスなら第2図(c)に示すように信号5Bが出
力される。変換器5から信号5Aが出力されると、第2
図(d)のそのときのり−1−’/ライト信号11と同
期して第2図(e)のデータバス9上にそのときのデー
タがあられれる。信号5Bが出力されると、同様にその
ときのデータがデータバス9上にあられれる。As shown in FIG. 2(a), when the 8-bit microcomputer 1 outputs the address to be accessed in the shared memory from the address bus 6, if the signal from the converter 5 is the upper digit address, then as shown in FIG. ), if the signal 5A is a lower digit address, the signal 5B is output as shown in FIG. 2(c). When the signal 5A is output from the converter 5, the second
The current data is placed on the data bus 9 in FIG. 2(e) in synchronization with the current paste-1-'/write signal 11 in FIG. 2(d). When the signal 5B is output, the data at that time is similarly placed on the data bus 9.
第3図は16ビツトマイクロコンピユータ2が共有メモ
リをアクセスするときのタイミングチャー1〜で、第3
図(a)に示すように、共有メモリのアクセスしたいア
ドレスがア1くレスバス6にでると、第3図(b)に示
すように、デコード部10から出力信号がでる。次に、
第3図(c)に示すように、」二位データ選択信号12
が出力され、それと同期して(e)に示すように上位デ
ータバス7にデータがあられれる。次に、第3図(d)
に示すように、下位データ選択信号13が出力され、そ
れと同期して(f)に示すように下位データバス8にデ
ータがあられれる。Figure 3 shows timing charts 1 to 3 when the 16-bit microcomputer 2 accesses the shared memory.
As shown in FIG. 3(a), when the address to be accessed in the shared memory is output on the address bus 6, an output signal is output from the decoder 10 as shown in FIG. 3(b). next,
As shown in FIG. 3(c), the second data selection signal 12
is output, and in synchronization with this, data is loaded onto the upper data bus 7 as shown in (e). Next, Figure 3(d)
As shown in (f), the lower data selection signal 13 is output, and in synchronization with it, data is loaded onto the lower data bus 8 as shown in (f).
本実施例の方法によれば、8ビツトマイクロコンピユー
タ1と16ビツ1−マイクロコンピュータ2が共有メモ
リ3,4を介してデータの伝送を行う場合、共有メモリ
3,4のアクセスを8ビツトマイクロコンピユータ1は
8ビツトバスのバイ1−単位であたかもワード単位でア
クセスしているかのように、16ビツトマイクロコンピ
ユータ2は16ビツトバスのワー1く単位ででき、効率
よく共有メモリを使用できるという効果がある。According to the method of this embodiment, when 8-bit microcomputer 1 and 16-bit 1-microcomputer 2 transmit data via shared memories 3 and 4, access to shared memories 3 and 4 is controlled by 8-bit microcomputer 1 and 16-bit microcomputer 2. 1 is accessed in units of bytes of an 8-bit bus, as if they were accessed in units of words, and the 16-bit microcomputer 2 is accessed in units of words of a 16-bit bus, which has the effect of allowing efficient use of the shared memory.
以上の実施例では、8ビットマイクロコンピュータ1,
16ビツトマイクロコンピユータ2を例にとって説明し
たが、本発明は任意のビット数の第1のマイクロコンピ
ュータとそのビット数の整数倍のビット数の第2のマイ
クロコンピュータ。In the above embodiment, the 8-bit microcomputer 1,
Although the 16-bit microcomputer 2 has been described as an example, the present invention includes a first microcomputer having an arbitrary number of bits and a second microcomputer having a number of bits that is an integral multiple of the number of bits.
すなわち、8ビツトマイクロコンピユータと32ビツト
マイクロコンピユータ、16ビツトマイクロコンピユー
タと32ピツ1へマイクロコンピュータや64ビツトマ
イクロコンピユータの間のデータ伝送等にも共有メモリ
の数を両マイクロコンピュータのビット比(整数倍)に
相当する個数だけ用意し、アドレスデコード部、変換器
で各共有メモリを選択することにより適用することがで
きる。In other words, for data transmission between an 8-bit microcomputer and a 32-bit microcomputer, a 16-bit microcomputer and a 32-bit microcomputer, and a 64-bit microcomputer, the number of shared memories is determined by the bit ratio (integer multiple) of both microcomputers. ), and by selecting each shared memory using an address decoder and a converter.
以」−説明した本発明によれば、任意のビット数の第1
のマイクロコンピュータとそのビット数の整数倍のビッ
ト数の第2のマイクロコンピュータ−8=
が共有メモリを介してデータの伝送を行う場合、第1の
マイクロコンピュータを8ピツ1〜マイクロコンピユー
タ、第2のマイクロコンピュータを16ビツトマイクロ
コンピユータとすると、共有メモリのアクセスを8ピツ
1へマイクロコンピュータは8ビットハスのバイト単位
であたかもワード単位でアクセスしているかのように、
16ビツトマイクロコンピユータは16ビツトバスのワ
ード単位でアクセスでき、プログラムによらずハード構
成的に効率よく共有メモリを使用できるという効果があ
る。- According to the invention as described, the first
and a second microcomputer whose number of bits is an integer multiple of the number of bits - 8 = When transmitting data via a shared memory, the first microcomputer is connected to the If we assume that the microcomputer is a 16-bit microcomputer, the shared memory access will be in 8-bit byte units, as if the microcomputer were accessing in word units.
A 16-bit microcomputer can access a 16-bit bus in units of words, and has the advantage of being able to use shared memory efficiently in terms of hardware configuration, regardless of the program.
第1図は本発明のマイクロコンピュータ間データ伝送方
法の一実施例、を説明するための8ビットマイクロコン
ピュータと16ビツトマイクロコンピュータ間のデータ
伝送部の概略構成図、第2図は第1図の8ビットマイク
ロコンピュータが共有メモリをアクセスするときのタイ
ミングチャーi〜、第3図は第1図の16ビツトマイク
ロコンピユータが共有メモリをアクセスするときのタイ
ミングチャー1〜である。
18ヒンI・マイクロコンピュータ、216ビツ1〜マ
イクロコンピユータ、3 上位桁共有メモリ、4・下位
桁共有メモリ、5 変換器、6 アドレスバス、7 」
−位データハス、8 下位データバス、9 データバス
、」0 ア1へレステコード部、]トリー1〜/ライ1
−信号、12 上位データ選択信号、]3 下位データ
選択信号。FIG. 1 is a schematic configuration diagram of a data transmission section between an 8-bit microcomputer and a 16-bit microcomputer for explaining an embodiment of the data transmission method between microcomputers of the present invention, and FIG. Timing chart i~ when an 8-bit microcomputer accesses the shared memory; FIG. 3 is a timing chart 1~ when the 16-bit microcomputer shown in FIG. 1 accesses the shared memory. 18 Hint I/Microcomputer, 216 bits 1~Microcomputer, 3 Upper digit shared memory, 4 Lower digit shared memory, 5 Converter, 6 Address bus, 7
- data bus, 8 lower data bus, 9 data bus, 0 A1 to address code section,] tree 1 to /rai 1
- signal, 12 Upper data selection signal, ] 3 Lower data selection signal.
Claims (1)
前記ビット数の整数倍のビット数の第2のマイクロコン
ピュータとを備え、前記双方のマイクロコンピュータが
使用する前記ビツト数の複数個の共有メモリを介してデ
ータを伝送するものにおいて、前記第2のマイクロコン
ピュータが前記各共有メモリにデータをリード・ライト
するときには、データは前記整数倍のビット単位のワー
ドでアクセスできるように、アドレスデコード部とアド
レスバスで前記各共有メモリを選択して任意のビット数
毎にデータを伝送し、前記第1のマイクロコンピュータ
が前記各共有メモリにデータをリード・ライトするとき
は、前記任意のビット数のままアクセスできるように、
変換器で前記各共有メモリを切り替えてデータを伝送す
るようにすることを特徴とするマイクロコンピュータ間
データ伝送方法。1. A first microcomputer with an arbitrary number of bits;
a second microcomputer having a number of bits that is an integral multiple of the number of bits, and transmitting data via a plurality of shared memories having the number of bits used by both microcomputers, wherein the second microcomputer When the microcomputer reads or writes data to each of the shared memories, the address decoder and the address bus select each of the shared memories and write arbitrary bits so that the data can be accessed in words in units of bits that are multiples of the integer. When the first microcomputer reads and writes data to each of the shared memories, the first microcomputer can access the arbitrary bit numbers as they are;
A method for transmitting data between microcomputers, characterized in that data is transmitted by switching between the respective shared memories using a converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12935088A JPH01297758A (en) | 1988-05-26 | 1988-05-26 | Data transmission method between microcomputers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12935088A JPH01297758A (en) | 1988-05-26 | 1988-05-26 | Data transmission method between microcomputers |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01297758A true JPH01297758A (en) | 1989-11-30 |
Family
ID=15007431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12935088A Pending JPH01297758A (en) | 1988-05-26 | 1988-05-26 | Data transmission method between microcomputers |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01297758A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6907480B2 (en) | 2001-07-11 | 2005-06-14 | Seiko Epson Corporation | Data processing apparatus and data input/output apparatus and data input/output method |
JP2015089006A (en) * | 2013-10-31 | 2015-05-07 | 日本電信電話株式会社 | Encoder and decoder |
-
1988
- 1988-05-26 JP JP12935088A patent/JPH01297758A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6907480B2 (en) | 2001-07-11 | 2005-06-14 | Seiko Epson Corporation | Data processing apparatus and data input/output apparatus and data input/output method |
JP2015089006A (en) * | 2013-10-31 | 2015-05-07 | 日本電信電話株式会社 | Encoder and decoder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2633331B2 (en) | Microprocessor | |
US5907865A (en) | Method and data processing system for dynamically accessing both big-endian and little-endian storage schemes | |
US5070450A (en) | Power on coordination system and method for multiple processors | |
JPS5817582A (en) | Data storage and address specifying system for mutiplex word memory | |
EP0229932B1 (en) | High-capacity memory for multiprocessor systems | |
JPH04363736A (en) | Information processor | |
US5487155A (en) | Data switch with multiplexers for forming data connections and control unit for checking permissibility of connections | |
US4575796A (en) | Information processing unit | |
JPS621047A (en) | Semiconductor device containing memory circuit | |
JPH01297758A (en) | Data transmission method between microcomputers | |
JPH0227696B2 (en) | JOHOSHORISOCHI | |
JPS61235969A (en) | Memory device | |
JP2741514B2 (en) | Multi CPU system | |
JPS63255750A (en) | Memory system | |
JP2953584B2 (en) | Memory protection method for each memory board in a multiprocessor system | |
JPS6288031A (en) | Register filing system | |
GB2117945A (en) | Memory data transfer | |
JPH0778722B2 (en) | Register file method | |
JPS59106047A (en) | Microcomputer | |
JPS63313251A (en) | Addressing circuit | |
JPH0370052A (en) | Address translation circuit, memory controller, information processor, and recorder | |
JPH04195441A (en) | Input/output device | |
JPH01142849A (en) | Subscriber's line signal device | |
JPH0195351A (en) | System for transferring data | |
JPS63121946A (en) | Memory access control circuit |