JPH01296368A - メモリカードを用いたマイコンシステム - Google Patents

メモリカードを用いたマイコンシステム

Info

Publication number
JPH01296368A
JPH01296368A JP63125633A JP12563388A JPH01296368A JP H01296368 A JPH01296368 A JP H01296368A JP 63125633 A JP63125633 A JP 63125633A JP 12563388 A JP12563388 A JP 12563388A JP H01296368 A JPH01296368 A JP H01296368A
Authority
JP
Japan
Prior art keywords
memory card
cpu
memory
program
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63125633A
Other languages
English (en)
Inventor
Nobuaki Nishijima
西嶋 延明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP63125633A priority Critical patent/JPH01296368A/ja
Publication of JPH01296368A publication Critical patent/JPH01296368A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、メモリカードを用いたマイコンシステムに
関し、さらに詳細には各種マイコンシステムの変更に際
してシステム立上げ時のデータおよびプログラム交換を
容易化するメモリカードを用いたマイコンシステムに関
する。
〔従来の技術〕
通常のマイコンシステムは、演算部とレジスタ群および
制御部からなるCPU機能を有するマイクロプロセッサ
に、記憶要素や入出力制御用LSI等を基板上に組み合
せて構成される。
この種の標準的なマイコンシステムは、次のような順序
で動作する。すなわち、マイコンシステムの電源を投入
すると、先ずCPUが初期状態にリセットされ、次にC
PUは記憶要素の1つである読み出し専用メモリROM
に記憶されているマイコンシステム立上げ用プログラム
の最初のアドレスの命令をロードし、実行する。
以下、次の命令をロードし実行するという具合に繰り返
すことにより、マイコンシステム立上げプログラムが実
行され、1つのマイコンシステムをスタートすることが
可能となる。
〔発明が解決しようとする課題〕
しかしながら、前述した従来のマイコンシステムにおけ
るシステム立上げプログラムは、読み出し専用のROM
に記憶されているため、例えば、あるマイコンシステム
を稼動した後に、−旦このシステムを停止し、同じシス
テム装置を用いて別のプログラムによるマイコンシステ
ムを稼動させたい場合には、わざわざ基板を取り外し内
部のROMを、別のプログラムが記憶されたROMに交
換しなければならなかった。
ROMを交換するには、取扱い不注意による静電破壊な
どが生じないように、細心の注意が必要であり、煩雑な
作業である。このため、簡便な方法でシステム立上げ交
換ができることが望まれていた。また、各種マイコンシ
ステム用立上げプログラムの入ったROMを用意しなけ
ればならず、費用も嵩む難点がある。さらに、システム
立上げプログラムをROMを用いずに行う場合には、外
部装置として、例えばフロッピディスク装置などが必要
になり、その都度システムフロッピをディスク装置に入
れてシステム立上げプログラムをロードしなければなら
ず、手間が掛る上にマイコンシステム装置自体がその分
大きくなり小形化が要求される用途には不向きである。
そこで、本発明の目的は、マイコンシステムのプログラ
ムやデータの交換を容易に行えるようにすると共に、交
換時のプログラムデータをメモリ上にロードする手間を
必要としないメモリカードを用いたマイコンシステムを
提供するにある。
〔課題を解決するための手段〕
本発明に係るメモリカードを用いたマイコンシステムは
、少なくとも1個の読み出し書き込み可能なメモリと、
前記メモリの記憶動作を維持する内蔵電源と、CPUか
らのアドレス信号を受け前記メモリへのチップセレクト
信号を出力するアドレスデコーダと、CPUとの信号ヲ
授受するためのバス端子、外部電源接続端子および接地
端子を具備するコネクタとから成るメモリカードを用い
たマイコンシステムにおいて、前記マイコンシステム上
のCPUのプログラムスタートのアドレス位置に前記メ
モリカードのプログラムアドレスを配置するように構成
し、さらに、前記CPUと前記メモリカードとの接  
続状態を検知する検出端子を設け、この検出端子の信号
により前記CPUにリセット信号をが  1けられるよ
う構成することを特徴とする。
また、前記読み出し書き込み可能なメモリと  1して
、スタティックRAMを好適に用いることができる。
〔作用〕
本発明に係るメモリカードを用いたマイコンシステムに
よれば、バックアップ電源を内蔵し、読み出し書き込み
可能なメモリを有するコネクタ付きのメモリカードを用
いるため、マイコンシステムの電源を切っても前記メモ
リカードの記憶は保持される。従って、従来ROMに記
憶されていたマイコンシステム立上げプログラムをメモ
リカード上に、しかもCPUのプログラムのスタートア
ドレス位置になるように書き込んでおけば、従来のマイ
コンシステムで用いたシステム立上げ用ROMが無くと
も、このメモリカードをマイコンシステム基板上に接続
するだけでシステムスタートができる。
前記メモリカードは、コネクタを介して容易に着税可能
であって、手間は掛らず、しかもメモリカード上のシス
テムプログラムの書き換えは通常の読み出し書き込みメ
モリと同様に行うことができる。
また、カード検出端子は、メモリカードがマイコンシス
テム基板から取り外された時にCPUにメモリが接続さ
れていないことからCPUが暴走したり停止するのを防
ぐために、CPUをリセットする信号を出力するように
働り。
〔実施例〕
次に、本発明に係るメモリカードを用いたマイコンシス
テムの実施例につき、添付図面を参照しながら以下詳細
に説明する。
例えば、Z 80 (ZHog社の製品名)CPUを使
用する通常のマイコンシステムでは、メモリアドレスQ
OOQH番地(16進数4桁表示の番地で示す。)から
適当な大きさのROMを配置し、その他のメモリアドレ
ス空間にRAMを配置する。そして前記メモリアドレス
の0O00H番地からは、システム立上げのプログラム
を置いている。これに対し、本発明の構成では、前記R
OMの代りにバンクアップ回路付きのRAMを使用し、
さらにこのバックアップ回路付きのRAMとして、既存
のほとんどRAMとバックアップ回路しか持たない接触
型のメモリカードを使用する。
第1図は、本発明のメモリカードを用いたマイコンシス
テムの構成例を示す回路図である。
第1図において、参照符号20はメモリカードを示し、
コネクタ10を介して外部電源V(CおよびCPU30
に接続する。CPU30は、例えばZ80を用い、CP
U30のクロック信号入力端子φには、自励発振器とフ
リップフロップ回路およびカウンタ、ゲートからなる分
周回路並びにクロックトライバなどで構成されるクロッ
ク信号発生回路40の出力端が接続される。
また、CPU30のリセット信号入力端子R3Tには、
2人力ORゲート60の出力端が接続される。前記OR
ゲート66の′一方の入力端にはリセット信号発生回路
50の出力端を接続し、他方の入力端にはメモリカード
20のカード検出端子12とプルアップ抵抗器51の一
端とを接続する。カード検出端子12のメモリカード2
00[1は接地する。電源VCCは、CPU30の電源
入力端子VODとメモリカード20の外部電源入力端子
11およびプルアップ抵抗器51の他端に接続する。C
PU30とメモリカード20は、コネクタ10を介して
接続され、CPU30のアドレス出力端子AM (この
場合、Ao〜AISの16ビツト)はアドレス端子13
に、データ入出力端子I)/  (この場合、Do−D
の8ビツト)はデータ端子14に、RDm子はリード端
子15に、WR端子はライト端子16にそれぞれ接続さ
れる。端子17はGND端子で接地されている。メモリ
カード20内のRAMとして、2rviのスタティック
RAM22,23を使用する。前記アドレス端子13.
データ端子14.リード端子15およびライト端子16
は、それぞれパスライン131.141および信号ライ
ン15.16を介して各スタティックRAM22.23
の対応する端子と接続する。
アドレスデコーダ21はCPU30からのアドレス信号
を受け、前記スタテイソゲRAM22゜23へチップセ
レクト信号を出力する。各スタティックRAM22.2
3の電源入力端子v、2.vt、。2.には、ダイオー
ド26.電D 源ライン111.電源端子11を介して外部電源vcc
に接続すると共に、内部電池25とダイオード24の直
列回路に接続する。なお、第1図において、I10回路
やその他の本実施例で説明されない回路部分については
、周知の回路であり、省略しである。
前述したように構成した本実施例回路では、マイコンシ
ステムの電源を投入すると、標準的なマイコンシステム
と同様に、リセット回路40により先ずリセット信号が
働き、CPU30が初期状態にセットされ、次いでCP
U30はスタートアドレスであるメモリアドレス000
0H番地の命令をメモリカード20よりロードし、この
命令を実行する。以下、命令のロードと実行を順次繰り
返し、マイコンシステムがスタートするように動作する
。メモリカード20のアドレス0OOOH番地からプロ
グラムが入っていれば、確かにそのプログラムが実行さ
れる。
従って、メモリカード20内のスタティックRAM22
.23にアドレス0OOOH番地からのシステム立上げ
プログラムを置くことにより、従来のシステム立上げ用
ROMを不要にすることができる。
内部電池25とダイオード24.26はバックアップ回
路を構成し、メモリカード20がコネクタ10から外さ
れて外部電源VCCと切り離された時にも、スタティッ
クRAMの記憶動作を維持するように働<、その際、ダ
イオード26は、内部電池25からの電流が端子11へ
流出するのを阻止する。同様にダイオード24は、メモ
リカード20がコネクタ10に接続されている際に、外
部電源Vccから内部電源25へ電流が流れるのを阻止
する。
また、カード検出端子12は、コネクタ10にメモリカ
ード20が接続されている時には、常にローレベル信号
をORゲート60に与える。
メモリカード20がコネクタ10から外された時には、
ORゲート60の入力は、リセット信号発生回路50と
は独立に、プルアップ抵抗器51を介して電源VCCに
近いハイレベルに持ち上げられ、リセット信号としてC
PU30の端子R3Tに印加される。このリセット信号
は、CPU30内の制御用フリップフロップ、カウンク
、レジスタなどをある定められた状態に強制的にセット
し、初期状態に設定し直すことにより正常な動作状態に
戻すことを可能にする。
〔発明の効果〕
前述した実施例から明らかなように、本発明によれば、
バックアンプ回路付きRAMのメモリカードを用い、マ
イコンシステム立上げ用プログラムをCPUのスタート
アドレス位置に配置することにより、従来必要だったシ
ステム立上げ用ROMを不要とし、メモリカードでマイ
コンシステムをスタートさせることができる。
このマイコンシステムのソフト的な構成変更は、予めス
タートアドレス位置に別のプログラムを書き換えたバン
クアップ回路付きRAMのメモリカードを、コネクタを
介して容易に着脱交換できるので、フロンピディスク装
置を用いた場合のように手間をかけてロードすることな
く、−瞬にして簡単に変更を行うことができると共にR
OM交換のような煩雑さもない。また、フロッピディス
ク装置に比べて、メモリカードは十分小形であり、シス
テム小形化にも寄与する。なお、メモリカード上のプロ
グラムの書き換えは、通常のRAMカードと同様に行え
ば良い。
また、カード検出端子により、メモリカードが外されて
いる時には、CPUにリセットがかかるように回路構成
さているため、メモリカードを抜いた時にCPUにメモ
リが接続されていないことがらCPUが暴走したり、停
止したりすることは防止できる。
もちろん、このバックアンプ回路付きRAMのメモリカ
ードには、上記システム立上げ用プログラムの他に通常
の実行したいプログラムも入れておくことができ、しか
もこの実行プログラムについてもメモリカードを着脱交
換することにより、フロンピディスク装置のように、手
間を掛けてロードすることなく一瞬に交換を完了するこ
とができる。
さらに、バックアップ回路付きのRAMを用いているた
め、メモリカードの内容は、このシステム自身で簡単に
変更でき、このシステムを発展させれば、システムをシ
ステム自身が変更するように構成することができる。
以上、本実施例では2個のスタティックRAMを用いた
例を示したが、システムプログラムやデータの大きさな
どの内容に応じてメモリ容量は増減し、またスタティッ
クRAMの記憶容量の大きさによってもその使用個数は
増減し得ることは勿8余である。
以上、本発明の好適な実施例について説明したが、本発
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において、種々の設計変更をなし得る
ことは勿論である。
【図面の簡単な説明】
第1図は本発明に係るメモリカードを用いたマイコンシ
ステムの一実施例を示す要部ブロック回路図である。 10、、、コネクタ    11.、、外部電源端子1
11、、、電源ライン   12. 、 、カード検出
端子13、、、アドレス端子 131、、、アドレスバスライン 14.、、データ端
子141、、、データバスライン  15.、、リード
端子16、 、 、ライト端子   15L 161.
、、信号ライン17、、、GND端子   20.、、
メモリカード21、、、アドレスデコーダ 22.23.、、スタティックRAM 24.2B、、、ダイオード  25.、、内部電池3
0、、、 CP U   40.、、クロ7り信号発生
回路50、、、リセット信号発生回路 51、、、プルアップ抵抗器 60、、、2人力ORゲート VoD  、 Vol)年、Voo23.、、電源入力
端子C9,Lλ、Cs上306.チップセレクト入力端
子R3T、、、リセット入力端子 AA/、、、アドレスデータ出力端子 り、、、、データ入出力端子 RD、、、リード信号出力端子 WRl、、ライト信号出力端子 φ 、2.クロック信号入力端子 特許出願人  日本ケミコン株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)少なくとも1個の読み出し書き込み可能なメモリ
    と、前記メモリの記憶動作を維持する内蔵電源と、中央
    演算処理装置(CPU)からのアドレス信号を受け前記
    メモリへのチップセレクト信号を出力するアドレスデコ
    ーダと、CPUとの信号を授受するためのバス端子、外
    部電源接続端子および接地端子を具備するコネクタとか
    ら成るメモリカードを用いたマイコンシステムにおいて
    、 前記マイコンシステム上のCPUのプログ ラムスタートのアドレス位置に前記メモリカードのプロ
    グラムアドレスを配置するよう構成し、 さらに、前記CPUと前記メモリカードと の接続状態を検知する検出端子を設け、 この検出端子の信号により前記CPUにリ セット信号をかけられるよう構成したことを特徴とする
    メモリカードを用いたマイコンシステム。
  2. (2)前記読み出し書き込み可能メモリは、スタティッ
    クRAMであることを特徴とする請求項1記載のメモリ
    カードを用いたマイコンシステム。
JP63125633A 1988-05-25 1988-05-25 メモリカードを用いたマイコンシステム Pending JPH01296368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63125633A JPH01296368A (ja) 1988-05-25 1988-05-25 メモリカードを用いたマイコンシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63125633A JPH01296368A (ja) 1988-05-25 1988-05-25 メモリカードを用いたマイコンシステム

Publications (1)

Publication Number Publication Date
JPH01296368A true JPH01296368A (ja) 1989-11-29

Family

ID=14914872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63125633A Pending JPH01296368A (ja) 1988-05-25 1988-05-25 メモリカードを用いたマイコンシステム

Country Status (1)

Country Link
JP (1) JPH01296368A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875264A (ja) * 1981-10-29 1983-05-06 Mitsubishi Electric Corp マイクロプロセツサ
JPS6190223A (ja) * 1984-10-08 1986-05-08 Seiko Epson Corp リセツト装置
JPS62195780A (ja) * 1986-02-24 1987-08-28 Hitachi Ltd 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875264A (ja) * 1981-10-29 1983-05-06 Mitsubishi Electric Corp マイクロプロセツサ
JPS6190223A (ja) * 1984-10-08 1986-05-08 Seiko Epson Corp リセツト装置
JPS62195780A (ja) * 1986-02-24 1987-08-28 Hitachi Ltd 半導体記憶装置

Similar Documents

Publication Publication Date Title
CA2046356C (en) Method and apparatus for improved initialization of computer system features
US7747848B1 (en) Updating the system management information of a computer system
US6732264B1 (en) Multi-tasking boot firmware
WO1983000239A1 (en) Computer with expanded addressing capability
CA2097874C (en) Programmable microprocessor booting technique using fifo memory
WO1996002034A1 (en) Updating firmware
US5274791A (en) Microprocessor with OEM mode for power management with input/output intiated selection of special address space
KR900002438B1 (ko) 프로세서간 결합방식
US5600841A (en) Method and apparatus for anticipatory power management for low power data
US5960195A (en) Intelligent volatile memory initialization
US5485585A (en) Personal computer with alternate system controller and register for identifying active system controller
US5535404A (en) Microprocessor status register having plural control information registers each set and cleared by on and off decoders receiving the same control data word
JPH01296368A (ja) メモリカードを用いたマイコンシステム
US5524267A (en) Digital I/O bus controller circuit with auto-incrementing, auto-decrementing and non-incrementing/decrementing access data ports
US7596539B2 (en) Method and apparatus for providing connection information of functional components within a computer system
US4827408A (en) Multi-purpose reconfigurable computer system having detachable circuit for memory address map and I/O address map
CA1137641A (en) Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip
TW461997B (en) Write protection method of programmable chipset software
KR930008679B1 (ko) 마이크로 채널 버스 아키덱쳐를 갖는 컴퓨터 시스템의 마이크로 채널 버스 에러 추적회로
JP3166167B2 (ja) マイクロコンピュータ
JP2675506B2 (ja) マイクロプロセッサ装置
JPH05225361A (ja) レジスタ書換え方式
JPH01293414A (ja) レジスタの初期化方式
JPH0535457B2 (ja)
JPS63155343A (ja) 半導体メモリを使用した外部記憶装置