JPH01291520A - 固定基準電圧レベルの交流電圧によるクロスオーバを検出する回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、固定基準電圧レベル（例えば零レベル）の夫
々上下に位置する２つの個別のスレシホルドレベルの供
給交流電圧によるクロスオーバを検出する回路配置に関
するものである。

（従来の技術） この種の回路配置は既知であり、例えば“零交差検出回
路”を含む種々の形態および用途を有している。文献“
マラードテクニカルパブリケーション”１９７６年ＩＯ
月の論文“零−交差検出回路”には、零−交差検出回路
に関する詳細およびその他の情報が記載されている。

いわゆる“零−交差検出回路”は通常トライアックのよ
うな固体スイッチング装置が組込まれ交流幹線電圧源か
ら給電される電力制御システムに用いられている。この
場合には交流幹線電圧源の“零−交差点”を検出する“
零−交差検出器”を用いて、固体スイッチング装置をト
リガすると共に交流幹線電圧の波形に対しゲートパルス
を発生し得るようにする。

“零−交差検出器”をかかる電力制御システムに用いて
前記固体スイッチング装置の導通を保持すると共に電力
制御システムの電力消費を最小にし得るようにする場合
には供給された幹線電圧の瞬時値に対するゲートパルス
の開始および終了を正確に決める必要がある。固体スイ
ッチング装置の導通を保持する場合には、装置の電流が
“保持電流レベル”まで降下し、かつ、次の半サイクル
で装置の電流（反対方向）が“ラッチ電流レベル”に到
達するまで継続し得るようにする前に、ゲートパルスは
各幹線電圧の半サイクルの終りに供給する必要がある。

また、ゲートパルスエネルギーを幹線供給電圧源から降
圧抵抗を経て得る場合にはゲートパルスの幅を最小にし
て電力制御システムの電力を保有し得るようにする必要
がある。ゲートパルスの開始および終了の正確な決定は
、極めて小さな許容公差に整合される特性を有するトラ
ンジスタを用いて既知の“零−交差”回路配置により達
成することができる。

本発明はかかる正確な決定を簡単に、かつ、左程正確で
ない回路素子を用いて達成し得るようにした上述した種
類の固定基準電圧レベルの交流電圧によるクロスオーバ
を検出する回路配置を提供することを目的とする。

（課題を解決するための手段） 本発明は固定基準電圧レベルの夫々上下の２つの個別の
スレシホルドレベルの供給交流電圧によるクロスオーバ
を検出する回路配置において、基準電圧に対し固定され
た大きさの直流供給電圧を供給する直流電流源と、供給
された交流電圧および直流供給電圧間に延在し直列接続
の２個の抵抗を有する電気通路と、２つの可能な論理出
力状態を有し前記２個の抵抗の接続点の電圧および前記
直流供給電圧を比較するように接続されて任意瞬時にお
ける論理出力状態を前記直流供給電圧に対する前記接続
点の電圧によって決めるようにした第１電圧比較器と、
２つの可能な論理出力状態を有し前記２個の抵抗の接続
点の電圧および前記基準電圧を比較するように接続され
て任意瞬時における論理出力状態を前記基準電圧に対す
る前記接続点の電圧によって決めるようにした第２電圧
比較器と、前記第１電圧比較器の論理出力状態と前記第
２電圧比較器の論理出力状態とを論理的に組合わせる論
理手段とを具え、固定基準電圧を有する供給交流電圧に
よるクロスオーバの各瞬時をスパンし前縁および後縁を
有するパルスを発生し、これら前縁および後縁は夫々２
つの個別のスレシホルドレベルを有する供給交流電圧に
よる交差の瞬時に夫々相当し、かつ、一方のスレシホル
ドレベルを前縁直流電圧の大きさによって決め、他方の
スレシホルドレベルを前記２つの抵抗の抵抗値と前記直
流電圧との比によって決めるようにしたことを特徴とす
る。

前記固定基準電圧を零ボルトとする。

前記２つの抵抗はその値を相互に適宜設計してクロスオ
ーバの各瞬時をスパンする各パルスの中間点が前記固定
基準電圧を有する供給交流電圧によるクロスオーバの各
瞬時に一致し得るようにする。

本発明の１例では前記第１電圧比較器を第１トランジス
タにより構成し、そのベース−エミッタ通路を前記直流
電圧点および前記直列接続の抵抗の一方の抵抗間に接続
して前記電気通路の一部分を形成し、前記第２電圧比較
器を前記第１トランジスタとは反対導電型の第２トラン
ジスタにより構成し、そのベース−エミッタ通路を前記
基準電圧点および前記両抵抗の接続点間に分離手段を経
て接続し得るようにする。

前記直流供給電圧は前記２つの抵抗の接続点の電圧を整
流することによって取り出すようにするのが有利である
。

供給された交流電圧および直流電圧間には電気通路を延
在させ、この通路に直列接続の２つの抵抗を設け、これ
ら抵抗の双方の抵抗値を一定とする。しかし、集積回路
技術を用いる場合には固定抵抗値の回路素子より成る回
路網を用いるのが一般的である。代表的にはかかる回路
網は有利に使用し得る非直線性の電圧対電流特性を呈す
る。本発明の他の例では前記直列接続の抵抗の一方を非
直線性の電圧対電流特性とし、回路素子の回路網で構成
し得るようにする。

（実施例） 図面につき本発明を説明する。

第１図に示す固定基準電圧レベルの交流電圧によるクロ
スオーバを検出する回路配置において、端子Ｂおよび０
間に延在する給電ラインしは零ボルトの固定基準レベル
に保持し、交流幹線電圧源Ｍは端子Ａおよび８間に接続
し、直流供給電圧源Ｓは端子りおよび０間に接続して端
子りを端子Ｃに対し＋４０Ｖに保持する。端子Ａおよび
０間には抵抗１および抵抗２を直列に接続配置する。抵
抗１および２はその抵抗値を等しくすると共にその共通
接続点をＰで示す。第１電圧比較器ｖＣ１は共通接続点
Ｐの電圧と端子りの電圧とを比較し得るように接続する
。この目的のために、第１電圧比較器ＭＣＩは、その反
転入力端子３を共通接続点Ｐに接続し、非反転入力端子
４を端子りに接続する。また、第２電圧比較器ＶＣ２は
共通接続点Ｐの電圧と給電ラインＬの電圧とを比較し得
るように接続し、この目的のために、第２電圧比較器Ｖ
Ｃ２はその非反転入力端子５を前記共通接続点Ｐに接続
し、反転入力端子６を前述したように零ボルトに保持さ
れている給電ラインＬに接続する。第１電圧比較器ＶＣ
Ｉの出力端子７および第２電圧比較器ＶＣ２の出力端子
８をＡＮＤゲートＧｌの各入力端子に接続する。

理想的には、第１図の回路配置の作動は次の通りである
。第１電圧比較器ＶＣＩの出力端子７は、入力端子３の
電圧が入力端子４の電圧に対し正である場合には“低”
電位であるが、入力端子３の電圧が入力端子４の電圧に
対し負である場合には“高”電位となるが、第２電位比
較器ＶＣ２の出力端子８は、入力端子５の電圧が入力端
子６の電圧に対し負の場合には“低”電位であり、入力
端子５の電圧が入力端子６の電圧に対し正である場合に
は“高”電圧となる。

第１図の回路配置の作動を第２ａ、　２ｂ、　２ｃおよ
び２ａ図につき説明する。第２ａ図において、端子Ｂお
よび給電ラインＬに対する端子Ａの幹線交流電圧を波形
２１で示し、給電ラインＬの電圧（即ち、零電圧）を破
線Ｏで示し、端子りの零値に対する電圧（即ち、＋　４
０Ｖ　）を破線２２で示す。端子りに存在する大きさが
等しく、極性が逆の電圧レベル（即ち、−４０Ｖ）を破
線２３で示す。

第２ｂ図において、第１電圧比較器ＶＣＩの出力電圧を
波形２４で示す。第２ｃ図において、第２電圧比較器Ｖ
Ｃ２の出力電圧を波形２５で示す。第２ｄ図において、
ＡＮＤゲートＧ１の出力電圧を波形２６で示す。

第２図の波形から明らかなように、波形２１の電圧が４
ＱＶよりも大きく、即ち、破線２２以上であるものとす
ると、幹線交流電圧の正の半サイクル中第１電圧比較器
ＶＣＩの出力は“低”電位となる。波形２１の電圧が破
線２２以下になる瞬時ＴＩに第１電圧比較器ＶＣＩの出
力は“高”電位となると共に波形２１の電圧が再び破線
２２で示すように＋４０Ｖ以上になる瞬時Ｔ４まで“高
”電位を保持する。かようにして、端子ＡおよびＤに存
在する電圧に対し、端子Ａおよび０間の電圧差、抵抗１
および２の各々の両端間の電圧、および共通接続点Ｐの
電圧を下表１に示す。

表１ 上記表１に示すように、電圧波形２１の大きさが＋４０
Ｖとなる瞬時Ｔｌに端子りの電圧が＋４ＱＶとなるため
、共通接続点Ｐの電圧も＋４０Ｖとなり、従って瞬時Ｔ
Ｉの直後電圧波形２１の大きさが＋４０Ｖ以下に降下す
る際、第１電圧比較器ＶＣＩの入力端子３の電圧が＋４
０Ｖ以下になりこれにより出力端子７の電圧が“低”電
位から“高”電位に変化するようになる。瞬時ＴＩおよ
び１４間では電圧波形２１の大きさが＋　４０Ｖ以下に
保持されるため、第１電圧比較器ＶＣＩの出力端子７は
瞬時Ｔ４まで“高”電位に保持され、その後電圧波形２
１の大きさが再び＋４０Ｖ以上となり、共通接続点Ｐの
電圧を端子りの電圧以上として第１電圧比較器ｖＣ１の
出力端子７を“低”電位から“高”電位に変化させるよ
うにする。

また、表１に示すように、電圧波形２１の大きさが一４
０Ｖとなる瞬時には端子りの電圧が＋４０Ｖとなるため
、共通接続点Ｐの電圧は零ボルトとなる。

これがため、瞬時Ｔ２前における第２電圧比較器ＶＣ２
の入力端子５は入力端子６の電圧に対し正となり、従っ
て入力端子８は“高”電位となるが瞬時Ｔ２の後には入
力端子５は入力端子６の電圧に対し負となるため、出力
端子８の電圧は“高”電位から“低”電位に変位するよ
うになる。電圧波形２１の大きさは瞬時Ｔ２および１３
間で一４０Ｖに対し負となるため、出力端子８は瞬時Ｔ
３まで“低”電位のままであり、その後電圧波形２１は
、共通接続点Ｐの電圧、従って、入力端子７の電圧が入
力端子６の電圧（零ボルト）に対し正となり、これによ
り出力端子７の電圧を“低”電位から“高”電位に変換
するような大きさとなる。

瞬時Ｔ１および１２間、並びに瞬時Ｔ３および１４間で
は、正に向かうパルス２７および２８が”ＡＮＤ”ゲー
）Ｇｌの出力側に瞬時ＴＩおよび１２間並びに瞬時Ｔ３
及び１４間に発生するため、第１電圧比較器ＶＣＩの出
力端子７が“高”電位となり、第２電位比較器ＶＣ２の
出力端子８も“高”電位となる。抵抗１および２はその
値が等しいため、パルス２６および２７は電圧波形２１
が零ボルトに相当する固定基準レベルＯと交差する瞬時
を中心として対称となる。

第１図の回路素子と同一部分には同一符号を付して示す
第３図においては、端子Ｂおよび０間に延在する給電ラ
インは零ボルトの固定基準レベルに保持され、交流幹線
電圧源Ｍは端子Ａおよび３間に接続され、この場合、こ
れら端子間にビーク−ピーク電圧がほぼ７０Ｖの交流電
圧を供給し得るようにする。直流電圧源Ｓは端子りおよ
び０間に接続し、この場合この直流電圧源ＳはＩＯＶ電
圧源とすると共にこれにより端子りを端子Ｃに対し＋１
゜■に保持し得るようにする。

直列接続の２個の抵抗は値が等しい抵抗３１および３２
とし、第１電圧比較器はトランジスタＴＲＩおよびその
関連する回路で構成し、第２電圧比較器は、トランジス
タＴＲ２およびその関連する回路で構成する。トランジ
スタＴＲ３は“ＡＮＤ”ゲートとして作用し、トランジ
スタＴＲ４はトランジスタＴＲ３の出力に対する電流増
幅器として作用する。

端子りはトランジスタＴＲＩのエミッタ・ベース通路を
経て抵抗３１の１端に接続し、トランジスタＴＲＩのエ
ミッタ・ベース通路が導通する際端子Ａおよび端子り間
に導電路が形成されるようにする。トランジスタＴＲＩ
のエミッタ・ベース通路は、共通接続点Ｘ（即ち、抵抗
３１および３２の接続点）の電圧が直流供給電圧Ｓから
トランジスタＴＲＩのベース・エミッタ電圧を差引いた
値に等しい電圧（即ち、＋１０Ｖ　−Ｖ　ｂｅｔ、ｔ−
９，４Ｖ　）に対し負となる際にのみ導通する。

また、共通接続点Ｘは抵抗３３およびトランジスタＴＲ
２のベース・エミッタ通路を経て零電位にある給電ライ
ンＬに接続する。従って、トランジスタＴＲ２のベース
・エミッタ通路は、共通接続点Ｘの電圧がトランジスタ
ＴＲ２のベース・エミッタ電圧に等しい電圧（即ち、Ｖ
　ｂｅｔｒ２＝　０．６Ｖ　）に対し正である場合にの
み導通する。トランジスタＴＲＩのエミッタ・ベース通
路および／またはトランジスタＴＲ２のベース・エミッ
タ通路が導通状態にある際共通接続点Ｘの任意瞬時にお
ける電圧が抵抗３１．３２および３３の２つ以上の相対
抵抗値によって決まることは勿論である。

トランジスタＴＲＩのコレクタ電極をトランジスタＴＲ
３（７）エミッタ電極に接続し、このトランジスタＴＲ
３のベースを抵抗３４および３５の接続点に接続し、そ
のコレクタをトランジスタＴＲ４のベース電極に接続す
る。抵抗３４および３５は、直流供給電圧源Ｓの正端子
りと、トランジスタＴＲ２のコレクタ電極との間に直列
に接続する。これがため、抵抗３４および３５の接続点
、従って、トランジスタＴＲ３のベース電極の電圧はト
ランジスタＴＲ２の導通状態によって決まり、この際抵
抗３４および３５の値を適宜定めてトランジスタＴＲ３
によって形成されるゲートがトランジスタＴＲ２のコレ
クタ・エミッタ通路の導通時にのみエネーブル状態とな
るようにする。

トランジスタＴＲ４はそのコレクタを端子りに直接接続
し、エミッタを直列接続の抵抗３６および３７を経て給
電ラインＩ７に接続し、抵抗３６および３７の接続点に
出力端子０／Ｐを設ける。

これがため、トランジスタＴＲ３が“ＯＮ”状態の際に
出力端子０／Ｐに出力パルスが発生する。しかし、トラ
ンジスタＴＲ３が“ＯＮ”状態の際にトランジスタＴＲ
４のみを“ＯＮ”状態とし、トランジスタＴＲＩおよび
ＴＲ２の双方が“ＯＮ″状態の際にトランジスタＴＲ３
のみを“ＯＮ”状態とすることもできる。

第４図は第３図の回路配置の作動を説明する波形図であ
る。第４ａ図では、端子Ａに存在する給電ラインＬに対
する交流電圧のほぼ１サイクルを電圧波形４０１で示し
、零ボルトの固定基準レベル（即ち、給電ラインＬの電
圧）を破線０で示す。直流供給電圧源Ｓの両端に存在す
る電圧の大きさ、従って、給電ラインＬに対する端子り
の電圧（即ち、＋１０ｖ）を破線４０２で示し、これに
対し大きさが等しく極性が逆の電圧（即ち、−１０Ｖ）
を破線４０３で示す。

任意瞬時における共通接続点Ｘに存在する電圧を電圧波
形４０４で示す。トランジスタＴＲＩが“ＯＮ″状態か
ら“ＯＦＦ”状態に、またはその逆に切換わる共通接続
点Ｘの電圧レベル破線４０５で示し、トランジスタＴＲ
２が“ＯＮ″状態から“ＯＦＦ”状態に、またはその逆
に切換わる共通接続点Ｘの電圧レベルを破線４０６で示
す。

第４ｂ図においては、トランジスタＴＲＩのエミッタ・
コレクタ電流レベルを波形４０７で示し、第４Ｃ図にお
いてはトランジスタＴＲ２のエミッタ・コレクタ電流レ
ベルＸを波形４０８で示す。両図において関連するトラ
ンジスタが“ＯＮ”状態になる電流レベルをＨで示し、
トランジスタが“ＯＦＦ”状態になる電流レベルをＩ、
で示す。

第４ｄ図においては、トランジスタＴＲ４のエミッタ回
路における出力端子０／Ｐの電圧を波形４０９で示し、
トランジスタＴＲ４が“ＯＮ”状態、または“ＯＦＦ”
状態となる電流レベルを夫々ＨおよびＩ、で示す。

第３図の回路素子の実際の数値零を下表に示す。

＆７ 抵抗３１　　　　　　２００　ｋΩ 抵抗３２　　　　　　２００　ｋΩ 抵抗３３　　　　　　２ＭΩ 抵抗３４　　　　　　　５０　ｋΩ 抵抗３５　　　　　　２００　ｋΩ 抵抗３６　　　　　　１００Ω 抵抗３７　　　　　　１０００Ω トランジスタＴＲＩ　　　ＢＣ５５７型トランジスタＴ
Ｒ２ＢＣ５４７型 抵抗３３分離抵抗として作用し、トランジスタＴＲ２の
ベース・エミッタ通路が導通状態となる時間中共通接続
点Ｘを給電ラインＩ、から分離する。従って抵抗３３の
値を抵抗３２の値の数倍に選定する必要がある。第５図
の回路配置は第３図の回路配置の実際の変形例を示す。

本例では供給された交流電圧を交流幹線電圧源Ｍから端
子ＡおよびＢの両端間に供給される実効値がほぼ２４０
ｖの幹線交流電圧とし、直流電圧源Ｓを省略し、これに
より直流供給電圧を前記２個の抵抗の接続点の電圧を整
流して取出すようにしている。

第５図の回路では夫々抵抗５４．５５．５６および５７
に夫々関連するトランジスタＴＲ５０１ＳＴＲ５０２、
ＴＲ５０３およびＴＲ５Ｑ４は第３図のトランジスタＴ
ＲＩ、ＴＲ２、ＴＲ３およびＴＲ４並びに関連する抵抗
３４．３５．３６および３７に夫々相当し、その特性、
値および作動が一般に同じである。しかし、第５図の回
路配置と第３図の回路配置との間には多少の相違がある
。本発明によれば、端子Ａおよび０間にトランジスタＴ
Ｒ５０１のベース・エミッタ通路を経て電気通路を延在
させる。

このトランジスタＴＲ５０１のベース・エミッタ通路は
直列接続の抵抗５１５２を有し、これら抵抗の接続点を
Ｘで示す。しかし、この場合には接続点Ｘはツェナーダ
イオードＤ５０３を経て給電ラインＬに接続すると共に
整流ダイオード０５０１を経て端子りに接続し、蓄積コ
ンデンサ５８を端子Ａおよび０間に接続する。また、こ
の場合にはトランジスタＴＲ５０２のベース電極をスイ
ッチングダイオードＤ５０２を経て接続点Ｘに接続する
と共に抵抗５３を経て直流供給電圧源に接続する。また
、直列接続の抵抗５３およびスイッチングダイオードＤ
５０２を直列接続のトランジスタＴＲ５０１のエミッタ
・ベース通路および抵抗５１によって分路する。抵抗５
１および５３の抵抗値を互いに等しくなるように選定す
ると共に抵抗５２の抵抗値の２倍とし、トランジスタＴ
Ｒ５０１のエミッタ・ベース通路が導通すると同時にス
イッチングダイオードＤ５０２が導通する度毎に、抵抗
５１および５３が互いに並列に導通して、接続点Ｘおよ
び端子り間に延在し、抵抗５２に値が等しい単一の抵抗
と等価になる。

第６図は第５図の回路配置の作動を説明するための特性
図である。端子Ａおよび８間に供給された交流電圧の大
きさ（実効値２４ＱＶ）と端子りおよび０間の直流電圧
（公称９．４Ｖ）の大きさとを比較することにより、第
５図の回路配置の関連部分に存在する電圧波形は第６図
にのみ、即ち、クロスオーバ瞬時に近い供給交流電圧の
各サイクルの種々の部分に相当する２つの個別の時間間
隔に対し、成る振幅制限の間にかつ成る時間制限の間に
のみ部分的に示す。第６ａ図は１時間間隔中の波形を示
し、第６ｂ図は残りの時間間隔中の波形を示す。

双方の図面において、これら波形は互いに正しい時間関
係で示す。即ち、第６ａ図および第６ｂ図において、零
電圧レベルを０で示し、端子Ａおよび８間の供給交流電
圧を波形６０１で示し、端子りおよび０間の直流電圧を
鎖線６０２で示し、接続点Ｘに存在する電圧波形を６０
３で示し、トランジスタＴＲ５０１のベース電極および
エミッタ電極間に存在する電圧波形を一点鎖線６０４で
示し、トランジスタＴＲ５０２のベース電極およびエミ
ッタ電極間に存在する電圧波形を点線６０５で示し、抵
抗５６および５７の接続点に生じる出力電圧波形を６０
６で示す。

第６ａ図は比較的短い幅の時間周期に亘る供給交流電圧
波形６０１を示し、この時間周期では、波形６０１は関
連する時間周期中、他の関連する電圧波形と共に供給交
流電圧の正の半サイクルの終わりおよび次の負の半サイ
クルの開始時に零電圧レベルと交差するが、第６ｂ図は
関連する時間周期中、他の関連する電圧波形と共に負の
半サイクルから次の正の半サイクルに逆方向に印加され
る電圧６０１によって零電圧レベルＯと交差する場合を
示す。

第６ａ図の左側半部で用いた電圧単位は、波形６０１．
６０２．６０３および６０６のみに関し第６ａおよび６
ｂ図の双方に適用し得るが、第６ｂ図の右側半部で用い
る電圧単位は、波形６０４および６０５のみに関し第６
ａおよび６ｂ図の双方に適用することができる。第６ａ
および６ｂ図から明らかなように、供給された交流電圧
６０１の６正の半サイクル中、接続点Ｘの電圧６０３は
ツェナーダイオードＤ　５０３の作用によりそのツェナ
ー電圧に相当する電圧、即ち、公称ｌＯ■、実際にはほ
ぼ９．９ｖに制限されるようになる。供給交流電圧の負
の半サイクル中、接続点Ｘの電圧６０３は零に対しほぼ
０．６ｖだけ負のレベルに降下し、これはツェナーダイ
オードＤ５０３の両端間の順方向電圧降下に相当する。

従って、供給交流電圧の６正の半サイクル中、蓄積コン
デンサ５８を整流ダイオードＤ５０１を経て、電圧波形
６０２により示されるように、整流ダイオードＤ５０１
の順方向電圧を差引いたツェナーダイオードＤ５０３の
ツェナー電圧に相当するレベル、即ち、はぼ９．３ｖの
ほぼ固定電圧のレベルに充電する。

波形６０１により示されるように、供給交流電圧の６正
の半サイクルの全期間中接続点Ｘの電圧（波形６０３で
示される）は端子りの電圧（波形６０２で示される）に
対し正であり、トランジスタＴＲ５０１はカットオフ状
態となる。しかし、供給交流電圧の６正の半サイクルの
終わりに向かって、接続点Ｘの電圧が端子りの電圧に対
し降下するにつれて、トランジスタＴＲ５０１が導通状
態となる点に到達する。この点に到達するのは、接続点
Ｘの電圧がほぼ８．７ｖとなる際、即ち、はぼ０．６Ｖ
　（）−ランジスタＴＲ５０１のエミッタ・ベース接合
の両端の順方向電圧降下）に等しい量だけ端子りの電圧
よりも低くなる際である。第６ａ図で波形６０４に発生
する急峻な立上がりがこの点に相当する。この点からト
ランジスタＴＲ５０１は、供給交流電圧の６正の半サイ
クルの残部に対し供給交流電圧の続（負の半サイクルを
経て次の正の半サイクル内まで導通し続けるようになる
。

供給交流電圧の６正の半サイクル中の前半で、接続点Ｘ
の電圧は端子りの電圧と同一電圧レベルに向かって立上
がり、接続点Ｘの電圧（波形６０３）および立ち上がり
、Ｄの電圧間の差がほぼ０．６ｖ以下となる際に、再び
カットオフ状態になるようにする。

これは第６ｂ図に示す波形の大きさに存在する鋭敏な立
下がりに相当する。トランジスタＴＲ５０１は、これが
再び導通状態となるレベルに接続点Ｘの電圧が再び降下
する際に、供給交流電圧６０１の正の波形の終わりまで
カットオフ状態を保持する。

トランジスタＴＲ５Ｇ２は、供給交流電圧の６正の半サ
イクル（波形６０１）中導通状態となり、接続点Ｘの電
圧（波形６０３）は零電位に対し正となる。その理由は
トランジスタＴＲ５０２のベース電極の電圧がこの時間
中給電ラインＬに対し正となるからである。

端子りが給電ラインＬに対し正で、９．３Ｖであるため
、トランジスタＴＲ５０２のベース・エミッタ電流は、
はぼ０．６ｖのトランジスタＴＲ５０２のベース電流を
給電ラインＬに対し正に保持する抵抗５３を経て流れ、
これにより、接続点Ｘの電圧が零に対し正であるものと
すると、スイッチングダイオードＤ５０２を逆バイアス
し、従って、カットオフ状態とする。また、接続点Ｘの
電圧が零以下に降下する場合にはダイアフラムＤ５０２
が導通状態となり、トランジスタＴＲ５０２のベース電
極の電圧が、これをカットオフする電圧、０．６Ｖ以下
に降下するようになる。

第６ａおよび６ｂ図に示すように、供給交流電圧の６正
の半サイクルの全期間中および供給交流電圧の各員の半
サイクルの開始部分および終端部分中、接続点Ｘの電圧
が零よりも大きくなり、従って、トランジスタＴＲ５０
２はこれらの状態のもとで導通状態となるが、残りの時
間中カットオフ状態となる。

ダイオードＤ　５０２がカットオフ状態にあり、トラン
ジスタＴＲ５（１１が導通状態にある場合には、任意瞬
時における接続点Ｘの電圧はこの瞬時における供給交流
電圧の大きさと、抵抗５１および５２の相対値とによっ
て決まるようになる。しかし、トランジスタＴＲ５０２
の導通状態からカットオフ状態、またはその逆の状態へ
の変位瞬時は、ダイオードＤ　５０２が導通状態となり
、従って、接続点Ｘの電圧がこの瞬時における供給交流
電圧の大きさおよび抵抗５１および５２の値によってだ
けではなく、抵抗５１により有効に分路された抵抗５３
によっても決まるようになる。これがため、導通状態の
カットオフ状態への変位瞬時、または、その逆の変位瞬
時に、接続点Ｘの電圧が端子への電圧および端子りの電
圧間のほぼ中間に位置するようになる。端子りの電圧が
＋９．３■となり、トランジスタＴＲ５０１のエミッタ
・ベース接合の両端間の順方向電圧降下が０．６Ｖ　と
なるものとすると、接続点Ｘの電圧は、供給交流電圧の
瞬時値が−８，７ｖとなる度毎に、零レベルと交差する
ようになる。

第６ａ図において、波形６０５の振幅の鋭敏な立下がり
はトランジスタＴＲ５０２の導通状態からカットオフ状
態への状態変化に相当するが、第６ｂ図において、波形
６０５の振幅の鋭敏な立上がりは、上記トランジスタの
カットオフ状態から導通状態への状態変化に相当する。

第５図に示す回路配置におけるトランジスタＴＲ５０３
およびＴＲ５０４の作動は第３図の回路配置のトランジ
スタＴＲ３およびＴＲ４の作動とほぼ同様であるため、
その更に詳細な説明は省略する。

第７図の回路配置は第５図の回路配置の変形を示し、図
中第５図の回路素子と同一部分には同一符号を付して示
す。

第７図の回路配置において、トランジスタＴＲ５０３お
よびＴＲ５０４並びにこれに関連する回路はコレクタ回
路に抵抗７１を有するトランジスタＴＲ７０１によって
置換することができ、その両端間の出力端子ＯＰに発生
し、得ることができる。トランジスタＴＲ７０１のベー
ス電極を一対の抵抗７２および７３の接続点に接続し、
これら抵抗７２および７３は端子りおよびトランジスタ
ＴＲ５０２のコレクタ電極間に直列に接続し、このトラ
ンジスタＴＲ５０２のエミッタ電極を給電ラインＬに接
続する。また、第７図において、抵抗５３のトランジス
タＴＲ５０２のコレクタ電極とは反対端を第５図に示す
ように、端子りに直接接続するする代わりに、トランジ
スタＴＲ５０１のコレクタ電極に接続する。

第７図の回路配置の作動は第５図の回路配置の作動と基
本的に同様である。しかし、第７図の回路配置によれば
電圧比較器として夫々作用するトランジスタＴＲ５０１
およびＴＲ５０２は、これを適宜相互接続して、組合わ
せにより論理手段が得られるようにする。これがため、
トランジスタＴＲ５０１がカットオフ状態になる場合に
は、常時トランジスタＴＩ？５０２もカットオフ状態と
なるようにする。

かようにして、供給交流電圧の正の半サイクル中、接続
点Ｘの電圧はトランジスタＴＲ５０１のエミッタ・ベー
ス接合の両端間の順方向電圧降下を差引いた端子りの電
位に対し正となり（即ち８．７Ｖに対し正）、両トラン
ジスタＴＲ５０１およびＴＲ５０２はカットオフ状態と
なり、しかも、トランジスタＴＲ５０２のコレクタ電位
が“高”レベルにあるため、トランジスタＴＲ７０１も
カットオフ状態となり、各エミッタ回路の端子ＯＰの電
位は“低”レベルとなる。

供給交流電圧の６正の半サイクルの終わりでは、接続点
Ｘの電圧がほぼ８．７ｖ以下に降下すると直ちにトラン
ジスタＴＲ５０１が導通状態となる。トランジスタＴＲ
５０１のエミッタ・コレクタ通路の導通によリベース・
エミッタ電流をながし、これによってトランジスタＴＲ
５Ｇ２をも導通状態にする。トランジスタＴＲ５０２の
コレクタ電圧のかかる電圧降下によってトランジスタＴ
Ｒ７０１を導通せしめ、出力端子ＯＰに“高”電圧を生
ぜしめるようにする。しかし、供給交流電圧の各員の半
サイクルの前半部分中、接続点Ｘの電圧が零以下となる
際に（即ち、端子への供給交流電圧の瞬時値がほぼ−８
，７ｖとなる際に）、トランジスタＴＲ５０２のベース
・エミッタ通路を非導通状態にし、従って、トランジス
タＴＲ５０２およびトランジスタＴＲ７０１をカットオ
フ状態にし、出力端子ＯＰの電圧を再び“低”レベルと
する。接続点Ｘの電圧が再び端子りの電圧よりも一層正
となる際にはトランジスタＴＲ５０１は供給交流電圧の
続く正の半サイクルの初期部分まで導通状態を保持する
。しかし、これは出力端子ＯＰの電圧には影響を及ぼさ
ない。

その理由はトランジスタＴＲ５Ｑ２が非導通状態にある
からである。

第５図の回路配置は、第７図の回路配置と同様に、例え
ば、電気機器に組込まれるトライア・ツクのような固体
スイッチング装置をトリガするに好適である。第５図の
回路配置によれば、かかるゲートパルスは出力端子ＯＰ
に得ることができる。

第６ａおよび６方図に示す波形を参照して第５図の回路
配置を考察した所から明らかなように両図において、波
形６０６により形成されるパルスの前縁は、電圧比較器
のトランジスタＴＲ５０１によって、零以上の所定スレ
シホルドレベルの供給交流電圧６０１によるクロッシン
グの検出に対応するが、各場合におけるかかるパルスの
後縁は電圧比較器のトランジスタＴＲ５０２による零以
下の所定スレシホルドレベルの検出に対応する。

第５図の回路配置によれば抵抗５１．５２および５３を
互いに適宜設計して、夫々零の上下のスレシホルドレベ
ルが基準レベル零から等距離の箇所にあり、従って、波
形６０６によって形成されるパルスの中間点が、第６ａ
および６方図の双方において供給交流電圧６０１が基準
レベル零と交差する瞬時に対応し得るようにする。

上側のスレシホルドレベル、従って、波形６０６により
形成されたパルスの前縁のタイミングはツェナーダイオ
ードＤ５０３のツェナー電圧によって主として決めるが
、下側のスレシホルドレベル、従ッて、波形６０６によ
り形成されたパルスの後縁のタイミングはツェナーダイ
オードＤ５０３のツェナー電圧と抵抗５２の抵抗値およ
び抵抗５１および５３の抵抗値の比との組合わせによっ
て決めるようにする。換言すれば、ツェナーダイオード
Ｄ５０３のツェナー電圧および抵抗５１．５ｚ及び５３
の抵抗値は回路によって発生したパルスの前縁および後
縁のタイミングを主として決めるようにする。

上下両スレシホルドレベルを決める端子りおよびＣの両
端間の９．４ｖの直流供給電圧を有する第５図の回路配
置では、電圧比較器として作用するトランジスタＴＲ５
０１およびＴＲ５０２の検出特性が広く拡張され、スレ
シホルドレベルの変化割合が比較的小さくなる。例えば
、トランジスタＴＲ５０１およびＴＲ５０２に関連する
電圧比較器の双方における＋〇、３■の仮説的エラーに
よってスレシホルドレベルの検出時３％以上の合成エラ
ーが発生する。かかる＋０．３の仮説的エラーは、トラ
ンジスタの選択または整合を行なわない場合でも、製造
の拡張、予測された作動温度範囲を越えるトランジスタ
の検出特性の変化を考慮して、実際に遭遇し得る最大エ
ラー以上になる。はぼ３％のかかるエラーは既知の“零
−交差検出”回路でみられる検出レベルの拡張に比べて
、著しく低いものと見なすことができる。

本発明の上述した所までの記載では、供給交流電圧およ
び直流供給電圧間に延在する直列接続の２つの抵抗を具
える電気通路では、これら抵抗の双方の抵抗値を固定す
る。しかし、集積回路技術を用いる場合には、通常固定
抵抗値の回路素子の回路網を用いるようにしている。代
表的には、かかる回路網は使用に有利な非直線性電圧−
電流特性を呈するようになる。本発明の他の例では直列
接続の抵抗のうちの１方の抵抗はその電圧−電流特性を
非直線性とし、これにより回路素子の回路網を構成し得
るようにする。

第８図はかかる直列接続の抵抗のうちの１方を、非直線
性電圧−電流特性を有する回路素子の回路網を構成する
本発明回路配置の他の例を示す。また、第９図は第８図
の回路配置の作動を説明する波形図である。

第８図の回路配置において、給電ラインＬは零電圧の固
定基準レベルにあり、交流電圧源Ｍは給電ラインＬおよ
び交流電圧源のラインＡ間に接続して直列接続の負荷Ｒ
８３およびトライアックＴＡＣの両端間に交流電圧を印
加する。給電ラインＬおよび直流給電９４２０間にはコ
ンデンサ（Ｊｌを接続する。コンデンサＣ８１は整流ダ
イオードＤ８２、Ｄ８３およびツェナーダイオードＤ８
１と相俟って直流供給電圧源を構成し、これにより給電
ラインＤの電圧の値が給電ラインＬに対し固定されるよ
うにする。

本発明により零値を中心としてその上下に夫々２つの個
別のスレシホルドレベルを有する供給交流電圧の零交差
を検出するためには、トランジスタＴＲ８１、ＴＲ８２
およびＴＩ’１８３を適宜組合わせ、これに更に抵抗Ｒ
８１およびＲ８２並びに論理・センス増幅器ＬＳＡを組
合わせてトライアックＴＡＣに点弧パルスを供給し、本
発明の１部を構成しない手段で論理・センス増幅器ＬＳ
Ａに供給されるセンス信号に従って制御し得るようにす
る。一方の作動モードではトランジスタＴＲ８１，ＴＲ
８２およびＴＲ８３の組合わせによって第１電圧比較器
を構成し、他方の作動モードではトランジスタＴＲ８１
ＴＲ８２ＴＲ８３の組合わせによって第２電圧比較器を
も構成し、組み合わせた論理出力を抵抗Ｒ８２の両端間
に発生させるようにし、この出力を論理・センス増幅器
ＬＳＡを経てトライアックＴＡＣの点弧電極に供給する
。トランジスタＴＲ８３のベース電極には論理・センス
増幅器ＬＳＡから固定直流バイアス電圧を供給する。こ
のバイアス電圧のレベルによって回路配置の接続点Ｐと
負の直流給電ラインＤとの間に存在するトランジスタＴ
Ｒ８２のベース・エミッタ通路およびトランジスタＴＲ
８３のコレクタ・エミッタ通路の抵抗値を決めるように
する。

本発明によれば、交流給電ラインＡおよび直流給電９４
２０間に電気通路を生ぜしめ、これに、直列接続の抵抗
Ｒ８１とトランジスタＴＲ８２のベース・エミッタ通路
およびトランジスタＴＲ８３のコレクタ・エミッタ通路
の直列配置の回路網とが含まれるようにする。直列配置
のトランジスタＴＲ８２のベース・エミッタ通路および
トランジスタＴＲ８３のコレクタ・エミッタ通路はダイ
オードＤ８２、Ｄ８３および０８１並びにコンデンサＣ
８１の組合わせによって分路する。かようにして形成さ
れた回路網は非直線性電圧・電流特性を呈する。しかし
、接続点Ｐおよび給電５４７０間に存在する有効抵抗、
即ち、トランジスタＴＲ８２のベース電極および給電５
４７０間に存在する抵抗は、第１電圧比較器および第２
電圧比較器の二重機能が組み合わせにより達成される場
合にトランジスタＴＲ８１、ＴＲ８２およびＴＲ８３の
組み合わせにスイッチングが生じるスレシホルドレベル
の各々に対し臨界的となる。

第８図の回路配置の種々の部分に存在する代表的な作動
状態のもとての電圧波形を第９ａおよび９ｃ図に示す。

又、第８図の回路配置の１部分を形成する種々の電流通
路に存在する代表的な作動状態のもとての電流波形を第
９ｂ、９ｃ及び９ｃ図に示す。更に、第９図に示す波形
は供給交流電圧の完全な１サイクルを互いに正しい時間
関係で示す。第９ａ〜９ｅ図において特定の波形を夫々
表わす数字および文字はほおの場合において第８図の回
路配置の１部分、又は、示された電圧又は電流が存在す
る第８図の回路配置の１部分をも示すために用いる。時
間周期はＺＡ、ＺＢ等で示し、時間瞬時はＴＺＩ、ＴＺ
２等で示す。

第８図の回路配置の作動を第９図の波形に関連して示す
。第９図において、供給交流電圧を８０１で示し、給電
ラインＬの固定基準レベルをＯで示し、直流給電ライン
Ｄの電圧レベルを直線８９９で示す。

接続点Ｐに存在する電圧、即ち、抵抗Ｒ８１と直列配置
のトランジスタＴＲ８２のベース・エミッタ通路および
トランジスタＴＲ８３のコレクタ・エミッタ通路との接
続点に存在する電圧を８０２で示す。

第８図の回路配置によれば、第１電圧比較器のスイッチ
ング瞬時を時間瞬時ＴＺ２およびＴＺ３に発生させるこ
とができる。即ち、時間瞬時ＴＺ２には接続点Ｐの電圧
８０２が直流給電ラインＤの電圧レベル８９９に降下す
る際にトランジスタＴＲ３が導通状態から非導通状態に
変化する。また、時間瞬時ＴＺ２には電圧８０２が電圧
レベル８９９以上に再び上昇する際にトランジスタＴＲ
８３を再び導通させるようにする。トランジスタＴＲ８
１も同様に瞬時ＴＺ２および７２３間で非導通状態とな
る。

また、第２電圧比較器のスイッチング瞬時は時間瞬時Ｔ
ＺＩおよびＴＺ４に発生させることができる。

即ち、直列接続のトランジスタＴＲ８２のベース・エミ
ッタ通路およびトランジスタＴＲ８３のエミッタ・コレ
クタ通路が流れる電流の飽和レベルを維持し得なくなり
、トランジスタＴＲ８２のベース電流の１部分がそのコ
レクタに流れてトランジスタＴＲ８１を導通し始める瞬
時ＴＺＩに接続点Ｐの電圧８０２が基準レベル０以下に
降下する際にトランジスタＴＲ８１を導通せしめるよう
にする。接続点Ｐの電圧レベルは、プロセスが反転して
接続点Ｐの電圧が０以上となり、トランジスタＴＲ８３
のコレクタ・エミッタ通路が再び飽和し始める瞬時ＴＺ
４まで基準レベル０以下に保持されるようになる。

第８図の回路配置の作動を一層詳細に考察する。

時間周期ＺＡ中（第９ａ図に示すように供給交流電圧８
０１の６正の半サイクルの１部分中）電流は交流給電ラ
インＡから抵抗Ｒ８１およびダイオードＤ８２を経て固
定基準電圧レベル０にある共通給電ラインＬに流しる。

この時間周期ＺＡ中トランジスタＴＲ８２は完全に飽和
状態にあり、トランジスタＴＲ８２のコレクタ電極およ
びエミッタ電極はほぼ同一電位にあり、この電位は固定
基準レベル０に対し高（なり過ぎてトランジスタＴＲ８
１を導通させることができない。従って、時間周期ＺＡ
中トランジスタＴＲ８１は非導通状態となり、そのコレ
クタ電流１８５は第９ｃ図に示すように０となる。供給
交流電圧８０１が直流給電ラインＤの電圧８９９よりも
降下すると、トランジスタＴＲ８２のコレクタ電圧およ
びエミッタ電圧も同様に降下し、瞬時ＴＺＩに到達し、
この瞬時ではトランジスタＴＲ８２が飽和するもトラン
ジスタＴＲ８２のベース電流の１部がそのコレクタを経
て流れ始め、これによりトランジスタＴＲ８１を導通せ
しめるようになる。瞬時ＴＺＩは時間周期ＺＢの開始時
を示し、この期間中トランジスタＴＲ８１のベース電流
１８５が増大し、トランジスタＴＲ８２のベース電流が
降下するようになる。瞬時ＴＺＩは給電ラインＬの基準
レベルＯに対する電圧８０２（接続点Ｐの電圧）によっ
て決まり、電圧８０２の大きさは、瞬時ＴＺＩの直前に
おける抵抗Ｒ８１と、直列接続のトランジスタＴＲ８２
のベース・エミッタ通路およびトランジスタＴＲ８３の
コレクタ・エミッタ通路の実効抵抗との間の分圧比によ
って決まる。

時間周期ＺＢ中トランジスタＴＲ８２のベース電流１８
３が降下すると、トランジスタＴＲ８３のコレクタ電流
＋８３はトランジスタＴＲ８１のベースからトランジス
タＴＲ８２のコレクタを経て取出されるようになる。時
間周期ＺＣ中、トランジスタＴＲ８２のエミッタ電圧は
、トランジスタＴＲ８３が飽和するまで接続点Ｐの負に
向かう電圧に続き一層負となる。トランジスタＴＲ８３
が完全に飽和すると、そのコレクタ電圧は給電ラインＤ
の電位（即ち、電圧８９９）とほぼ同一電位となり、従
って、接続点Ｐの電圧が上記電位まで降下すると、直ち
にトランジスタがカットオフ状態となる。これは瞬時Ｔ
Ｚ２に発生し、これと同時にトランジスタＴＲ８１がカ
ットオフ状態となり、トランジスタＴＲ８３も導通を停
止する。

供給電圧８０１の負の半サイクルの続く部分中、接続点
Ｐに存在する電圧８０２は、供給電圧８０１が負の半サ
イクルの後の部分中再び負に向かい、接続点Ｐの電圧を
ふたたびスレシホルドレベル８９９以上に上昇するまで
スレシホルド電圧８９９以下に、保持され、従って、プ
ロセスが反転され、トランジスタＴＲ８２、ＴＲ８３お
よびＴＲ８１が瞬時ＴＺ　３　ニ再び導通状態となり、
トランジスタＴＲ８１がトランジスタＴＲ８２の飽和に
より時間瞬時ＴＺ４にカットオフ状態となる。

３つのトランジスタＴＲ８２、ＴＲ８３およびＴＲ８１
の組合わせ作用のため、第９ｃ図の波形１８６によって
示すようにトランジスタＴＲ８１に電流が流れるように
なり、かつ、抵抗Ｒ８２に電流が流れるようになり、従
って、この抵抗Ｒ８２の両端間に電圧が発生するように
なる。この電圧を増幅器ＬＳＡで処理してトライアック
ＴＡＣに供給し得るようにする。第９ｅ図の波形８０５
が第２ｄ図の波形と同じであることは勿論である。

【図面の簡単な説明】

第１図は本発明固定基準電圧レベルの間流電圧によるク
ロスオーバを検出する回路配置の構成を示すブロック回
路図、 第２図は第１図の回路配置の作動を説明するための波形
図、 第３図は本発明回路配置の他の例の構成を示す回路図、 第４図は第３図の回路配置の作動を説明するための波形
図、 第５図は本発明回路配置の更に他の例の構成を示す回路
図、 第６ａおよび６ｂ図は第５図の回路配置の作動を説明す
るための波形図、 第７図は本発明回路配置の更に他の例の構成を示す回路
図、 第８図は直列接続の抵抗の一方を回路素子の回路網で構
成した本発明回路配置の他の例を示す回路図、 第９図は第８図の回路配置の作動を説明するための波形
図である。 ■、２．３１，３２．３３．３５．３６．３７．５１．
５２．５３．５４．５５．５６．５７．７１．７２．７
３．７４、Ｒ８１，Ｒ８２，Ｒ８３・・・　抵抗５８　
　・・・　蓄積コンデンサ Ｍ　・・・　交流幹線電圧源 Ｓ　・・・　直流供給電圧源 ＶＣＩ、　ＶＣ２・・・　電圧比較器 Ｇ１　　・・・　ＡＮＤゲート ＴＲＩ、ＴＲ２、ＴＲ３、ＴＲ４、ＴＲ５０１％ＴＲ５
Ｇ２、ＴＲ５０３、ＴＲ５０４、ＴＲ７０１、ＴＲ８１
、ＴＲ８２、ＴＲ８３・・・　トランジスタＤ５Ｑ１．
Ｄ５０２、Ｄ８２、Ｄ８３　　・・・　ダイオードＤ５
０３、Ｄ８１　　・・・　ツェナーダイオードＴＡＣ・
・・　トライアック ＬＳＡ　　・・・　論理センス増幅器 Ｌ　・・・　給電ライン ＾　　　　　　　　　＾　　　−ゝ　　　　　＾ｃｏ　
　　　　、ｏ　Ｑ　　℃ Ｃ−Ｎ ロ ー。 丁 Ｃつ

Claims (1)

1. 【特許請求の範囲】 １、固定基準電圧レベルの夫々上下の２つの個別のスレ
   シホルドレベルの供給交流電圧によるクロスオーバを検
   出する回路配置において、基準電圧に対し固定された大
   きさの直流供給電圧を供給する直流電流源と、供給され
   た交流電圧および直流供給電圧間に延在し直列接続の２
   個の抵抗を有する電気通路と、２つの可能な論理出力状
   態を有し前記２個の抵抗の接続点の電圧および前記直流
   供給電圧を比較するように接続されて任意瞬時における
   論理出力状態を前記直流供給電圧に対する前記接続点の
   電圧によって決めるようにした第１電圧比較器と、２つ
   の可能な論理出力状態を有し前記２個の抵抗の接続点の
   電圧および前記基準電圧を比較するように接続されて任
   意瞬時における論理出力状態を前記基準電圧に対する前
   記接続点の電圧によって決めるようにした第２電圧比較
   器と、前記第１電圧比較器の論理出力状態と前記第２電
   圧比較器の論理出力状態とを論理的に組合わせる論理手
   段とを具え、固定基準電圧を有する供給交流電圧による
   クロスオーバの各瞬時をスパンし前縁および後縁を有す
   るパルスを発生し、これら前縁および後縁は夫々２つの
   個別のスレシホルドレベルを有する供給交流電圧による
   交差の瞬時に夫々相当し、かつ、一方のスレシホルドレ
   ベルを前縁直流電圧の大きさによって決め、他方のスレ
   シホルドレベルを前記２つの抵抗の抵抗値と前記直流電
   圧との比によって決めるようにしたことを特徴とする固
   定基準電圧レベルの交流電圧によるクロスオーバを検出
   する回路配置。 ２、前記抵抗の値を相互に適宜設計してクロスオーバの
   各瞬時をスパンする各パルスの中間点が前記固定基準電
   圧を有する供給交流電圧によるクロスオーバの各瞬時に
   一致するようにしたことを特徴とする請求項１に記載の
   固定基準電圧レベルの交流電圧によるクロスオーバを検
   出する回路配置。 ３、前記固定基準電圧を零ボルトとするようにしたこと
   を特徴とする請求項１または２に記載の固定基準電圧レ
   ベルの交流電圧によるクロスオーバを検出する回路配置
   。 ４、前記第１電圧比較器は第１トランジスタを具え、そ
   のベース−エミッタ通路を前記直流電圧点および前記直
   列接続の抵抗の一方の抵抗間に接続して前記電気通路の
   一部分を形成し、前記第２電圧比較器は前記第１トラン
   ジスタとは反対導電型の第２トランジスタを具え、その
   ベース−エミッタ通路を前記基準電圧点および前記両抵
   抗の接続点間に分離手段を経て接続するようにしたこと
   を特徴とする請求項１〜３の何れかの項に記載の固定基
   準電圧レベルの交流電圧によるクロスオーバを検出する
   回路配置。 ５、前記一方の抵抗はその電圧・電流特性を非直線性と
   することを特徴とする請求項１〜３の何れかの項に記載
   の固定基準電圧レベルの交流電圧によるクロスオーバを
   検出する回路配置。 ６、非直線性の電圧・電流特性を有する前記抵抗は回路
   素子の回路網で構成することを特徴とする請求項５に記
   載の固定基準電圧レベルの交流電圧によるクロスオーバ
   を検出する回路配置。 ７、前記直流供給電圧は前記２つの抵抗の接続点の電圧
   を整流することによって取り出すようにしたことを特徴
   とする請求項１〜６の何れかの項に記載の固定基準電圧
   レベルの交流電圧によるクロスオーバを検出する回路配
   置。