JPH01291377A - Signal name arrangement determining system - Google Patents

Signal name arrangement determining system

Info

Publication number
JPH01291377A
JPH01291377A JP63121422A JP12142288A JPH01291377A JP H01291377 A JPH01291377 A JP H01291377A JP 63121422 A JP63121422 A JP 63121422A JP 12142288 A JP12142288 A JP 12142288A JP H01291377 A JPH01291377 A JP H01291377A
Authority
JP
Japan
Prior art keywords
wiring
signal
signal name
wiring route
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63121422A
Other languages
Japanese (ja)
Inventor
Rumiko Imai
今井 るみ子
Hisashi Ishizaki
石崎 久司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63121422A priority Critical patent/JPH01291377A/en
Publication of JPH01291377A publication Critical patent/JPH01291377A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a circuit diagram which can easily be discriminated visually by optimizing a signal name arrangement position of a wiring route in logic circuit connecting information. CONSTITUTION:A logic circuit diagram wiring mechanism 5 is provided with a signal line wiring means 51 for determining a signal line wiring route between each circuit symbol which has been placed by a logic circuit diagram symbol arranging mechanism 4, and a signal name optimization arranging means 52 for giving and arranging the respective corresponding signal names to each of the signal line wiring routes which have been determined. In this state, extending from a terminal pin side of the wiring route to an initial pin side, a sufficient space for arranging the signal name of its wiring route is retrieved, and an optimum position being near the terminal pin side is set as an arrangement position of its signal name. In such a way, a visual discrimination can be executed easily, and the wiring route can also be optimized.

Description

【発明の詳細な説明】 技術分野 本発明は信号名配置決定方式に関し、特に論理回路情報
を用いて決定された信号配線ルートの各々に対してその
配線ルートの信号名を付与配置するようにした信号名配
置決定方式に関するものである。
[Detailed Description of the Invention] Technical Field The present invention relates to a signal name arrangement determination method, and in particular, to each signal wiring route determined using logic circuit information, the signal name of the wiring route is assigned and arranged. This relates to a signal name arrangement determination method.

良氷韮韮 複数のゲート回路や論理回路ブロックから構成される論
理回路図では、設計者自身が物理的部品や集積回路図の
セルブロックを指定し、その接続情報の信号名を信号線
上に表示して論理回路図を生成している。
For logic circuit diagrams consisting of multiple gate circuits and logic circuit blocks, the designer himself/herself specifies the physical components and cell blocks of the integrated circuit diagram, and displays the signal name of the connection information on the signal line. and generates a logic circuit diagram.

特に、論理回路情報を用いて回路配線決定方式かなされ
る場合、他の配線との考慮がなされないなめに、配線パ
ターンが複雑化することがある。
In particular, when a circuit wiring determination method is used using logic circuit information, the wiring pattern may become complicated because other wiring is not taken into consideration.

この様な複雑な配線パターン上に各配線の信号名を付与
配置すると、種々の問題が生する。
Various problems arise when assigning and arranging signal names for each wiring on such a complicated wiring pattern.

すなわち、信号線上に配置された信号名を他の信号線が
通過すると、その信号名と配線とが重なり、よって視覚
的にその信号名を識別することが困難となる。そこで、
その信号名を配線禁止エリアとして他の配線が通過でき
ないようにすると、その信号線は他のルートを探すか、
信号名だけを避けるという複雑なパターンとなり、配線
長が大となる欠点がある。
In other words, when another signal line passes through a signal name placed on a signal line, the signal name and the wiring overlap, making it difficult to visually identify the signal name. Therefore,
If you set the signal name as a wiring prohibited area and prevent other wiring from passing through it, that signal line will search for another route or
This results in a complicated pattern in which only the signal name is avoided, and the wiring length becomes large.

北曹しと駈的 そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、視覚
的な識別を容易とし、また配線ルートも最適化すること
ができる信号配線手段を提供することにある。
Therefore, the present invention has been made to solve these drawbacks of the conventional technology, and its purpose is to facilitate visual identification and to optimize wiring routes. The object of the present invention is to provide a signal wiring means that can perform the following steps.

i匪夜庸蔦 本発明によれば、回路情報を用いて決定された信号配線
ルートの各々に対してその配線ルートの信号名を付与配
置する信号名配置決定方式であって、前記配線ルートの
終端ピン側から始端ピン側へ向けて、その配線ルートの
信号名を配置するに十分なスペースを検索する手段を設
け、この検索の結果前記終端ピン側に近い最適位置をそ
の信号名の配置位置とするようにしたことを特徴とする
信号名配線決定方式か得られる。
According to the present invention, there is provided a signal name placement determination method that assigns and places a signal name of the wiring route to each signal wiring route determined using circuit information, the method comprising: A means is provided to search for a space sufficient to place the signal name of the wiring route from the end pin side to the start end pin side, and as a result of this search, the optimal position close to the end pin side is determined as the placement position of the signal name. A signal name wiring determination method characterized in that the following is obtained.

笈甚舅 以下、図面を用いて本発明の詳細な説明する。father-in-law Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明の実施例のシステムブロック図である。FIG. 1 is a system block diagram of an embodiment of the present invention.

本発明の実施例は、データの入出力を行う入出力装置1
と、この入出力装置1により入力されたデータの演算処
理を行う演算処理装置2と、演算処理されたデータを記
憶するデータ記憶装置3と、論理回路図シンボル配置8
1横4と、論理回路図配線機m5とにより構成されてい
る。
An embodiment of the present invention is an input/output device 1 that inputs and outputs data.
, an arithmetic processing device 2 that performs arithmetic processing on data input by the input/output device 1, a data storage device 3 that stores the processed data, and a logic circuit diagram symbol arrangement 8.
1 horizontal 4 and a logic circuit diagram wiring machine m5.

論理回路図シンボル配置機構4は、論理回路図を構成す
る各タート回路や論理回路ブロックの回路図上における
位置を決定する機能を有し、既に公知の回路技術を用い
ることかできる。論理回路図配線機′!f45は、論理
回路図シンボル配置機構4により配置された各回路シン
ボル相互間の信号線配線ルートを決定する信号線配線手
段51と、決定された信号線配線ルートの各々に対して
夫々対応する信号名を付与配置する信号名最適化配置手
段52とを有している。
The logic circuit diagram symbol arrangement mechanism 4 has a function of determining the position on the circuit diagram of each start circuit or logic circuit block constituting the logic circuit diagram, and can use already known circuit technology. Logic circuit diagram wiring machine'! f45 is a signal line wiring means 51 that determines signal line wiring routes between each circuit symbol arranged by the logic circuit diagram symbol placement mechanism 4, and a signal line wiring means 51 that determines signal line wiring routes that correspond to each of the determined signal line wiring routes. and a signal name optimization arrangement means 52 for assigning and arranging names.

第2図はこの論理回路図配線機構5の動作をン丁りすフ
ローチャートであり、ステップ11〜16が信号配線手
段51の動作フロー、ステップ17〜20が信号名最適
化配置手段52の動作フローである。第3図及び第4図
は本発明の実施例の具体例を説明する図である。
FIG. 2 is a flowchart detailing the operation of this logic circuit diagram wiring mechanism 5. Steps 11 to 16 are the operation flow of the signal wiring means 51, and steps 17 to 20 are the operation flow of the signal name optimization arrangement means 52. be. FIGS. 3 and 4 are diagrams illustrating specific examples of embodiments of the present invention.

先ず、第3図を参照すると、回路ブロック及びゲート回
路で構成された論理回路図の例であり、信号線上に回路
シンボルのピンの論理接続情報としての信号名が配置さ
れており、従って、既に配置された信号名の上を通過す
る信号線を回避するために信号線が回り込んで配線され
ている。よって配線長が長く、配線パターンが複雑にな
る(h)。信号名(a)の配置のために隣接するシンボ
ルの配線(c)に影響か出て、その接続相手(d)は配
線可能であっても未結線が発生する。また、未結線を発
生しないように無理に配線すると信号名を通過する(e
)のような配線ルートになってしまう。
First, referring to FIG. 3, it is an example of a logic circuit diagram composed of circuit blocks and gate circuits, and the signal names as logical connection information of the pins of the circuit symbol are arranged on the signal lines. In order to avoid signal lines passing over the arranged signal names, the signal lines are routed around. Therefore, the wiring length becomes long and the wiring pattern becomes complicated (h). Due to the arrangement of the signal name (a), the wiring (c) of the adjacent symbol is affected, and even if the connection partner (d) can be wired, unconnected wiring occurs. Also, if you force the wiring to avoid unconnected wires, the signal name will be passed (e
) will result in a wiring route like this.

第4図は信号名をシンボルのピンの論理接続情報として
のみ扱うのではなく信号網に対する名前として扱い、最
適な位置に信号名を配置した図である。(a)の信号名
が第3図から第4図の位置に移ることにより信号線(c
)−(’d)のルートが配線可能になる。また、信号網
(e)、(h)。
FIG. 4 is a diagram in which signal names are handled not only as logical connection information of pins of symbols but also as names for signal networks, and signal names are arranged at optimal positions. By moving the signal name in (a) from the position in Figure 3 to the position in Figure 4, the signal line (c
)-('d) route becomes possible to route. Also, signal networks (e) and (h).

−5= (i)のように信号網内の最適位置を探すことにより、
視覚的に見易い回路図となる。信号名(g)についても
外部端子(f)の近くに配置されることにより、回路設
計者に読取り易いものとなる。
−5= By searching for the optimal position in the signal network as in (i),
The circuit diagram becomes visually easy to read. The signal name (g) is also placed near the external terminal (f), making it easier for circuit designers to read.

次に、第2図のフローチャートを用いて本発明の実施例
の動作を説明する。論理回路のシンボル配置情報及び相
互接続情報を用いて接続配線の始点及び終点を決定する
のであるか(ステップ11)この場合、接続配線の始点
はファンアウト側(信号出力側)とし、終点はファンイ
ン側(信号入力側)とする。
Next, the operation of the embodiment of the present invention will be explained using the flowchart shown in FIG. Is the starting point and ending point of the connection wiring determined using the symbol arrangement information and interconnection information of the logic circuit? (Step 11) In this case, the starting point of the connection wiring is the fan-out side (signal output side), and the ending point is the fan-out side. In side (signal input side).

これ等始点及び終端間の最適の配線ルートが探索され(
ステップ12)、最短配線ルートでも垂直方向のルート
ができるたけ少ないルートが最適配線ルートとされる(
ステップ13)。もっとも、このとき既に決定されてい
る他の配線ルートに対して付与配置された信号名上を当
該最適配線ルートが通るようであれば、この信号名上を
避けたルートとされる(ステップ14)。こうして最適
ルートが決定されれば、配線ルートの決定となるか(ス
テップ16)、そうでなければ配線ルートが決定するま
でステップ12〜】6までの処理が繰返される(ステッ
プ15)。
The optimal wiring route between these starting points and termination points is searched (
Step 12) The shortest wiring route with as few vertical routes as possible is determined as the optimal wiring route (
Step 13). However, if the optimal wiring route passes over a signal name assigned to another wiring route that has already been determined, it is determined that the route avoids this signal name (step 14). . If the optimum route is determined in this way, the wiring route is determined (step 16), or if not, the processes from step 12 to ]6 are repeated until the wiring route is determined (step 15).

こうして決定された最適配線ルー1−に対して信号名を
付与配置する必要があるが、この信号名の配置位置の決
定がステップ17〜20により行われる。すなわち、当
該配線ルートの終端であるファンインピン(則から女合
点であるファンアラ1〜ピン側へ向けて、当該配線ルー
ト上のとの位置か信号名の付与位置に最適であるかが探
索される(ステップ17)、終端のファンインピン側(
第4図ではf)において、信号名(SIG3)を((与
装置するに十分なスペースか存在ずれは、そのスペース
が最優先して信号名配置位置とされる。もつとも、配線
溝のルート上に信号名が配置されることになれは、これ
を避ける処理が行われる(ステップ18)。
It is necessary to assign a signal name and arrange it for the optimal wiring route 1- determined in this way, and the arrangement position of this signal name is determined in steps 17-20. In other words, from the fan-in pin (which is the end of the wiring route) to the fan-in pin (which is the female junction point from the rule) to the pin side, it is searched whether the position on the wiring route is optimal or the position where the signal name is given. (Step 17), the terminal fan-in pin side (
In Fig. 4, in f), the signal name (SIG3) is set to If the signal name is to be placed in , processing to avoid this is performed (step 18).

第4図のa、i、hて示ず様な信号名の場合、すなわち
、配線ルー1−のファンイン側が他の回路ページ(一般
に回路図は複数紙葉に亘ることか多い)へ導出される場
合には、その配線ルートの同ページにおける終端部分に
信号名が配置されるのである。こうして信号名の最適配
置位置が最終的に決定されるか(ステップ20)、不適
であれば再びステップ17からやり直される(ステップ
19)。
In the case of signal names like a, i, and h in Figure 4, in other words, the fan-in side of wiring route 1- is derived to another circuit page (generally, circuit diagrams often span multiple sheets). In the case where the signal name is placed at the end of the wiring route on the same page. In this way, the optimum placement position of the signal name is finally determined (step 20), or if it is inappropriate, the process is restarted from step 17 (step 19).

発明の効果 叙上の如く、本発明によれは、論理回路接続情報におけ
る配線ルートの信号名配置位置を最適化することかでき
るので、視覚的に識別し易い回路図を得ることか可能と
なるという効果がある。
Effects of the Invention As described above, according to the present invention, it is possible to optimize the signal name placement position of the wiring route in the logic circuit connection information, so it is possible to obtain a circuit diagram that is easy to visually identify. There is an effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例のブロック図、第2図は第1図
のブロックの動作フローチャート、第3図及び第4図は
本発明の実施例の動作を説明する具体例の回路図である
。 主要部分の符号の説明 51・・・・・・信号線配線手段
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an operation flowchart of the blocks in FIG. 1, and FIGS. 3 and 4 are circuit diagrams of specific examples explaining the operation of the embodiment of the present invention. be. Explanation of symbols of main parts 51...Signal line wiring means

Claims (1)

【特許請求の範囲】[Claims] (1)回路情報を用いて決定された信号配線ルートの各
々に対してその配線ルートの信号名を付与配置する信号
名配置決定方式であって、前記配線ルートの終端ピン側
から始端ピン側へ向けて、その配線ルートの信号名を配
置するに十分なスペースを検索する手段を設け、この検
索の結果前記終端ピン側に近い最適位置をその信号名の
配置位置とするようにしたことを特徴とする信号名配置
決定方式。
(1) A signal name placement determination method in which each signal wiring route determined using circuit information is assigned a signal name for that wiring route and placed from the terminal pin side to the starting pin side of the wiring route. A means is provided to search for a space sufficient to place the signal name of the wiring route, and as a result of this search, the optimum position close to the terminal pin side is set as the placement position of the signal name. signal name placement determination method.
JP63121422A 1988-05-18 1988-05-18 Signal name arrangement determining system Pending JPH01291377A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63121422A JPH01291377A (en) 1988-05-18 1988-05-18 Signal name arrangement determining system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63121422A JPH01291377A (en) 1988-05-18 1988-05-18 Signal name arrangement determining system

Publications (1)

Publication Number Publication Date
JPH01291377A true JPH01291377A (en) 1989-11-22

Family

ID=14810755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63121422A Pending JPH01291377A (en) 1988-05-18 1988-05-18 Signal name arrangement determining system

Country Status (1)

Country Link
JP (1) JPH01291377A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08212239A (en) * 1995-01-31 1996-08-20 Nec Corp Automatic arrangement cad device for character and the like

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08212239A (en) * 1995-01-31 1996-08-20 Nec Corp Automatic arrangement cad device for character and the like

Similar Documents

Publication Publication Date Title
US5046017A (en) Wiring design for semiconductor integrated circuit
KR100413861B1 (en) Method and apparatus to distribute spare cells within a standard cell region of an integrated circuit
JPH07152802A (en) Wiring designing method
EP0363017B1 (en) Schematic diagram generator and schematic diagram generating method
US4768154A (en) Computer aided printed circuit board wiring
JPH01286080A (en) Method for automatic wiring for semiconductor integrated circuit and semiconductor integrated circuit
KR970063709A (en) Layout input device and method and layout verification device and method
JPH01291377A (en) Signal name arrangement determining system
US20050086621A1 (en) Method for processing design data of semiconductor integrated circuit
KR100275980B1 (en) Semiconductor integrated circuit, designing method of an interconnection thereof, and recording medium in which the method is recorded
US6588001B1 (en) Method for inserting repeater cells in a deep sub-micron design
JP3208014B2 (en) Wiring path inspection device and wiring path inspection method
JPH0677323A (en) Automatic layout system
JP2921294B2 (en) Layout design method
JPS60178795A (en) Condition transition processing system
JPH05102308A (en) Automatic layout technique of semiconductor integrated circuit
JP3262099B2 (en) Buffer layout design apparatus and method
JPH0661349A (en) Grouping of element using circuit diagram
JP3048046B2 (en) Semiconductor integrated circuit wiring method
US6442744B1 (en) Method and apparatus for improving auto-placement in semiconductor integrated circuit design
JPH11259555A (en) Design method for macro
JP2003044540A (en) Verification apparatus for layout
JP2946682B2 (en) Integrated circuit design equipment
JP2000172736A (en) Integrated circuit layout designing device, integrated circuit layout designing method and storage medium with its control program recorded therein
JPH11251441A (en) Method and device for reducing signal delay