JPH01289916A - Formation of thin-film pattern - Google Patents
Formation of thin-film patternInfo
- Publication number
- JPH01289916A JPH01289916A JP63119911A JP11991188A JPH01289916A JP H01289916 A JPH01289916 A JP H01289916A JP 63119911 A JP63119911 A JP 63119911A JP 11991188 A JP11991188 A JP 11991188A JP H01289916 A JPH01289916 A JP H01289916A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- pattern
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 52
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 77
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 2
- 238000000059 patterning Methods 0.000 abstract description 6
- 239000007788 liquid Substances 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract description 2
- 238000005260 corrosion Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 238000000866 electrolytic etching Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001788 irregular Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005582 NiC Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、基板同一面上の透明導電膜及び金属薄膜のパ
ターンの短絡を除去する方法を述べたもので、表示装置
（例えば液晶アクティブマトリックスパネル等）の透明
導電膜のパターン形成方法に関する。Detailed Description of the Invention [Industrial Application Field] The present invention describes a method for removing short circuits between patterns of a transparent conductive film and a metal thin film on the same surface of a substrate, and the present invention describes a method for removing short circuits between patterns of a transparent conductive film and a thin metal film on the same surface of a substrate, and is used in display devices (for example, liquid crystal active matrix The present invention relates to a method for forming a pattern of a transparent conductive film for panels (panels, etc.).
［従来の技術］
近年、複数本のデータ線と直行する複数本のタイミング
線の交差点にスイッチング素子（薄膜１・ランシスター
）と、前記スイッチング素子で駆動される画素電極をマ
トリックス状に配置したアクティブマトリックス基板、
および対向電極基板、およびその間にはさまれた液晶、
および、側基板の外側に配置した偏光板からなる液晶表
示装置は、液晶ポケットテレビとして広く世に普及して
きている。[Prior Art] In recent years, active devices have been developed in which a switching element (thin film 1, run sister) and a pixel electrode driven by the switching element are arranged in a matrix at the intersections of a plurality of data lines and a plurality of timing lines orthogonal to each other. matrix substrate,
and a counter electrode substrate, and a liquid crystal sandwiched between them.
A liquid crystal display device comprising a polarizing plate disposed on the outside of a side substrate has become widely used as a liquid crystal pocket television.
第４図は、アクティブマトリックス基板の概略回路図で
ある。ｍ本のデータ線１（Ｓｌ’−３ｆｆｌ）と、０本
のタイミング線２（Ｇ、〜Ｇ、、）の交差点には、ｍｎ
個の薄膜トランジスター３と画素電極４が配置している
。FIG. 4 is a schematic circuit diagram of an active matrix substrate. At the intersection of m data lines 1 (Sl'-3ffl) and 0 timing lines 2 (G, ~G,,), mn
Thin film transistors 3 and pixel electrodes 4 are arranged.
第５図は、前記アクティブマトリックス基板の１画素の
構造を示すもので、（ａ）は平面図、（ｂ）は、（ａ）
内のａ７ａ′断面図である。５はデータ線となるソース
線、６はタイミング線となるゲート線、７の部分は薄膜
トランジスター、８は画素電極である。より具体的に説
明すれば、絶縁性基板９上にシリコン薄膜（アモルファ
スシリコンあるいは多結晶シリコン薄膜）１０を堆積し
パターン形成した後、シリコン熱酸化により二酸化シリ
コン薄膜なるゲート絶縁膜１１を積層し、さらに金属あ
るいは不純物を多量に含んだ多結晶シリコン薄膜を堆積
しゲート線６及びゲート電極１２をパターン形成する。FIG. 5 shows the structure of one pixel of the active matrix substrate, where (a) is a plan view and (b) is a plan view.
It is a 7a' sectional view inside. 5 is a source line serving as a data line, 6 is a gate line serving as a timing line, 7 is a thin film transistor, and 8 is a pixel electrode. More specifically, after depositing and patterning a silicon thin film (amorphous silicon or polycrystalline silicon thin film) 10 on an insulating substrate 9, a gate insulating film 11 made of a silicon dioxide thin film is laminated by silicon thermal oxidation. Furthermore, a polycrystalline silicon thin film containing a large amount of metal or impurities is deposited to form a pattern for gate lines 6 and gate electrodes 12.
次にリンあるいはボロン原子をゲート電極１２をマスク
にしてイオン注入し、ソース、ドレイン領域を形成して
から層間絶縁膜１３を堆積し、ソース及びトレインコン
タクトホール１４．１５を開口する。次に透明導電膜を
堆積し、パターン形成して、画素電極８を、金属薄膜を
堆積し、パターン形成して、ソース線５をつ（る。透明
導電膜は、ＩＴＯインジウムと錫の酸化物）、金属薄膜
としては、ＡＩ２を使うのが一般的である。さらに、素
子保護と対向電極一画素電極間の直流成分をカットする
絶縁膜１６を堆積し、外部接続用パッド部上の絶縁膜１
６を除去すればアクティブマトリックス基板は完成する
。Next, phosphorus or boron atoms are ion-implanted using the gate electrode 12 as a mask to form source and drain regions, and then an interlayer insulating film 13 is deposited, and source and train contact holes 14 and 15 are opened. Next, a transparent conductive film is deposited and patterned to form the pixel electrode 8. A metal thin film is deposited and patterned to form the source line 5.The transparent conductive film is made of ITO indium and tin oxide. ), AI2 is generally used as the metal thin film. Furthermore, an insulating film 16 is deposited to protect the elements and cut the direct current component between the counter electrode and one pixel electrode.
By removing 6, the active matrix substrate is completed.
［発明が解決しようとする課題１
しかし、アクティブマトリックス基板には、このように
して画素電極がマトリックス状に非常に多数並ぶため、
表面上にゴミやフレークがついたり、マスクの欠陥等に
より正確なパクーニングが行なわれずに、画素電極８と
ソース線５との短絡１７．１７′が多発することがある
。特にＩＴＯによるパターン不良は、Ａｎのような金属
薄膜のパターンよりも多いこの短絡は、薄膜トランジス
タが常時ＯＮの状態にあることと同じ表示状態では画素
欠陥となるため、パネル上でレーザ光線により短絡部分
を溶断じて修正するのであるが、１７′のような位置で
の短絡は本質的に修正不可能である。[Problem to be Solved by the Invention 1] However, since the active matrix substrate has a large number of pixel electrodes arranged in a matrix,
Due to dust or flakes on the surface, defects in the mask, etc., accurate patching may not be performed, and short circuits 17, 17' between the pixel electrode 8 and the source line 5 may occur frequently. In particular, pattern defects caused by ITO are more common than patterns made of metal thin films such as An.This short circuit becomes a pixel defect in the same display state as the thin film transistor is always on, so the short circuit is caused by a laser beam on the panel. However, a short circuit at a position such as 17' is essentially uncorrectable.
また上記では、コプラナー型の薄膜トランジスター（半
導体膜に対して、ソース、ゲート、ドレインが同じ側に
ある構造のもの）の構造の一例であるが、通常アモルフ
ァスシリコン薄膜を能動層と用いる逆スタが一構造の薄
膜トランジスター（半導体膜に対して、ゲートとソース
、ドレインが同一面側にない構造）においても、平面構
造では同じように、画素電極とソース線が平行して配置
するため同様な不良が発生する。The above is an example of the structure of a coplanar thin film transistor (a structure in which the source, gate, and drain are on the same side of the semiconductor film), but an inverted star transistor that uses an amorphous silicon thin film as the active layer is Even in a thin film transistor with one structure (a structure in which the gate, source, and drain are not on the same side of the semiconductor film), similar defects occur in a planar structure because the pixel electrode and source line are arranged parallel to each other. occurs.
そこで、本発明の目的は、フォトリソグラフィー技術で
透明導電膜を再度パクーニングして、電蝕により、透明
導電膜からなる画素電極と、金属薄膜からなるソース線
またはゲート線との短絡部の透明導電膜を除去して、短
絡を排除し、画素欠陥のないパネルを製造する方法を提
供することである。Therefore, an object of the present invention is to re-paquen the transparent conductive film using photolithography technology, and then electrolytically etch the transparent conductive film at the short-circuited portion between the pixel electrode made of the transparent conductive film and the source line or gate line made of the metal thin film. It is an object of the present invention to provide a method of removing the membrane, eliminating short circuits, and manufacturing a panel without pixel defects.
［課題を解決するための手段］
前記課題を解決するため、本発明の薄膜パターンの形成
方法は、基板上に、透明導電膜を堆積し第１のパターン
を形成する工程、金属薄膜を堆積し、前記透明導電膜の
第１のパターンと一部重複接触する部分を有する金属薄
膜の第２のパターンを形成する工程、前記透明導電膜及
び金属薄膜上にレジストまたは、絶縁膜を堆積し第１の
パターンを形成して、前記透明導電膜と金属薄膜の重複
接触する透明導電膜パターンの内で前詰レジストまたは
絶縁膜の開口部内の透明導電膜のみをエッチングするこ
とを特徴とする。[Means for Solving the Problems] In order to solve the above problems, the method for forming a thin film pattern of the present invention includes a step of depositing a transparent conductive film to form a first pattern on a substrate, and a step of depositing a metal thin film. , forming a second pattern of a metal thin film having a portion that partially overlaps and contacts the first pattern of the transparent conductive film; depositing a resist or an insulating film on the transparent conductive film and the metal thin film; The present invention is characterized in that a pattern is formed, and only the transparent conductive film within the opening of the front-filling resist or the insulating film is etched in the transparent conductive film pattern in which the transparent conductive film and the metal thin film are in overlapping contact with each other.
［作 用］
本発明は、透明導電膜の第１のパターニング、金属薄膜
の第２のパターニング、そして透明導電膜の第１のパタ
ーンの再形成によって、透明導電膜を正確にパターニン
グするものであるが、再パターニングの際、本来の透明
導電膜のエツチング液（例えば、ＩＴＯであれば希ＨＣ
β）によってエツチングするのではなく、電蝕によって
透明導電膜をエツチングする点に特徴がある。したがっ
て、このエツチング液によってエツチングされる部分は
、透明導電膜と金属薄膜のパターンが短絡していて、か
つこのエツチング液に接触する部分に限定される。した
がって、部分的にレジスト（保護膜）が欠けていて、透
明導電膜が露出する部分があっても、その透明導電膜パ
ターンが、金属薄膜パターンと短絡していなければエツ
チングされることはない。したがって短絡箇所のみが修
正できる理想的なものである。[Function] The present invention accurately patterns a transparent conductive film by first patterning the transparent conductive film, second patterning the metal thin film, and re-forming the first pattern of the transparent conductive film. However, when re-patterning, use the original etching solution for the transparent conductive film (for example, dilute HC for ITO).
The feature is that the transparent conductive film is etched not by etching by β) but by electrolytic corrosion. Therefore, the portion etched by this etching solution is limited to the portion where the transparent conductive film and the metal thin film pattern are short-circuited and are in contact with this etching solution. Therefore, even if the resist (protective film) is partially missing and the transparent conductive film is exposed, the transparent conductive film pattern will not be etched unless it is short-circuited with the metal thin film pattern. Therefore, it is ideal because only the short circuit can be corrected.
また、ここで使われるエツチング液は、透明導電膜単体
を直接エツチングするものでもないため、酸に弱いＡＡ
のような金属薄膜をエツチングすることなく、透明導電
膜のみをエツチングできる利点も有する。In addition, the etching solution used here does not directly etch the transparent conductive film alone, so it is difficult to etch the transparent conductive film itself.
It also has the advantage that only the transparent conductive film can be etched without etching the metal thin film.
〔実 施 例］
以下に本発明の実施例を図面に基いて説明する。第１図
（ａ）〜（ｄ）は、本発明の第１の実施例を示す簡略の
工程図で、右側の図（ｅ）〜（ｈ）は、左側の図（ａ）
−（ｄ）のａ−ａ′断面を示している。[Example] Examples of the present invention will be described below based on the drawings. Figures 1 (a) to (d) are simplified process diagrams showing the first embodiment of the present invention, and the right side figures (e) to (h) are the left side figure (a).
- shows the aa' cross section of (d).
絶縁性基板９上に、透明導電膜、例えば、ＩＴＯを２０
００人堆積し、１８．１８′をパターン形成する。本来
１８′が正常なパターンで１８には、不規則バクーン部
１９が、ＩＴＯ上のフレーク、あるいは、レジスト中の
、異物残りにより形成されてしまっている。次に／ｌの
ような金属薄膜を８０００人堆積し、２０をパターン形
成する。A transparent conductive film, for example, ITO, is coated on the insulating substrate 9.
Deposit 00 and pattern 18.18'. Originally, 18' is a normal pattern, but in 18, irregular backbone portions 19 are formed due to flakes on the ITO or residual foreign matter in the resist. Next, 8,000 metal thin films such as /l are deposited and 20 are patterned.
したがって不規則パターン１９により透明導電膜パター
ン１８が金属薄膜パターン２０と短絡した状態になって
いる（図（ａ）、（ｅ））次に、ポジ型レジスト（例え
ば東京応化製０ＦＰＲ−５０００）を塗布し、透明導電
膜パターンと同一のパターンを露光し、現像してレジス
トパターン２１．２１′を得る６２１′は、少ない頻度
ながらもレジスト欠損部２２を有してパターンを示した
ものである。ポジ型現像液として、例えば東京応化製め
ＮＭＤ−３を使用したところ、金属薄膜パターンと短絡
している透明導電膜の不規則パターン１９のうちポジ現
像現にさらされた部分がエツチングされて全く除去され
た。ポジ現像時間を十分長く （２分ぐらい）した所、
金属薄膜直下の透明導電膜１９′も除去されるほどであ
った。しかし、金属薄膜パターン２０と短絡していない
透明導電膜パターン１８’のうち、ポジ現像液にさらさ
れていた部分２２の透明導電膜は全くエツチングされな
かった（図（ｂ）、（ｆ））次にポジレジストをハクリ
（例えば東京応化製５５０２液を使う）シ（図（ｃ）、
（ｇ））、次にＳｉＯ２絶縁膜１６を２０００人堆積（
図（ｄ）、（ｈ））した。 第２図（ａ）〜（ｄ）は、
本発明の第２の実施例を示す簡略の工程図で、第１図と
同様に、右側の図（ｅ）〜（ｆ）は、左側の図（ａ）〜
（ｄ）のａ−ａ′断面を示している。図（ａ）（ｅ）は
第１図（ａ）、（ｅ）と同様に絶縁性基板９上、透明導
電膜パターン１８．１８′と金属薄膜パターン２０を形
成したものである。次に、ＳｉＯ２絶縁膜１６を堆積し
、ポジ型あるいはネガ型のレジストを塗布し、透明導電
膜パターンと同一のパターンを露光現像してレジストパ
ターン２３．２３′を得る（図（ｂ）、（ｆ））。次に
、５１０２絶縁膜１６をＨＦ系のエツチング液（例えば
、ＨＦ＋ＮＨ４Ｆ＝１ ：６）にてエツチングしたとこ
ろ、金属薄膜パターン２０と短絡している透明導電膜の
不規則パターン１９のうち、ＳｉＯ□除去された部分が
全く除去された。しかし金属薄膜パターン２０と短絡し
ていない透明導電膜１８′は、レジスト欠損部２２があ
るにもかかわらず、透明導電膜上のＳｉＯ２が除去され
たのみで、透明導電膜には変化がみられなかった（図（
ｃ）、（ｇ））
次に、レジストを除去して、配向膜２４などの絶縁膜５
００人を堆積した。（図（ｄ）、（ｈ））
第１図において、ポジ現像液を使うかわりに、ネガレジ
ストを塗布して現像した後、ＨＦ系のエツチング液でエ
ツチングしても同様な効果が得られる。Therefore, the transparent conductive film pattern 18 is short-circuited with the metal thin film pattern 20 due to the irregular pattern 19 (Figures (a) and (e)). Next, a positive resist (for example, 0FPR-5000 manufactured by Tokyo Ohka Co., Ltd.) is applied. 621', which is coated, exposed to light in the same pattern as the transparent conductive film pattern, and developed to obtain a resist pattern 21.21', shows a pattern with a resist defect 22, although the frequency is small. When NMD-3 manufactured by Tokyo Ohka Co., Ltd., for example, is used as a positive developing solution, the portions of the irregular pattern 19 of the transparent conductive film short-circuited with the metal thin film pattern that were exposed to the positive development are etched and completely removed. It was done. When the positive development time was sufficiently long (about 2 minutes),
The transparent conductive film 19' directly below the metal thin film was also removed. However, of the transparent conductive film pattern 18' that was not short-circuited with the metal thin film pattern 20, the transparent conductive film in the portion 22 that had been exposed to the positive developer was not etched at all (Figures (b) and (f)). Next, remove the positive resist (for example, using Tokyo Ohka 5502 liquid) (Figure (c),
(g)), then the SiO2 insulating film 16 was deposited by 2000 people (
Figures (d) and (h)). Figures 2 (a) to (d) are
This is a simplified process diagram showing the second embodiment of the present invention, and similar to FIG. 1, the right-hand diagrams (e) to (f) are the left-hand diagrams (a) to
A cross section taken along line a-a' in (d) is shown. 1(a) and 1(e), transparent conductive film patterns 18, 18' and metal thin film patterns 20 are formed on an insulating substrate 9 in the same manner as in FIGS. 1(a) and 1(e). Next, a SiO2 insulating film 16 is deposited, a positive or negative resist is applied, and the same pattern as the transparent conductive film pattern is exposed and developed to obtain a resist pattern 23, 23' (Figure (b), ( f)). Next, when the 5102 insulating film 16 was etched with an HF-based etching solution (for example, HF+NH4F=1:6), SiO□ The removed part was completely removed. However, in the case of the transparent conductive film 18' that is not short-circuited with the metal thin film pattern 20, although there is a resist defect 22, only the SiO2 on the transparent conductive film has been removed, and no change is observed in the transparent conductive film. There was no (Figure (
c), (g)) Next, the resist is removed and the insulating film 5 such as the alignment film 24 is removed.
00 people were deposited. (Figures (d) and (h)) In Figure 1, instead of using a positive developer, a similar effect can be obtained by applying and developing a negative resist and then etching with an HF-based etching solution.
また第２図において、Ｓ ｉ Ｏ２エツチング後ポジ現
像液にてエツチングしても同様な効果が得られることは
、明白である。It is also clear from FIG. 2 that the same effect can be obtained by etching with a positive developer after S i O 2 etching.
以上の場合、他の透明導電膜として、Ｉｎｇｏ８、Ｓ
ｎ Ｏ２、他の金属薄膜として、Ａρ−８１、ＡＡ −
Ｓ １−Ｃｕ、Ｃｕ、Ｔ ｉ、Ｗ、Ｍｏ、Ａｕ、ＮｉＣ
ｒ、Ｃｒ等、エツチング液としてＨＦ系に、酢酸、リン
酸、硝酸を混入したものでもよい。In the above case, other transparent conductive films include Ingo8, S
nO2, other metal thin films include Aρ-81, AA-
S1-Cu, Cu, Ti, W, Mo, Au, NiC
An HF-based etching solution such as r, Cr, etc., mixed with acetic acid, phosphoric acid, or nitric acid may also be used.
第３図は、アクティブマトリックス基板を例として、図
示したもので、（ａ）は平面図、（ｂ）は（ａ）内のａ
−ａ’断面図である。第３図（ａ）、（ｂ）、（ｃ）は
、それぞれ第１図（ｂ）、（ｅ）、（ｈ）に相当するも
のである。FIG. 3 shows an active matrix substrate as an example, where (a) is a plan view, and (b) is a in (a).
-a' sectional view. 3(a), (b), and (c) correspond to FIG. 1(b), (e), and (h), respectively.
透明導電膜パターン１８．１８′は、画素電極パターン
８′、８″であり、金属薄膜パターン２０は、ソース線
５′、５″である。The transparent conductive film patterns 18, 18' are pixel electrode patterns 8', 8'', and the metal thin film patterns 20 are source lines 5', 5''.
工程順に示せば、絶縁性基板９上に、ソース、ドレイン
、ゲート電極をもった薄膜トランジスターを構成してか
ら層間絶縁膜１３を堆積し、透明導電膜を堆積して、画
素電極８′、８″を形成する。次に、金属薄膜を堆積し
て、ソース線５′、５″を形成する。さらに、ポジ型レ
ジストを塗布し、画素電極パターンと同一のパターンを
露光現像してレジストパターン２１．２１′を形成する
。１９は、透明導電膜の不規則パターンを示し、２２′
は、レジストの欠損部、２２″はレジスト残部を示した
ものである。In the order of steps, a thin film transistor having a source, drain, and gate electrode is formed on an insulating substrate 9, an interlayer insulating film 13 is deposited, a transparent conductive film is deposited, and pixel electrodes 8' and 8 are formed. Next, a metal thin film is deposited to form source lines 5', 5''. Furthermore, a positive resist is applied, and a pattern identical to the pixel electrode pattern is exposed and developed to form resist patterns 21 and 21'. 19 shows an irregular pattern of transparent conductive film, 22'
22'' shows the missing part of the resist, and 22'' shows the remaining part of the resist.
以上のような状態で、ポジ現像液に浸すと、画素電極と
ソース線が短絡している画素電極８′においてのみ、透
明導電膜の不規則パターン１９のうちのポジ現像液に接
触した部分のみがエラチング除去され、画素電極とソー
ス線が短絡していない画素電極８″のレジスト欠損部２
２′においては、なんら変化がみられない。（もちろん
、２２″直下においてはなんら変化しない）したがって
、レジスト欠損部し、絶縁膜１６を堆積した図（Ｃ）に
おいては、画素電極とソース線が短絡しない正規な透明
導電膜パターンを得ることができる。When immersed in a positive developer in the above state, only the part of the irregular pattern 19 of the transparent conductive film that came into contact with the positive developer is removed only in the pixel electrode 8' where the pixel electrode and the source line are short-circuited. Resist missing part 2 of the pixel electrode 8'' where has been removed by etching and the pixel electrode and source line are not short-circuited
No change was observed in 2'. (Of course, there is no change in the area directly below 22''.) Therefore, in the figure (C) where the resist is missing and the insulating film 16 is deposited, it is not possible to obtain a regular transparent conductive film pattern in which the pixel electrode and the source line are not short-circuited. can.
［発明の効果〕
本発明によれば、透明導電膜を電蝕エッチすることによ
って、正規の本来のパターンが得られ、画素電極とソー
ス線あるいはゲート線といった金属配線との短絡を除去
することができ、欠陥を著しく減少し、歩留りを向上す
ることができる。[Effects of the Invention] According to the present invention, a regular original pattern can be obtained by electrolytically etching a transparent conductive film, and short circuits between pixel electrodes and metal wiring such as source lines or gate lines can be removed. This can significantly reduce defects and improve yield.
また、エツチングは、透明導電膜と金属薄膜が接触する
パターン部でしが進行せず、Ａ℃のような酸に弱い金属
を配線に用いても、配線材になんら影響を与えずに、透
明導電膜のみをエツチングできることは画期的である。In addition, etching does not progress in the pattern area where the transparent conductive film and the metal thin film come into contact, and even if a metal that is sensitive to acid such as A℃ is used for the wiring, it will not affect the wiring material at all and will be transparent. The ability to etch only the conductive film is revolutionary.
第１図（ａ）〜（ｈ）及び第２図（ａ）〜（ｈ）は、そ
れぞれ本発明の第１．２の実施例を示す簡略の工程図で
ある。
第３図（ａ）〜（Ｃ）は、実際のアクティブマトリック
ス基板に用いた場合の、工程途中の平面図と断面図を示
すものである。
第４図は、アクティブマトリックス基板の概略回路図で
ある。
第５図（ａ）（ｂ）は、アクティブマトリックス基板の
１画素の構造の平面図（ａ）と（ａ）内のａ−ａ′断面
図（ｂ）である。
１・ ・ ・ ・・ ・・データ線
２・・・・・・・タイミング線
３・・・・・・・薄膜トランジスター
４・・・・・・・画素電極
５．５′、５″ ・ソース線
６・・・・・・・タイミング線
７・・・・・・・薄膜トランジスター
８．８′、８” ・画素電極
９・・・・・・・絶縁性基板
１０・・・・・・・シリコン薄膜
１１・ ・・・・・ゲート絶縁膜
１２・・・・・・・ゲート電極
１３・・・・・・・層間絶縁膜
１４・・・・・・・ソースコンタクトホール１５・・・
・・・・ドレインコンタクトホール１６・・・・・・・
絶縁膜
１７．１７′ ・・・画素電極とソース線の短絡１８．
１８′ ・・・透明導電膜パターン１９・・・・・・・
不規則パターン部
２０・・・・・・・金属薄膜パターン
２１．２１′ ・・・レジストパターン２２．２２′
・・・レジスト欠損部
２３．２３′ ・・・レジストパターン２４・・・・・
・ ・配向膜
以上
第１
図FIGS. 1(a) to (h) and FIGS. 2(a) to (h) are simplified process diagrams showing a 1.2 embodiment of the present invention, respectively. FIGS. 3(a) to 3(C) show a plan view and a cross-sectional view during the process when used in an actual active matrix substrate. FIG. 4 is a schematic circuit diagram of an active matrix substrate. FIGS. 5(a) and 5(b) are a plan view (a) of the structure of one pixel of an active matrix substrate and a sectional view (b) taken along the line aa' in FIG. 5(a). 1... Data line 2... Timing line 3... Thin film transistor 4... Pixel electrode 5.5', 5'' - Source line 6...Timing line 7...Thin film transistor 8.8', 8'' ・Pixel electrode 9...Insulating substrate 10...Silicon Thin film 11...Gate insulating film 12...Gate electrode 13...Interlayer insulating film 14...Source contact hole 15...
...Drain contact hole 16...
Insulating film 17.17'... Short circuit between pixel electrode and source line 18.
18'...Transparent conductive film pattern 19...
Irregular pattern portion 20...Metal thin film pattern 21.21'...Resist pattern 22.22'
...Resist missing part 23,23' ...Resist pattern 24...
・ ・Alignment film above Figure 1
Claims (4)
を形成する工程、金属薄膜を堆積し、前記透明導電膜の
第１のパターンと一部重複接触する部分を有する金属薄
膜の第２のパターンを形成する工程、前記透明導電膜及
び金属薄膜上にレジストまたは、絶縁膜を堆積し、第１
のパターンを形成して、前記透明導電膜と金属薄膜の重
複接触する透明導電膜パターンの内で前記レジストまた
は絶縁膜の開口部内の透明導電膜のみを電蝕エッチング
することを特徴とする薄膜パターンの形成方法。(1) A step of depositing a transparent conductive film on a substrate and forming a first pattern, depositing a metal thin film and forming a metal thin film having a portion partially overlapping and in contact with the first pattern of the transparent conductive film. a step of forming a second pattern, depositing a resist or an insulating film on the transparent conductive film and the metal thin film;
A thin film pattern characterized in that only the transparent conductive film within the opening of the resist or insulating film is electrolytically etched in the transparent conductive film pattern in which the transparent conductive film and the metal thin film are in overlapping contact with each other. How to form.
ことを特徴とする請求項１記載の薄膜パターンの形成方
法。(2) The method for forming a thin film pattern according to claim 1, wherein the etching is performed using a positive resist developer.
うことを特徴とする請求項１記載の薄膜パターンの形成
方法。(3) The method for forming a thin film pattern according to claim 1, wherein the etching is performed using a hydrofluoric acid-based etching solution.
導電膜より画素電極、前記金属薄膜より、ソース線ある
いはゲート線をパターン形成し、前記画素電極とソース
線あるいはゲート線との短絡部の透明導電膜をエッチン
グ除去することを特徴とする請求項１記載の薄膜パター
ンの形成方法。(4) In the active matrix substrate, a pixel electrode is formed from the transparent conductive film, a source line or a gate line is formed from the metal thin film, and the transparent conductive film at the short-circuit portion between the pixel electrode and the source line or gate line is etched. 2. The method of forming a thin film pattern according to claim 1, further comprising removing the thin film pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11991188A JP2638069B2 (en) | 1988-05-17 | 1988-05-17 | Thin film pattern forming method and active matrix substrate using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11991188A JP2638069B2 (en) | 1988-05-17 | 1988-05-17 | Thin film pattern forming method and active matrix substrate using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01289916A true JPH01289916A (en) | 1989-11-21 |
| JP2638069B2 JP2638069B2 (en) | 1997-08-06 |
Family
ID=14773247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11991188A Expired - Fee Related JP2638069B2 (en) | 1988-05-17 | 1988-05-17 | Thin film pattern forming method and active matrix substrate using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638069B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996026463A1 (en) * | 1995-02-23 | 1996-08-29 | Citizen Watch Co., Ltd. | Liquid crystal display device and production method thereof |
-
1988
- 1988-05-17 JP JP11991188A patent/JP2638069B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996026463A1 (en) * | 1995-02-23 | 1996-08-29 | Citizen Watch Co., Ltd. | Liquid crystal display device and production method thereof |
| GB2312543A (en) * | 1995-02-23 | 1997-10-29 | Citizen Watch Co Ltd | Liquid crystal display device and production method thereof |
| GB2312543B (en) * | 1995-02-23 | 1999-06-30 | Citizen Watch Co Ltd | Liquid crystal display device and method of producing the same |
| US5963279A (en) * | 1995-02-23 | 1999-10-05 | Citizen Watch Co., Ltd. | Liquid crystal display device containing openings in a protective layer to compensate for defect and method of producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638069B2 (en) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004732B1 (en) | Method for production of thin film transistor array substrates | |
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| JP4657587B2 (en) | Thin film transistor display panel | |
| KR20080059889A (en) | An array substrate of thin film transistor liquid crystal display device and the method for fabricating thereof | |
| KR100322970B1 (en) | Method for manufacturing fringe field switching mode lcd | |
| JP3796566B2 (en) | Method for manufacturing fringe field drive liquid crystal display device | |
| JP2002043575A (en) | Active matrix substrate, display device, and method of manufacturing active matrix substrate | |
| CN111223815B (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP2001244473A (en) | Thin film transistor, liquid crystal display utilizing it, and method for their manufacture | |
| JPH1062818A (en) | Production of liquid crystal display device | |
| JPH1022508A (en) | Manufacturing method of thin film transistor | |
| KR100331896B1 (en) | Method of fabricating thin film transistor array | |
| JPH0691251B2 (en) | Thin film transistor array and manufacturing method thereof | |
| JPH06102528A (en) | Production of thin-film transistor matrix | |
| JP2001272698A (en) | Liquid crystal display device and manufacturing method therefor | |
| JP3253210B2 (en) | Liquid crystal display element manufacturing method | |
| JP2638069B2 (en) | Thin film pattern forming method and active matrix substrate using the same | |
| JPH1195248A (en) | Array substrate for display device and its production | |
| KR100663288B1 (en) | Method for fabricating tft-lcd | |
| JPH02272774A (en) | Active matrix circuit board | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JPS63119256A (en) | Manufacture of active matrix substrate | |
| JPS62299035A (en) | Manufacture of semiconductor device | |
| JPH04357832A (en) | Etching method and manufacture of thin film transistor | |
| JPH02295132A (en) | Manufacture of thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |