JP3253210B2 - Liquid crystal display element manufacturing method - Google Patents

Liquid crystal display element manufacturing method

Info

Publication number
JP3253210B2
JP3253210B2 JP2561194A JP2561194A JP3253210B2 JP 3253210 B2 JP3253210 B2 JP 3253210B2 JP 2561194 A JP2561194 A JP 2561194A JP 2561194 A JP2561194 A JP 2561194A JP 3253210 B2 JP3253210 B2 JP 3253210B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
pixel electrode
crystal display
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2561194A
Other languages
Japanese (ja)
Other versions
JPH07234416A (en
Inventor
俊弘 波多
政人 守分
孝 西
誠 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2561194A priority Critical patent/JP3253210B2/en
Publication of JPH07234416A publication Critical patent/JPH07234416A/en
Application granted granted Critical
Publication of JP3253210B2 publication Critical patent/JP3253210B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は液晶表示素子の製法に関
する。さらに詳しくは、スイッチング素子として薄膜ト
ランジスタが用いられたアクティブマトリックス形液晶
表示素子で、信号線と画素電極とのあいだのショート不
良を解消した液晶表示素子の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device. More particularly, the present invention relates to a method of manufacturing a liquid crystal display element using a thin film transistor as a switching element and eliminating a short circuit between a signal line and a pixel electrode.

【0002】[0002]

【従来の技術】液晶表示素子は画素電極およびそれに対
応する対向電極がそれぞれ形成された2枚の透明基板の
間隙に液晶材料が挟持されることにより形成されてい
る。
2. Description of the Related Art A liquid crystal display device is formed by sandwiching a liquid crystal material in a gap between two transparent substrates on which a pixel electrode and a corresponding counter electrode are formed.

【0003】アクティブマトリックス形液晶表示素子
は、一方の透明基板のマトリックス状に形成された各画
素が画素電極とスイッチング用の薄膜トランジスタ(以
下、TFTという)からなっており、各画素間の行方向
または列方向にそれぞれゲート配線またはソース配線が
設けられ、行方向または列方向に並ぶ各画素用TFTの
ゲート電極またはソース電極とそれぞれ接続され、外部
からの信号により特定の画素のみをONにできるように
されている。
In an active matrix type liquid crystal display device, each pixel formed in a matrix on one transparent substrate is composed of a pixel electrode and a switching thin film transistor (hereinafter, referred to as TFT). A gate wiring or a source wiring is provided in a column direction, respectively, and connected to a gate electrode or a source electrode of each pixel TFT arranged in a row direction or a column direction, respectively, so that only a specific pixel can be turned on by an external signal. Have been.

【0004】このようなアクティブマトリックス形液晶
表示素子の一画素の画素電極とTFTとの関係を示す平
面説明図を図4に示す。
FIG. 4 is an explanatory plan view showing a relationship between a pixel electrode of one pixel of such an active matrix type liquid crystal display device and a TFT.

【0005】図4において、1はたとえば逆スタガ型T
FT、2は画素電極、3は行方向に並ぶ各画素のTFT
のゲート電極と接続されたゲート配線、4は列方向に並
ぶ各画素のソース電極と接続されたソース配線、5はパ
ルス駆動するばあいに電圧を保持するための付加容量で
ある。
In FIG. 4, reference numeral 1 denotes, for example, an inverted stagger type T
FT, 2 is a pixel electrode, 3 is a TFT of each pixel arranged in a row direction.
4 is a source wiring connected to the source electrode of each pixel arranged in the column direction, and 5 is an additional capacitor for holding a voltage during pulse driving.

【0006】逆スタガ型のTFT1は透明基板側にクロ
ムまたはアルミニウムなどによりゲート電極が設けら
れ、酸化ケイ素またはチッ化ケイ素などからなる絶縁層
を介してアモルファスシリコンなどの半導体層が設けら
れ、さらにクロムまたはアルミニウムなどの金属膜によ
りソース電極およびドレイン電極が設けられることによ
りTFT1が形成されている。一方画素電極部分は透明
基板または付加容量用の電極上に絶縁膜を介してIT
O、SnO2 などからなる画素電極が形成され、TFT
1のドレイン電極と画素電極が金属膜により接続され、
TFT1がONになれば信号が送られるソース配線4と
接続され点灯または消灯させることができる。
In the inverted stagger type TFT 1, a gate electrode is provided on the transparent substrate side with chromium or aluminum, and a semiconductor layer such as amorphous silicon is provided via an insulating layer made of silicon oxide or silicon nitride. Alternatively, the TFT 1 is formed by providing a source electrode and a drain electrode with a metal film such as aluminum. On the other hand, the pixel electrode part has an IT
A pixel electrode made of O, SnO 2 or the like is formed, and a TFT is formed.
1, the drain electrode and the pixel electrode are connected by a metal film,
When the TFT 1 is turned on, it is connected to the source wiring 4 to which a signal is sent, and can be turned on or off.

【0007】正スタガ型はゲート電極と付加容量または
蓄積容量の電極が透明基板側でなく半導体層や画素電極
の上に絶縁膜を介して設けられているのみで、他は同様
の構成であり、いずれの構造でもソース電極、ドレイン
電極と画素電極は同一面に形成されている。
The positive stagger type has the same configuration except that the gate electrode and the electrode of the additional capacitance or the storage capacitance are provided not on the transparent substrate side but on a semiconductor layer or a pixel electrode via an insulating film. In any structure, the source electrode, the drain electrode and the pixel electrode are formed on the same surface.

【0008】[0008]

【発明が解決しようとする課題】最近の液晶表示素子は
開口率を向上させ、表示品位を向上させることが要求さ
れており、配線部やTFTなどの非表示領域に対して画
素電極の面積をできるだけ大きくし、開口率を大きくす
る傾向にある。そのため画素電極とソース配線などの信
号線との間隔も狭くなり、10〜16μm程度の間隔で
ある。しかも前述のようにソース配線と画素電極とは同
一面にあるため、製造工程で導電性ゴムが付着したり、
パターニングの際にレジストパターンに欠陥が生じると
ソース配線と画素電極とのあいだにショート不良が発生
する。このような不良が発生するとその画素はスイッチ
ング作用が働かず、その画素は不良となり、点欠陥を有
する表示パネルは不良となり、液晶表示パネルの歩留が
低下するという問題がある。このようなばあい、従来は
レーザ光線を使用してショート部を切断するリペア工程
が設けられることがあるが、設備が高価であり、特別の
工程が必要となるためコストアップとなる。
In recent liquid crystal display elements, it is required to improve the aperture ratio and display quality, and the area of a pixel electrode is reduced with respect to a non-display area such as a wiring portion or a TFT. There is a tendency to increase the aperture ratio as much as possible. Therefore, the distance between the pixel electrode and the signal line such as the source wiring is also reduced, and is about 10 to 16 μm. Moreover, as described above, since the source wiring and the pixel electrode are on the same surface, conductive rubber may be attached during the manufacturing process,
If a defect occurs in the resist pattern during patterning, a short circuit occurs between the source wiring and the pixel electrode. When such a defect occurs, the pixel does not perform the switching action, the pixel becomes defective, the display panel having a point defect becomes defective, and the yield of the liquid crystal display panel is reduced. In such a case, a repair process for cutting the short-circuit portion using a laser beam may be conventionally provided, but the equipment is expensive and a special process is required, resulting in an increase in cost.

【0009】本発明はこのような問題を解決し、信号線
と画素電極間のショート不良を解消した液晶表示素子を
提供することを目的とする。
An object of the present invention is to provide a liquid crystal display element which solves such a problem and eliminates a short circuit between a signal line and a pixel electrode.

【0010】[0010]

【課題を解決するための手段】本発明の液晶表示素子の
製法は、少なくともスイッチング素子、画素電極、信号
線および配向膜が設けられた一方の透明基板と少なくと
も対向電極が設けられた他方の透明基板とが一定間隙を
保持して貼着され、該間隙に液晶材料が注入された液晶
表示素子の製法であって、前記一方の透明基板に透明導
電膜からなる画素電極および金属膜からなる信号線を形
成したのちで配向膜の形成前に前記画素電極と信号線の
あいだにエッチング溝を形成する工程を付加することを
特徴とする。
According to a method of manufacturing a liquid crystal display device of the present invention, at least one transparent substrate provided with a switching element, a pixel electrode, a signal line, and an alignment film, and the other transparent substrate provided with at least a counter electrode are provided. and the substrate is stuck by maintaining a constant gap, a method of liquid crystal display device in which a liquid crystal material is injected into the gap, the transparent electrically to the one transparent substrate
The method is characterized in that a step of forming an etching groove between the pixel electrode and the signal line after forming a pixel electrode made of an electric film and a signal line made of a metal film and before forming an alignment film is added.

【0011】前記エッチング溝を形成する工程を、前記
画素電極の材料をエッチングするエッチング液と前記信
号線の材料をエッチングするエッチング液とにより行う
ことが安価にエッチングすることができて、しかも信号
線と画素電極とのあいだのショート不良を確実に抑制す
ることができるため好ましい。
The step of forming the etching groove can be performed at low cost by using an etching solution for etching the material of the pixel electrode and an etching solution for etching the material of the signal line. This is preferable because a short circuit between the pixel electrode and the pixel electrode can be reliably suppressed.

【0012】[0012]

【作用】本発明によれば、信号線と画素電極とのあいだ
に、該信号線または画素電極が設けられた層まで達する
エッチング溝を形成する工程を設けているため、製造途
中に導電性ゴミが付着したり、レジストパターンの欠陥
により信号線と画素電極間にショート不良が発生しても
ショート部分はエッチング溝により切断され、両者間の
ショート不良は解消される。
According to the present invention, since a step of forming an etching groove between a signal line and a pixel electrode to reach a layer where the signal line or the pixel electrode is provided is provided, conductive dust is produced during manufacturing. Even if a short circuit occurs between the signal line and the pixel electrode due to adhesion of a resist or a defect in the resist pattern, the short circuit portion is cut by the etching groove, and the short circuit between the two is eliminated.

【0013】しかもショート不良にのみ特別の工程を設
けることなく全品について一律にエッチング工程を設け
ているため、通常のエッチング工程が一工程増えるだけ
で、特別な装置や特別の製造プロセスを必要とせず、コ
ストアップの要因とはならない。
Moreover, since an etching step is provided uniformly for all products without providing a special step only for short-circuit failure, the number of ordinary etching steps is increased by one, and no special apparatus or special manufacturing process is required. It does not cause a cost increase.

【0014】[0014]

【実施例】つぎに図面を参照しながら本発明の液晶表示
素子の製法について説明する。図1は本発明の液晶表示
素子の製法の一実施例により製造された液晶表示素子の
TFTが設けられた側の透明基板の一画素部分の平面説
明図、図2は図1のI−I線断面図、図3は図1のII−
II線断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a liquid crystal display device according to the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory plan view of one pixel portion of a transparent substrate on a side on which a TFT is provided of a liquid crystal display element manufactured by one embodiment of a method of manufacturing a liquid crystal display element of the present invention. FIG. FIG. 3 is a sectional view taken along line II- of FIG.
FIG. 2 is a sectional view taken along line II.

【0015】図1において、1〜5は図4と同じ部分を
示す。逆スタガ型TFT1は図2にその断面図が示され
るように、ゲート電極11がガラスなどの透明基板7上
に設けられ、層間絶縁膜12を介して半導体層13、ソ
ース/ドレイン電極のコンタクト層14、ソース電極1
5、ドレイン電極16、さらにその上に保護膜17が設
けられて形成されている。マトリックス状に配列され行
方向に並ぶ各画素のTFT1のゲート電極11はゲート
配線3と接続され、その行の各画素用のTFT1は1本
のゲート配線3により制御される。また、列方向に並ぶ
各画素のTFT1のソース電極15が画素間に設けられ
たソース配線(信号線)4と接続され、その列の各画素
用のTFTは1本のソース配線4により信号が与えられ
る。
In FIG. 1, reference numerals 1 to 5 denote the same parts as in FIG. As shown in the sectional view of FIG. 2, the inverted stagger type TFT 1 has a gate electrode 11 provided on a transparent substrate 7 made of glass or the like, and a semiconductor layer 13 and a contact layer for source / drain electrodes via an interlayer insulating film 12. 14. Source electrode 1
5, a drain electrode 16 and a protective film 17 provided thereon. The gate electrodes 11 of the TFTs 1 of each pixel arranged in a matrix and arranged in the row direction are connected to the gate wiring 3, and the TFT 1 for each pixel in the row is controlled by one gate wiring 3. In addition, the source electrode 15 of the TFT 1 of each pixel arranged in the column direction is connected to a source wiring (signal line) 4 provided between the pixels, and the TFT for each pixel in the column receives a signal by one source wiring 4. Given.

【0016】画素電極側はその一部に付加容量5用の下
部電極51がゲート電極11と同時に同じ材料により形
成され、層間絶縁膜12を介して、画素電極2が付加容
量用下部電極51の上部にかかるように設けられること
により上部電極52を形成し、層間絶縁膜12とともに
付加容量5を形成している。この付加容量5の代りに画
素の中央部にゲート配線とは独立して下部電極が設けら
れる蓄積容量のばあいでも同様である。
On the pixel electrode side, a lower electrode 51 for the additional capacitance 5 is formed of the same material at the same time as the gate electrode 11 on a part thereof, and the pixel electrode 2 is connected to the lower electrode 51 for the additional capacitance via an interlayer insulating film 12. The upper electrode 52 is formed by being provided over the upper portion, and the additional capacitance 5 is formed together with the interlayer insulating film 12. The same applies to the case of a storage capacitor in which a lower electrode is provided at the center of a pixel independently of the gate wiring instead of the additional capacitor 5.

【0017】本発明の製法によりえられる液晶表示素子
はTFT1および画素電極2からなる画素がマトリック
ス状に設けられたパターンにおいて、ソース配線4と画
素電極2とのあいだにエッチング溝6が設けられてい
る。このエッチング溝6はその断面図を図3に示すよう
に、画素電極2またはソース配線4の層が完全に除去さ
れ、層間膜12が露出するまでエッチングされている。
保護膜17の表面にさらにポリイミドなどからなる配向
膜が設けられるが、溝6がポリイミドなどにより埋まっ
ても、溝6が露出したままでも構わない。
In the liquid crystal display device obtained by the manufacturing method of the present invention, an etching groove 6 is provided between a source wiring 4 and a pixel electrode 2 in a pattern in which pixels including a TFT 1 and a pixel electrode 2 are provided in a matrix. I have. 3, the etching groove 6 is etched until the layer of the pixel electrode 2 or the source wiring 4 is completely removed and the interlayer film 12 is exposed.
Although an alignment film made of polyimide or the like is further provided on the surface of the protective film 17, the groove 6 may be filled with polyimide or the like, or the groove 6 may be left exposed.

【0018】つぎに本発明の液晶表示素子の製法の一実
施例について説明する。
Next, an embodiment of a method for manufacturing a liquid crystal display device of the present invention will be described.

【0019】まずガラス、プラスチックスなどの透明基
板7上にTFT1、画素電極2、ゲート配線3、ソース
配線4、付加容量5を形成する。すなわち、透明基板上
にスパッタリングなどによりアルミニウムやクロムなど
の金属膜を付着させ、パターニングすることにより、ゲ
ート電極11、ゲート配線3、付加容量用の下部電極5
1を形成する。つぎに酸化シリコンやチッ化シリコンな
どからなる層間絶縁膜12を、たとえばCVD法により
設け、ついでアモルファスシリコンなどの半導体層およ
び不純物がドープされた半導体層を堆積させパターニン
グすることにより半導体層13を形成する。不純物がド
ープされた半導体層はソース/ドレイン電極のオーミッ
クコンタクト層とするもので、外周のみ半導体層13の
パターニングと同時に行う。つぎにITO、SnO2
In2 3 などの導電性透明膜を付着させ、パターニン
グすることにより画素電極2を形成する。このパターニ
ングの際、端部が下部電極51の上方にかかるように
し、付加容量5を形成する。ついでアルミニウムやクロ
ムなどの金属膜をスパッタリングなどにより付着し、パ
ターニングすることによりソース電極15、ドレイン電
極16およびソース配線4を形成する。このソース電極
15およびドレイン電極16をパターニングする際に、
不純物がドープされた半導体層14も分離してそれぞれ
ソースコンタクト層14a、ドレインコンタクト層14
bとする。またドレイン電極16の他端部は画素電極と
接続されるようにする。そののち全面に酸化シリコンな
どの保護膜を形成する。ここまでは従来の透明基板7上
にTFT1および画素電極2などを形成する通常の工程
である。
First, a TFT 1, a pixel electrode 2, a gate line 3, a source line 4, and an additional capacitor 5 are formed on a transparent substrate 7 such as glass or plastic. That is, a metal film such as aluminum or chromium is deposited on a transparent substrate by sputtering or the like and patterned to form a gate electrode 11, a gate wiring 3, and a lower electrode 5 for additional capacitance.
Form one. Next, an interlayer insulating film 12 made of silicon oxide or silicon nitride is provided by, for example, a CVD method, and then a semiconductor layer such as amorphous silicon and a semiconductor layer doped with impurities are deposited and patterned to form a semiconductor layer 13. I do. The semiconductor layer doped with the impurity is used as an ohmic contact layer of the source / drain electrode, and is performed only on the outer periphery simultaneously with the patterning of the semiconductor layer 13. Next, ITO, SnO 2 ,
The pixel electrode 2 is formed by depositing a conductive transparent film such as In 2 O 3 and patterning it. At the time of this patterning, the end portion is set above the lower electrode 51, and the additional capacitance 5 is formed. Then, a source electrode 15, a drain electrode 16 and a source wiring 4 are formed by depositing and patterning a metal film such as aluminum or chromium by sputtering or the like. When patterning the source electrode 15 and the drain electrode 16,
The semiconductor layer 14 doped with impurities is also separated from the source contact layer 14a and the drain contact layer 14 respectively.
b. The other end of the drain electrode 16 is connected to the pixel electrode. After that, a protective film such as silicon oxide is formed on the entire surface. The steps up to here are the usual steps of forming the TFT 1 and the pixel electrode 2 on the conventional transparent substrate 7.

【0020】つぎにソース配線4と画素電極2とのあい
だにエッチング溝6を形成する。エッチング溝6の形成
は通常のフォトリソグフィ工程によりレジストパターン
を設け、レジストパターンをマスクとしてドライエッチ
ングにより保護膜17を除去する。ついでソース配線4
の材料となるアルミニウムやクロムなどを溶解しうるエ
ッチング液によりエッチングする。エッチング液として
は、酢酸、硝酸、リン酸の混合液または硝酸第二セリウ
ムアンモニウム液などを用いることができる。さらに画
素電極の材料となるITOなどを溶解しうるエッチング
液によりエッチングする。このばあいのエッチング液と
しては王水などを用いることができる。そののち酸素プ
ラズマ(アッシング)などにより、レジストパターンを
剥離して除去する。このようにソース配線用のエッチン
グ液と画素電極用のエッチング液の両方を用いてエッチ
ングすることにより、いずれの側にショート不良の原因
があっても必ずエッチング溝6部で分離することがで
き、確実にショート不良を解消することができる。
Next, an etching groove 6 is formed between the source wiring 4 and the pixel electrode 2. In forming the etching groove 6, a resist pattern is provided by a usual photolithography process, and the protective film 17 is removed by dry etching using the resist pattern as a mask. Then source wiring 4
Is etched with an etchant capable of dissolving aluminum, chromium, or the like, which is used as a material for the above. As an etching solution, a mixed solution of acetic acid, nitric acid, and phosphoric acid, a ceric ammonium nitrate solution, or the like can be used. Further, etching is performed with an etching solution that can dissolve ITO or the like that is a material of the pixel electrode. In this case, aqua regia or the like can be used as an etching solution. Thereafter, the resist pattern is peeled and removed by oxygen plasma (ashing) or the like. As described above, by performing etching using both the etching solution for the source wiring and the etching solution for the pixel electrode, even if the cause of the short-circuit failure is on either side, the etching can be always separated at the etching groove 6 portion. Short-circuit failure can be surely eliminated.

【0021】このように形成された透明基板ともう一方
の前記画素電極に対応する他側の対向電極が形成された
透明基板とを一定間隙で貼着し、その間隙に液晶材料を
注入することにより液晶表示素子が形成される。
The transparent substrate thus formed and the transparent substrate on which the other counter electrode corresponding to the other pixel electrode is formed are adhered at a constant gap, and a liquid crystal material is injected into the gap. Thus, a liquid crystal display element is formed.

【0022】[0022]

【発明の効果】本発明によれば、液晶表示素子のTFT
や画素電極を製造する際に、エッチング工程を設けるこ
とにより信号線と画素電極とのあいだにエッチング溝を
形成しているため、高価な設備を必要とせずに、安価な
ウェットエッチングで確実にショート不良を低減するこ
とができ、工程の増加にもかかわらず、歩留が向上して
トータル的にコストダウンを達成できる。
According to the present invention, a TFT for a liquid crystal display device is provided.
When manufacturing pixel electrodes, the etching groove is formed between the signal line and the pixel electrode by providing an etching process, so no expensive equipment is required and inexpensive wet etching ensures short-circuiting. Defects can be reduced, and in spite of the increase in the number of steps, the yield can be improved and the total cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の液晶表示素子の製法の一実施例により
製造された液晶表示素子のTFTが設けられた側の透明
基板の一画素部分の平面説明図である。
FIG. 1 is an explanatory plan view of one pixel portion of a transparent substrate on a side provided with a TFT of a liquid crystal display element manufactured by one embodiment of a method of manufacturing a liquid crystal display element of the present invention.

【図2】図1のI−I線断面図である。FIG. 2 is a sectional view taken along line II of FIG. 1;

【図3】図1のII−II線断面図である。FIG. 3 is a sectional view taken along line II-II of FIG.

【図4】従来の液晶表示素子の一画素部分の平面説明図
である。
FIG. 4 is an explanatory plan view of one pixel portion of a conventional liquid crystal display element.

【符号の説明】[Explanation of symbols]

1 TFT 2 画素電極 3 ゲート配線 4 ソース配線(信号線) 6 エッチング溝 DESCRIPTION OF SYMBOLS 1 TFT 2 Pixel electrode 3 Gate wiring 4 Source wiring (signal line) 6 Etching groove

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高村 誠 京都市右京区西院溝崎町21番地 ローム 株式会社内 (56)参考文献 特開 平2−73332(JP,A) 特開 平4−167437(JP,A) 特開 昭58−190041(JP,A) 特開 昭64−29821(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 G02F 1/1333 G02F 1/13 101 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Makoto Takamura 21 Ryozaki-cho, Niinin, Ukyo-ku, Kyoto Inside Rohm Co., Ltd. (56) References JP-A-2-73332 (JP, A) JP-A-4-1677437 (JP) JP-A-58-190041 (JP, A) JP-A-64-29821 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1362 G02F 1/1343 G02F 1/1333 G02F 1/13 101

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくともスイッチング素子、画素電
極、信号線および配向膜が設けられた一方の透明基板と
少なくとも対向電極が設けられた他方の透明基板とが一
定間隙を保持して貼着され、該間隙に液晶材料が注入さ
れた液晶表示素子の製法であって、 前記一方の透明基板に透明導電膜からなる画素電極およ
金属膜からなる信号線を形成したのちで配向膜の形成
前に前記画素電極と信号線のあいだにエッチング溝を形
成する工程を付加することを特徴とする液晶表示素子の
製法。
At least one transparent substrate provided with at least a switching element, a pixel electrode, a signal line, and an alignment film, and at least another transparent substrate provided with a counter electrode are adhered with a predetermined gap therebetween. A method of manufacturing a liquid crystal display device in which a liquid crystal material is injected into a gap, wherein a pixel electrode made of a transparent conductive film and a signal line made of a metal film are formed on the one transparent substrate, and then the pixel is formed before forming an alignment film. A method for manufacturing a liquid crystal display element, characterized by adding a step of forming an etching groove between an electrode and a signal line.
【請求項2】 前記エッチング溝を形成する工程を、前
記画素電極の材料をエッチングするエッチング液と前記
信号線の材料をエッチングするエッチング液とにより行
うことを特徴とする請求項1記載の液晶表示素子の製
法。
2. The liquid crystal display according to claim 1, wherein the step of forming the etching groove is performed using an etching solution for etching the material of the pixel electrode and an etching solution for etching the material of the signal line. Element manufacturing method.
JP2561194A 1994-02-23 1994-02-23 Liquid crystal display element manufacturing method Expired - Fee Related JP3253210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2561194A JP3253210B2 (en) 1994-02-23 1994-02-23 Liquid crystal display element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2561194A JP3253210B2 (en) 1994-02-23 1994-02-23 Liquid crystal display element manufacturing method

Publications (2)

Publication Number Publication Date
JPH07234416A JPH07234416A (en) 1995-09-05
JP3253210B2 true JP3253210B2 (en) 2002-02-04

Family

ID=12170691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2561194A Expired - Fee Related JP3253210B2 (en) 1994-02-23 1994-02-23 Liquid crystal display element manufacturing method

Country Status (1)

Country Link
JP (1) JP3253210B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796221B2 (en) * 1998-11-26 2011-10-19 三星電子株式会社 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US6900854B1 (en) 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
JP5203391B2 (en) * 2007-12-19 2013-06-05 シャープ株式会社 Active matrix substrate, manufacturing method of active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver
JP5581781B2 (en) * 2010-04-06 2014-09-03 セイコーエプソン株式会社 Method for manufacturing piezoelectric actuator
JP6436333B2 (en) * 2013-08-06 2018-12-12 Tianma Japan株式会社 Display device

Also Published As

Publication number Publication date
JPH07234416A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
JP4180575B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR100583311B1 (en) Liquid crystal display panel and fabricating method thereof
JPH10270710A (en) Liquid crystal display device and manufacture thereof
JP2008107849A (en) Liquid crystal display device and its manufacturing method
KR20010081250A (en) Liquid crystal display and method for fabricating the same
JP3059487B2 (en) Liquid crystal display
JP2003307748A (en) Liquid crystal display device and manufacturing method thereof
JP2596949B2 (en) Manufacturing method of liquid crystal display device
KR20080014523A (en) Array substrate for liquid crystal display device and method for fabricating the same
JPH06258661A (en) Liquid crystal display device
JPH05158015A (en) Dielectric display element and its manufacture
JP2001244473A (en) Thin film transistor, liquid crystal display utilizing it, and method for their manufacture
US6091470A (en) Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment
US20030117535A1 (en) Liquid crystal display device and fabricating method thereof
JP3253210B2 (en) Liquid crystal display element manufacturing method
US5466620A (en) Method for fabricating a liquid crystal display device
JPH11352515A (en) Liquid crystal display device and its production
KR100331896B1 (en) Method of fabricating thin film transistor array
JPH11242241A (en) Liquid crystal display device, manufacture therefor, tft array substrate used for liquid crystal display device and manufacture therefor
JP2800958B2 (en) Active matrix substrate
JP2001272698A (en) Liquid crystal display device and manufacturing method therefor
JP2009054836A (en) Tft substrate and manufacturing method thereof
JP3941246B2 (en) Manufacturing method of semiconductor device
JPH1195248A (en) Array substrate for display device and its production
JP2690404B2 (en) Active matrix substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees