JPH01289222A - Manufacture of chip resistor - Google Patents

Manufacture of chip resistor

Info

Publication number
JPH01289222A
JPH01289222A JP63119587A JP11958788A JPH01289222A JP H01289222 A JPH01289222 A JP H01289222A JP 63119587 A JP63119587 A JP 63119587A JP 11958788 A JP11958788 A JP 11958788A JP H01289222 A JPH01289222 A JP H01289222A
Authority
JP
Japan
Prior art keywords
resistor
paste
substrate
conductor
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63119587A
Other languages
Japanese (ja)
Inventor
Hideaki Ninomiya
秀明 二宮
Kiichi Nakamura
中村 喜一
Hiroshi Tsuyuki
露木 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP63119587A priority Critical patent/JPH01289222A/en
Publication of JPH01289222A publication Critical patent/JPH01289222A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PURPOSE:To obtain a chip resistance without causing a dislocation of a conductor, a resistor and the like due to contraction of a substrate by a method wherein the conductor, the resistor and the like as well as grooves for division are formed on an unfired sheet for substrate formation and they are fired simultaneously. CONSTITUTION:A conductor paste 2 and a resistor paste 3 which have been manufactured in advance are printed and formed, in prescribed patterns, on a sheet 1 for substrate formation use by using a screen printing method. Then, grooves 4 for division to divide individual resistances 5 are formed in the sheet 1 for substrate formation use, and the sheet 1 for substrate formation use, the conductor paste 2, the resistor paste 3 and the like are fired simultaneously in the air. By this firing operation, the sheet 1 for substrate formation use, the conductor paste 2, the resistor paste 3 and the like are constricted collectively. In addition, their coefficients of contraction are equal. By this setup, a problem of a dislocation between a conductor 20 and a resistor 30 or their positional deviation with reference to a substrate 10 is not caused. Accordingly, it is possible to obtain a resistance whose accuracy and reliability are high.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、基板材料との同時焼成により、複数のチップ
抵抗器を同時に製造するチップ抵抗器の製造方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a method for manufacturing a chip resistor, which simultaneously manufactures a plurality of chip resistors by co-firing with a substrate material.

〈従来の技術〉 従来、チップ抵抗器を複数同時に製造する方法は、次の
ような工程により行なわれている。
<Prior Art> Conventionally, a method for simultaneously manufacturing a plurality of chip resistors has been carried out through the following steps.

■ アルミナセラミックス基板用の生シートを作製し、
これに分割用溝を形成する。
■ Producing raw sheets for alumina ceramic substrates,
A dividing groove is formed in this.

■ 上記生シートを約1600℃で焼成し、アルミナセ
ラミックス基板を得る。
(2) The raw sheet is fired at about 1600°C to obtain an alumina ceramic substrate.

■ 上記基板上に所定パターンの導体ペーストを印刷、
焼成し、導体に接合するよう抵抗ペーストを印刷、焼成
し、抵抗体および導体上にオーバーコート用のガラスを
印刷、焼成し、各抵抗体にトリミングを施す。
■Print a predetermined pattern of conductive paste on the above board,
A resistor paste is printed and fired to bond to the conductor, an overcoat glass is printed and fired over the resistor and the conductor, and each resistor is trimmed.

もしくは低抗体を印刷、焼成した後、トリミングを施し
、しかる後にオーバーコート用のガラスを印刷、焼成す
る。
Alternatively, after printing and baking a low antibody, trimming is performed, and then a glass for overcoat is printed and baked.

■ 上記分割用溝により基板を分割し、各チップ抵抗器
を得る。・ しかるに、このような製造方法には、アルミナセラミッ
クス基板用の生シートを焼成する際の収縮による次のよ
うな欠点がある。
■ Divide the board using the above dividing groove to obtain each chip resistor. - However, this manufacturing method has the following drawbacks due to shrinkage during firing of the raw sheet for the alumina ceramic substrate.

導体や抵抗体の形成は、主に所定の規格の印刷版を用い
てスクリーン印刷法によりそれらのペーストを焼成済の
アルミナ基板上に印刷することにより行われるが、基板
の収縮を考慮せずに印刷を行うと、導体と抵抗体の形成
位置にずれを生じこれらの接続不良が生じ、また、導体
および抵抗等が基板に対する適正位置に形成されないこ
とにより、導体や抵抗体が分割用溝内に入り、分割不良
が生じ、あるいは、導体および抵抗等にクラックの発生
することもある。
Conductors and resistors are mainly formed by printing their paste onto a fired alumina substrate using a screen printing method using a printing plate of a predetermined standard, but this method does not take into account shrinkage of the substrate. When printing, the formation positions of the conductor and resistor may be misaligned, resulting in a poor connection between them.Also, if the conductor or resistor is not formed in the correct position with respect to the board, the conductor or resistor may be placed inside the dividing groove. In some cases, cracks may occur in conductors, resistors, etc.

特に、基板と印刷版の位置合せは、それらの−辺同士を
一致させて行うため、向い合う他方の端部付近では位置
ずれが累積され、その付近のチップ抵抗器は上記欠点が
顕著となる。 そのため、基板のサイズが大きいほど、
または、チップ抵抗器のサイズが小さいほど不良品の発
生率が高くなる。
In particular, since the substrate and printing plate are aligned by aligning their negative sides, misalignment accumulates near the opposite end, and the above-mentioned drawbacks become noticeable in chip resistors in that area. . Therefore, the larger the board size, the
Alternatively, the smaller the size of the chip resistor, the higher the incidence of defective products.

そこで、収縮した基板の寸法に合せた印刷版を用いて導
体および抵抗体等の形成を行うが、基板の組成、焼成条
件等により基板の収縮率にバラツキが生じ、基板の寸法
が一定でないため、−fl 頚の印刷版では対応できな
い。 従って、実測に基く基板の寸法の上限から下限ま
でを所定の寸法範囲でクラス分けし、そのクラス毎の印
刷版(50〜数100種)を予め用意するとともに、焼
成された個々の基板の寸法をその都度測定し、前記多数
種の印刷版の中から該当するものを選択して使用してい
る。
Therefore, conductors, resistors, etc. are formed using a printing plate that matches the dimensions of the shrunken board, but the shrinkage rate of the board varies depending on the composition of the board, firing conditions, etc., and the dimensions of the board are not constant. , -fl The printed version of the neck cannot be used. Therefore, the dimensions of the substrates are divided into classes based on a predetermined size range from the upper limit to the lower limit based on actual measurements, and printing plates (50 to several hundred types) for each class are prepared in advance, and the dimensions of each fired substrate are The printing plates are measured each time, and the appropriate one is selected from among the many types of printing plates mentioned above.

しかるに、このような方法では、多数種の印刷版を用意
しなければならないという欠点がある。 特に、チップ
抵抗器のサイズが小さく−なるほどクラス分けが細分化
され、印刷版の数が多くなる。 例えば、0 、8ma
+x 1 、 6II1mのチップ抵抗器の製造の場合
には、印刷版の数は、ioo種以上にも及ぶ。
However, this method has the disadvantage that many types of printing plates must be prepared. In particular, the smaller the size of the chip resistor, the more detailed the classification and the greater the number of printing plates. For example, 0,8ma
In the case of the production of +x 1 , 6II1m chip resistors, the number of printing plates extends to more than IOO species.

また、生産性を考慮して、基板の寸法(焼成前)は通常
、50mmX50mm程度のものが使用されるが、基板
と印刷版の寸法誤差を最小限に留め、印刷版の数を増や
さないために、これより大きな寸法のものを使用するこ
とができない。
In addition, considering productivity, the dimensions of the substrate (before firing) are usually about 50 mm x 50 mm, but in order to minimize the dimensional error between the substrate and printing plates and not increase the number of printing plates. Therefore, larger dimensions cannot be used.

さらに、上記方法では、基板の寸法測定や使用する印刷
版の選択の作業に手間がかかるとともに、基板と印刷版
の寸法を完全に整合させることができないため、歩留り
の向上を充分に得るには至フていない。
Furthermore, with the above method, it takes time to measure the dimensions of the substrate and select the printing plate to be used, and it is not possible to perfectly match the dimensions of the substrate and printing plate, so it is difficult to obtain a sufficient improvement in yield. It's not perfect.

また、基板に分割用溝を予め形成しない方法として、基
板上に導体および抵抗等の形成を行った後、レーザー加
工等により分割用溝を形成し、または直接切断すること
が考えられるが、この方法では、コストが高くなり、ま
た、特に小サイズのチップ抵抗器に対し高精度な溝加工
が困難なため、分割の信頼性が低い。
In addition, as a method of not forming dividing grooves on the substrate in advance, it is possible to form conductors, resistors, etc. on the substrate and then form dividing grooves by laser processing or cutting them directly. With this method, the reliability of division is low because the cost is high and it is difficult to process grooves with high precision, especially for small-sized chip resistors.

〈発明が解決しようとする課題〉 本発明の目的は、上述した従来技術の欠点を解消し、高
精度で信頼性の高いチップ抵抗器を容易に製造すること
ができるチップ抵抗器の製造方法を提供することにある
<Problems to be Solved by the Invention> The purpose of the present invention is to provide a method for manufacturing a chip resistor that eliminates the above-mentioned drawbacks of the prior art and that allows easy manufacturing of highly accurate and reliable chip resistors. It is about providing.

く課題を解決するための手段〉 近年、低温で焼成可能な基板材料が開発されており、こ
れにより、基板材料、導体、抵抗体等を約1000℃以
下の低温で同時焼成することが可能となった。 そこで
、本発明者等は、この技術を応用し、焼成後のアルミナ
基板に導体、抵抗体等を形成するのではなく、未焼成の
基板形成用シートに導体、抵抗体等および分割用溝を形
成し、これらを同時焼成することにより、基板の収縮に
よる導体、抵抗体等の位置ずれの問題を生じることなく
チップ抵抗器を製造することを見出し、本発明に至った
In recent years, substrate materials that can be fired at low temperatures have been developed, making it possible to simultaneously bake substrate materials, conductors, resistors, etc. at low temperatures of approximately 1000°C or less. became. Therefore, the present inventors applied this technology to form conductors, resistors, etc. and dividing grooves on an unfired substrate forming sheet, instead of forming conductors, resistors, etc. on an alumina substrate after firing. It has been discovered that by forming and simultaneously firing these, a chip resistor can be manufactured without causing the problem of misalignment of conductors, resistors, etc. due to shrinkage of the substrate, and has arrived at the present invention.

即ち、本発明は、複数のチップ抵抗器を同時に製造する
チップ抵抗器の製造方法において、未焼成の基板形成用
シート上に少なくとも導体ペーストおよび抵抗体ペース
トを設けるとともに、前記シートに分割用溝を形成し、
次いで、これらを同時焼成し、その後、各チップ抵抗器
に分割することを特徴とするチップ抵抗器の製造方法を
提供するものである。
That is, the present invention provides a method for manufacturing a chip resistor that simultaneously manufactures a plurality of chip resistors, in which at least a conductor paste and a resistor paste are provided on an unfired substrate forming sheet, and dividing grooves are formed in the sheet. form,
The present invention provides a method for manufacturing a chip resistor, which is characterized in that these are fired simultaneously and then divided into individual chip resistors.

また、前記導体ペーストお゛よび抵抗体ペーストの形成
は、スクリーン印刷法により行うのが好ましい。
Further, it is preferable that the conductor paste and the resistor paste be formed by a screen printing method.

そして、前記同時焼成は、1000℃以下の温度で行う
のが好ましい。
The simultaneous firing is preferably performed at a temperature of 1000° C. or lower.

以下、本発明のチップ抵抗器の製造方法を、添付図面に
示す好適実施例について詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The method for manufacturing a chip resistor according to the present invention will be described in detail below with reference to preferred embodiments shown in the accompanying drawings.

第1図〜第5図は、それぞれ本発明のチップ抵抗器の製
造方法の工程例を示す斜視図である。
1 to 5 are perspective views showing process examples of the method for manufacturing a chip resistor of the present invention, respectively.

1) まず、第1図に示すような基板形成用シート1を
作製する。
1) First, a substrate forming sheet 1 as shown in FIG. 1 is produced.

即ち、下記基板の構成材料を混合し、これにバインダー
、溶剤等のビヒクルを加え、これらを混練してペースト
(スラリー)とし、このペーストを例えばドクターブレ
ード法、押し出し法により、好ましくは0.1〜1.0
mm程度の厚さのシートとする。
That is, the following constituent materials of the substrate are mixed, a vehicle such as a binder and a solvent is added thereto, and these are kneaded to form a paste (slurry). ~1.0
The sheet is made into a sheet with a thickness of about mm.

基板の構成材料としては、導体ペースト、抵抗体ペース
ト等とともに同時焼成可能なものであり、例えば、アル
ミナ−ホウケイ酸ガラス、アルミナ−鉛ホウケイ酸ガラ
ス、アルミナ−ホウケイ酸バリウムガラス、アルミナ−
ホウケイ酸カルシウムガラス、アルミナ−ホウケイ酸ス
トロンチウムガラス等の酸化物骨材とガラスとを含む低
温焼結材料が好ましい。
The constituent materials of the substrate include materials that can be fired simultaneously with conductor paste, resistor paste, etc., such as alumina-borosilicate glass, alumina-lead borosilicate glass, alumina-barium borosilicate glass, and alumina-borosilicate glass.
Low temperature sintered materials containing glass and oxide aggregates such as calcium borosilicate glass, alumina-strontium borosilicate glass, etc. are preferred.

このような基板材料において、ガラスの含有率は、一般
に50〜70wt%程度とするのがよい。
In such a substrate material, the glass content is generally preferably about 50 to 70 wt%.

ビヒクルとしては、エチルセルロース、ポリビニルブチ
ラール、メタクリル樹脂、ブチルメタアクリレート等の
アクリル系樹脂等のバインダー、テルピネオール、ブチ
ルカルピトール、ブチルカルピトールアセテート、アセ
テート、トルエン、アルコール、キシレン等の溶剤、そ
の他各種分散剤、活性剤等が挙げられ、これらのうち任
意のものが目的に応じて適宜添加される。
Vehicles include binders such as ethyl cellulose, polyvinyl butyral, methacrylic resins, acrylic resins such as butyl methacrylate, solvents such as terpineol, butyl carpitol, butyl carpitol acetate, acetate, toluene, alcohol, xylene, and other various dispersants. , activators, etc., and any one of these may be added as appropriate depending on the purpose.

なお、基板材料の好適例としては、本願出願人により開
示された特願昭62−215242号公報に記載のもの
が挙げられる。
Suitable examples of the substrate material include those described in Japanese Patent Application No. 62-215242 disclosed by the applicant of the present invention.

2) 次に、第2図に示すように、基板形成用シート1
上に予め製造された導体ペースト2および抵抗体ペース
ト3を、好ましくはスクリーン印刷法により所定パター
ンに印刷、形成する。 また、必要に応じ、導体ペース
ト2および抵抗体ペースト3上に、導体ペースト2の外
部導体との接合部を残してこれらを被覆するオーバーコ
ート層(第5図の斜線で示す)を設けてもよい。 この
オーバーコート層の形成は、後述するトリミングの後に
行ってもよい。
2) Next, as shown in FIG.
The conductor paste 2 and resistor paste 3 previously produced above are printed and formed into a predetermined pattern, preferably by screen printing. Furthermore, if necessary, an overcoat layer (indicated by diagonal lines in FIG. 5) may be provided on the conductor paste 2 and the resistor paste 3 to cover the conductor paste 2 and the external conductor, leaving only the joints. good. This overcoat layer may be formed after trimming, which will be described later.

導体ペースト2および抵抗体ペースト3の印刷、形成は
、寸法が一定した未焼成の基板形成用シートに対して行
なわれるため、それらの印刷版は1つのチップサイズに
対し1種類でよく、従来のように多種類のもののうちか
ら適切な寸法のものを選択して使用する必要がない。
Since the printing and forming of the conductor paste 2 and the resistor paste 3 are performed on unfired substrate forming sheets with constant dimensions, only one type of printing plate is required for one chip size, which is different from the conventional There is no need to select and use one with appropriate dimensions from among a wide variety of types.

なお、導体ペースト2と抵抗体ペースト3の形成順序は
、いずれが先でもよい。 通常は、導体ペースト2を形
成した後、これに接続するよう抵抗体ペースト3を形成
するが、例えば、製造するチップ抵抗器のサイズが小さ
い場合には、抵抗体ペースト3を形成した後、これに接
続するよう導体ペースト2を形成する場合もある。
Note that the conductor paste 2 and the resistor paste 3 may be formed in any order. Normally, after forming the conductor paste 2, the resistor paste 3 is formed to connect to it, but for example, when the size of the chip resistor to be manufactured is small, after forming the resistor paste 3, In some cases, the conductive paste 2 is formed so as to be connected to.

導体ペースト2および抵抗体ペースト3を印刷、形成し
た後は、それらの表面を必要に応じて平滑化(グレーズ
処理)する。 なお、この工程は、焼成、トリミング後
に行われる場合もある。
After printing and forming the conductor paste 2 and the resistor paste 3, their surfaces are smoothed (glazed) as required. Note that this step may be performed after firing and trimming.

このような導体ペースト2は、導体の基本組成となる金
属粒と、ガラスフリットとを混合し、これに前記と同様
のバインダー、溶剤等のビヒクルを加え、これらを混練
してスラリー化することにより得られる。
Such a conductor paste 2 is produced by mixing metal particles, which are the basic composition of the conductor, and glass frit, adding a vehicle such as a binder and a solvent as described above, and kneading these to form a slurry. can get.

金属粒としては、例えば、AgまたはAg系合金、Au
またはAu系合金、Pd、Ni。
Examples of metal particles include Ag or Ag-based alloys, Au
Or Au-based alloy, Pd, Ni.

Cu等を挙げることができ、これらのうち一種または二
種以上を添加することができる。
Examples include Cu, and one or more of these can be added.

Ag系合金の例としては、Agと所望の金属との2元系
またはそれ以上の合金として、好ましくは30wt%以
下のPdを含むAg−Pd合金、好ましくは20wt%
以下のPdと10wt%以下のptを含むAg−Pd−
Pt合金、好ましくは15wt%以下のptを含むAg
−pt金合金を挙げることができる。
Examples of Ag-based alloys include Ag-Pd alloys containing preferably 30 wt% or less of Pd, preferably 20 wt%, as binary or higher alloys of Ag and a desired metal.
Ag-Pd- containing the following Pd and 10 wt% or less pt
Pt alloy, preferably Ag containing 15 wt% or less of pt
-pt gold alloy.

Ag−Pd系合金を主体とする導体は、耐マイグレーシ
ョン性、耐湿性に優れるという特性を有するため、外部
導体として好ましい。
A conductor mainly composed of an Ag-Pd alloy is preferable as the outer conductor because it has excellent migration resistance and moisture resistance.

なお、上記金属粒の含有率は、80〜95wt%程度が
好ましい。
Note that the content of the metal particles is preferably about 80 to 95 wt%.

また、金属粒の平均粒径は、0.1〜5μm程度とする
のが好ましい。
Moreover, it is preferable that the average particle diameter of the metal particles is about 0.1 to 5 μm.

抵抗体ペースト3は、抵抗体の基本組成となる導電相粒
子と、ガラスフリットとを混合し、これに前記と同様の
バインダー、溶剤等のビヒクルを加え、これらを混練し
てスラリー化することにより得られる。
The resistor paste 3 is made by mixing conductive phase particles, which are the basic composition of the resistor, and glass frit, adding the same binder, solvent, and other vehicles as described above, and kneading these to form a slurry. can get.

導電相粒子としては、例えば、無定形または結晶形のR
ub、、パイロクール化合物と称されるB i 2 R
u2o、 、P b2 Ruz Oe、s、CdB1R
u2O,、NdB1Ru207、B i I nRu、
O,、B i2 I rRuo、、GdB i Ru2
 07  %  BaRuOs  、Ba2 Rub4
.5rRuO3、 CaRu03  、Co2  Rub4 、LaRu0
.、Li Rubs等のルテニウム化合物、SnO2,
LaB、系等を挙げることができる。
As the conductive phase particles, for example, amorphous or crystalline R
ub, B i 2 R called pyrocool compound
u2o, ,P b2 Ruz Oe,s,CdB1R
u2O,, NdB1Ru207, B i I nRu,
O,, B i2 I rRuo,, GdB i Ru2
07% BaRuOs, Ba2 Rub4
.. 5rRuO3, CaRu03, Co2 Rub4, LaRu0
.. , ruthenium compounds such as Li Rubs, SnO2,
Examples include LaB, and the like.

抵抗体ペースト中の導電相粒子の含有率は、10〜70
wt%程度が好ましい。
The content of conductive phase particles in the resistor paste is 10 to 70
About wt% is preferable.

また、導電相粒子の平均粒径は、0.05〜1μm程度
とするのが好ましい。
Further, the average particle diameter of the conductive phase particles is preferably about 0.05 to 1 μm.

導体ペースト2および抵抗体ペースト3に含有されるガ
ラスフリットとしては、例えば、ホウケイ酸ガラス、鉛
ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケ
イ酸カルシウムガラス、ホウケイ酸ストロンチウムガラ
ス、ホウケイ酸亜鉛ガラス等の一般に ニガラスフリッ
トとして用いられているものが挙げられる。
As the glass frit contained in the conductor paste 2 and the resistor paste 3, for example, commonly used glass frits such as borosilicate glass, lead borosilicate glass, barium borosilicate glass, calcium borosilicate glass, strontium borosilicate glass, zinc borosilicate glass, etc. Examples include those used as Nigarasu frit.

また、ガラスフリットの平均粒径は、0.5〜5μm程
度とするのが好ましい。
Moreover, it is preferable that the average particle diameter of the glass frit is about 0.5 to 5 μm.

オーバーコート層としては、上記ガラスおよびそれらの
混合物等のガラスを挙げることができる。
Examples of the overcoat layer include glasses such as the above glasses and mixtures thereof.

基板形成用シート1は、通常50mmx50mm程度の
ものが使用されているが、本発明では、基板形成用シー
ト1の寸法はこれに限定されない。 特に、従来のよう
に基板の収縮による抵抗体および導体等の位置ずれかな
いため、上記寸法より大台なものを使用することができ
、1回の焼成でより多くのチップ抵抗器を製造すること
ができるという利点がある。
Although the size of the substrate forming sheet 1 is usually about 50 mm x 50 mm, the dimensions of the substrate forming sheet 1 are not limited to this in the present invention. In particular, since there is no displacement of the resistor and conductor due to shrinkage of the substrate as in the conventional case, it is possible to use a resistor with dimensions larger than the above, and it is possible to manufacture more chip resistors in one firing. It has the advantage of being able to

また、1枚の基板形成用シートに形成されるチップ抵抗
器の数は、例えば、シートの寸法が50mmx50mm
の場合、300〜1200個程度が可能である。
In addition, the number of chip resistors formed on one substrate forming sheet is, for example, when the sheet size is 50 mm x 50 mm.
In this case, about 300 to 1200 pieces are possible.

3) 次に、第3図に示すように、基板形成用シート1
に各チップ抵抗器5に分割するための分割用溝4を形成
する。
3) Next, as shown in FIG.
A dividing groove 4 for dividing into each chip resistor 5 is formed.

この分割用溝4は、図示のように各チップ抵抗器の行お
よび列に対応した直線状に形成され、好ましくは、全て
のチップ抵抗器を等サイズに分割し得るようになってい
る。 また、分割用溝4は、破線等でもよい。
This dividing groove 4 is formed in a straight line corresponding to the row and column of each chip resistor as shown in the figure, and preferably can divide all the chip resistors into equal sizes. Moreover, the dividing groove 4 may be a broken line or the like.

分割用溝4の断面形状は、7字状がよく、また溝4の深
さは、焼成後の基板を容易かつ正確に分割し得る程度と
し、具体的には、基板形成用シート1の厚さの1/3〜
1/4程度とするのがよい。
The cross-sectional shape of the dividing groove 4 is preferably a 7-shaped one, and the depth of the groove 4 is such that it can easily and accurately divide the substrate after firing. 1/3~
It is best to set it to about 1/4.

このような分割用溝4の形成は、鋭い刃を用いた専用溝
入機もしくは金型により行うことができる。
Formation of such dividing grooves 4 can be performed using a dedicated grooving machine or a mold using a sharp blade.

なお、分割用溝4の形成は、前記導体ペースト2および
抵抗体ペースト3等の印刷、形成の前に行ってもよい。
Note that the dividing grooves 4 may be formed before printing and forming the conductor paste 2, resistor paste 3, and the like.

4) 次に、第4図に示すように、基板形成用シート1
、導体ペースト2および抵抗体ペースト3等を下記条件
で同時焼成する。
4) Next, as shown in FIG.
, conductor paste 2, resistor paste 3, etc. are fired simultaneously under the following conditions.

焼成温度は、1000℃以下、好ましくは、850〜9
50℃程度とし、焼成時間は、120〜180分程度と
するのがよい。
The firing temperature is 1000°C or less, preferably 850-9
The temperature is preferably about 50°C and the firing time is preferably about 120 to 180 minutes.

焼成雰囲気としては、空気、02、N2等の不活性ガス
等を挙げることができるが、そのなかでも、簡易で、低
コストであるという点で空気が好ましい。
Examples of the firing atmosphere include air and inert gases such as 02, N2, etc. Among them, air is preferable because it is simple and low cost.

焼成により基板形成用シート1、導体ペースト2および
抵抗体ペースト3等は収縮するが、これらは一体となっ
て収縮し、またその収縮率もほぼ等しいため、導体20
と抵抗体30との位置ずれ、またはこれらの基板10に
対する位置ずれの問題は生じない。
The substrate forming sheet 1, the conductor paste 2, the resistor paste 3, etc. shrink during firing, but they shrink as a unit, and their shrinkage rates are almost the same, so the conductor 20
There is no problem of misalignment between the resistor 30 and the resistor 30 or misalignment of these with respect to the substrate 10.

焼成により形成された導体20および抵抗体30の厚さ
は、特に限定されないが、例えば、前者が5〜15μm
程度、後者が5〜15μm程度とされる。 また、その
抵抗体30の導通抵抗は、通常、10〜10’Ω/口程
度とされる。
The thickness of the conductor 20 and the resistor 30 formed by firing is not particularly limited, but for example, the former is 5 to 15 μm.
The latter is about 5 to 15 μm. Further, the conduction resistance of the resistor 30 is usually about 10 to 10'Ω/hole.

なお、同時焼成の後、必要に応じて抵抗体30に対し、
抵抗値を調整するためのトリミングを行う(第4図参照
)。 このトリミングは、レーザー加工等、通常の方法
で行えばよい。
Note that after the simultaneous firing, the resistor 30 may be
Trimming is performed to adjust the resistance value (see Figure 4). This trimming may be performed by a normal method such as laser processing.

5) 次に、第5図に示すように、基板10を分割用溝
4にて分割し、各チップ抵抗器5とする。
5) Next, as shown in FIG. 5, the substrate 10 is divided by the dividing grooves 4 to form each chip resistor 5.

分割された各チップ抵抗器に対しては、ローラーがけ、
スキージ法等で外部電極を形成、メツキ処理等の必要な
後処理を行フて、製品とする。
For each divided chip resistor, roller
External electrodes are formed using a squeegee method, etc., and necessary post-processing such as plating is performed to produce a product.

なお、チップ抵抗器5は、例えば、1.6mmX3.2
mm程度の大サイズのものから、0.8mmX1.6m
m程度の小サイズのものまで、種々サイズが製造可能で
ある。
Note that the chip resistor 5 is, for example, 1.6 mm x 3.2
From the large size of about 0.8mm x 1.6m
It is possible to manufacture various sizes up to a small size of about m.

〈実施例〉 アルカリ土類酸化物を含有するアルミナホウケイ酸ガラ
スとアルミナとを混合し、これにビヒクルを加えて得ら
れたペーストを厚さ0.51の基板用シートに成形し、
その上に基準に基き1.2mmX0.6mn+のRub
、とガラスを混合した抵抗用ペーストを印刷、乾燥後、
それにかぶせる形でAg−Pd系合金の電極用ペースト
を印刷、乾燥した。
<Example> A paste obtained by mixing alumina borosilicate glass containing an alkaline earth oxide and alumina and adding a vehicle to this was formed into a sheet for a substrate with a thickness of 0.51,
On top of that, there is a Rub of 1.2mm x 0.6mm+ based on the standard.
After printing and drying the resistor paste mixed with , and glass,
An electrode paste of Ag-Pd alloy was printed over it and dried.

次に、印刷基準に基き、基板用シートに分割溝を入れた
後、外形を75mmx 100mmの金型で打ち抜き、
これを900℃で2時間焼成し、60IIII11×8
011I11の基板を得た。
Next, based on the printing standard, after cutting grooves into the substrate sheet, the outer shape was punched out using a mold of 75 mm x 100 mm.
This was baked at 900℃ for 2 hours, and 60III11×8
A substrate of 011I11 was obtained.

各低抗体を所望の抵抗値にトリミングした後、オーバー
コートガラスを印刷し、600℃で焼付けた。
After trimming each low antibody to the desired resistance value, overcoat glass was printed and baked at 600°C.

分割溝に対して抵抗、電極共ずれはなく、オーバーコー
トも、次工程に問題の生じるようなずれは発生しなかっ
た。
There was no misalignment of the resistor or electrode with respect to the dividing groove, and no misalignment of the overcoat that would cause problems in the next process occurred.

基板を分割溝にて分割し、その後、端子電極付け、メツ
キ処理を行い、チップ抵抗器とした。 一つの基板より
3500個の0.8mmX1.611111のチップ抵
抗器が得られたが、位置ずれによる不良品は発生しなか
った。
The substrate was divided by dividing grooves, and then terminal electrodes were attached and plating was performed to obtain a chip resistor. Although 3500 0.8 mm x 1.611111 chip resistors were obtained from one substrate, there were no defective products due to misalignment.

〈発明の効果〉 本発明のチップ抵抗器の製造方法によれば、低温同時焼
成による空気中での焼成の可能化、製造工程の簡略化等
の低温同時焼成技術本来の効果に加え、次のような効果
がある。
<Effects of the Invention> According to the method for manufacturing a chip resistor of the present invention, in addition to the original effects of low-temperature co-firing technology such as enabling firing in air through low-temperature co-firing and simplifying the manufacturing process, the following advantages can be achieved. There is a similar effect.

本発明では、未焼成の基板形成用シートに対し導体ペー
ストおよび抵抗体ペースト等を形成し、これらを同時焼
成することにより、チップ抵抗器の製造に際し、従来法
のごときアルミナ基板の収縮率のバラツキに対応する手
段を講じる必要がなく、特に、サイズの異なる多種の印
刷版を用意し、かつこれらのなかから適正なものを選択
して使用するという手間が不要となる。
In the present invention, by forming a conductor paste, a resistor paste, etc. on an unfired substrate forming sheet and firing these at the same time, it is possible to eliminate the variation in the shrinkage rate of alumina substrates as in the conventional method when manufacturing chip resistors. There is no need to take measures to deal with this, and in particular, there is no need to prepare a variety of printing plates of different sizes and to select and use the appropriate one from among them.

また、基板形成用シート、導体ペーストおよび抵抗体ペ
ーストの相互の位置関係が焼成前に規定されているため
、基板形成用シートの収縮率にかかわらずこれらの間に
位置ずれが生じることはなく、よって、高精度で信頼性
の高いチップ抵抗器を製造することかできる。
In addition, since the mutual positional relationship of the substrate forming sheet, conductor paste, and resistor paste is determined before firing, no misalignment will occur between them regardless of the shrinkage rate of the substrate forming sheet. Therefore, a highly accurate and reliable chip resistor can be manufactured.

特に、従来法では、サイズの小さいチップ抵抗器はど不
良品の発生率が高かったが、本発明では、小サイズのチ
ップ抵抗器でも高い信頼性を得ることがで、その利点が
大きい。
In particular, in the conventional method, small-sized chip resistors had a high incidence of defective products, but the present invention has a great advantage in that even small-sized chip resistors can obtain high reliability.

また、従来法では、精度上の問題から、基板のサイズに
制約を受けた(上限5010111X501!1111
程度)が、本発明では、基板形成用シートのサイズを大
きくしても、得られるチップ抵抗器の精度、信頼性は低
下しないため、犬サイズの基板形成用シートから1回の
焼成でより多数のチップ抵抗器が得られ、よって生産性
の向上が図れる。
In addition, in the conventional method, the size of the substrate was limited due to accuracy problems (upper limit 5010111X501!1111
However, in the present invention, even if the size of the substrate forming sheet is increased, the accuracy and reliability of the resulting chip resistor will not decrease, so a larger number of chip resistors can be made from a dog-sized substrate forming sheet in one firing. A chip resistor can be obtained, and productivity can therefore be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図、第3図、第4図および第5図は、それ
ぞれ本発明のチップ抵抗器の製造方法の工程例を示す斜
視図である。 符号の説明 1・・・基板形成用シート、 10・・・基板、 2・・・導体ペースト、 20・・・導体、 3・・・抵抗体ペースト、 30・・・抵抗体、 4・・・分割用溝、 5・・・チップ抵抗器 特許出願人 ティーデイ−ケイ株式会社FIG、I FIG、2 FIG 3 ] FIG、5 と
FIG. 1, FIG. 2, FIG. 3, FIG. 4, and FIG. 5 are perspective views each showing a process example of the method for manufacturing a chip resistor of the present invention. Explanation of symbols 1... Board forming sheet, 10... Board, 2... Conductor paste, 20... Conductor, 3... Resistor paste, 30... Resistor, 4... Dividing groove, 5... Chip resistor patent applicant TDC Co., Ltd. FIG, I FIG, 2 FIG, 3] FIG, 5 and

Claims (3)

【特許請求の範囲】[Claims] (1)複数のチップ抵抗器を同時に製造するチップ抵抗
器の製造方法において、 未焼成の基板形成用シート上に少なくとも 導体ペーストおよび抵抗体ペーストを設けるとともに、
前記シートに分割用溝を形成し、次いで、これらを同時
焼成し、 その後、各チップ抵抗器に分割することを 特徴とするチップ抵抗器の製造方法。
(1) In a method for manufacturing a chip resistor that simultaneously manufactures a plurality of chip resistors, at least a conductor paste and a resistor paste are provided on an unfired substrate forming sheet, and
A method for manufacturing a chip resistor, comprising forming dividing grooves in the sheet, then co-firing the sheets, and then dividing the sheets into individual chip resistors.
(2)前記導体ペーストおよび抵抗体ペーストの形成は
、スクリーン印刷法により行う請求項1に記載のチップ
抵抗器の製造方法。
(2) The method for manufacturing a chip resistor according to claim 1, wherein the conductor paste and the resistor paste are formed by a screen printing method.
(3)前記同時焼成は、1000℃以下の温度で行う請
求項1または2に記載のチップ抵抗器の製造方法。
(3) The method for manufacturing a chip resistor according to claim 1 or 2, wherein the simultaneous firing is performed at a temperature of 1000° C. or lower.
JP63119587A 1988-05-17 1988-05-17 Manufacture of chip resistor Pending JPH01289222A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63119587A JPH01289222A (en) 1988-05-17 1988-05-17 Manufacture of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63119587A JPH01289222A (en) 1988-05-17 1988-05-17 Manufacture of chip resistor

Publications (1)

Publication Number Publication Date
JPH01289222A true JPH01289222A (en) 1989-11-21

Family

ID=14765061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63119587A Pending JPH01289222A (en) 1988-05-17 1988-05-17 Manufacture of chip resistor

Country Status (1)

Country Link
JP (1) JPH01289222A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
JP2014045104A (en) * 2012-08-28 2014-03-13 Panasonic Corp Manufacturing method of chip resistor
JP2017034289A (en) * 2016-11-15 2017-02-09 パナソニックIpマネジメント株式会社 Method of manufacturing chip resistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
JP2014045104A (en) * 2012-08-28 2014-03-13 Panasonic Corp Manufacturing method of chip resistor
JP2017034289A (en) * 2016-11-15 2017-02-09 パナソニックIpマネジメント株式会社 Method of manufacturing chip resistor

Similar Documents

Publication Publication Date Title
JPH05235497A (en) Copper conductive paste
JPH0654724B2 (en) Electric film resistor and manufacturing method thereof
JPH01289222A (en) Manufacture of chip resistor
JP3231370B2 (en) Manufacturing method of square chip resistor
JP3651925B2 (en) Manufacturing method of multilayer capacitor substrate
EP0398572A1 (en) Method of manufacturing a thick film resistor element
JPH04127401A (en) Manufacture of chip-shaped thermistor
JPH0521204A (en) Square-shaped chip resistor and manufacture thereof
JPH0834341B2 (en) Method of manufacturing circuit board with thick film resistor
JP3159440B2 (en) Square chip resistors
JPH02114601A (en) Manufacture of electronic component
JP2889293B2 (en) Sintered plate, manufacturing method and manufacturing apparatus
JPS62169301A (en) Temperature coefficient regulation of thick film resistance element
JPH03250701A (en) Manufacture of chip resistor
JP2718178B2 (en) Manufacturing method of square plate type thin film chip resistor
JPH07326506A (en) Production of chip resistor
JPS5936948A (en) Ceramic substrate
JPH03263301A (en) Rectangular type chip resistor and manufacture thereof
JP2718196B2 (en) Manufacturing method of square plate type thin film chip resistor
JPH08321405A (en) Electronic element and its production
JP2000021602A (en) Chip resistor
JP4795568B2 (en) Manufacturing method of chip-type resistor network
JPH05135901A (en) Rectangular chip resistor and manufacture thereof
JPH0273608A (en) Manufacture of chip resistor
JPH01168004A (en) Manufacture of resistance network element