JPH01283588A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 〔概要〕 表示メモリにおけるデータのビット構成が異なるディス
プレイ装置間でデータを転送した場合、簡易なハードウ
ェアでビット構成を変換して、処理時間を速くするディ
スプレイ装置に関し、処理時間の短縮とハードウェアの
簡易化を目的とし、 複数のプレーンで構成された表示メモリの各ブレーン上
の同一アドレスからビットを読出し、読出されたプレー
ンの数に対応する数のビットの組合わせで定まる階調で
色彩を変化させるディスプレイ装置において、色彩を指
定する複数のビットが表示メモリの同一のプレーンの連
続したアドレス領域に書込まれるビット構成のデータで
あることを認識してデータを表示メモリに書込む際のメ
モリ領域を指定する制御手段と、制御手段が指定した表
示メモリのメモリ領域から読出されたデータのビット構
成を、表示メモリの各プレーン上の同一アドレスから読
出されたビット構成と同一の構成に変換する変換手段と
、表示メモリから読出されたデータと、変換手段の変換
したデータとを切替えて送出する切替手段と、制御手段
が指定したメモリ領域を検出してメモリ領域からデータ
を読出す場合、切替手段に切替信号を送出する切替指示
手段とを設けて構成する。

〔産業上の利用分野〕

本発明は表示メモリ上に展開されたデータを表示画面上
に表示させる際に、該表示メモリ上におけるデータのビ
ット構成が異なるディスプレイ装置間でデータを転送し
た場合、簡易なハードウェアによりビット構成を変換し
、処理時間を速くすることを可能としたディスプレイ装
置に関する。

近年、例えば、ローカル・エリア・ネットワーク（ＬＡ
Ｎ）上に複数のディスプレイ装置を接続し、相互にデー
タを転送して表示させ、夫々のディスプレイ装置におい
てデータの処理を行うことが盛んとなってきた。

ところで、カラーディスプレイ装置においては、表示部
に例えば陰極線管（ＣＲＴ）を使用し、表示メモリに展
開したデータをラスク走査して読出した複数ビットの組
合わせによるアドレスで、ルックアップテーブルを索引
し、該複数ビットに対応する階調でＣＲＴに表示されて
いるデータの色彩を変化させているが、この色彩を指定
するビットを表示メモリに展開する方法が異なるものが
ある。

即ち、表示メモリを複数のプレーンで構成し、各プレー
ンの同一アドレス上から読出されたプレーンの数と同数
のビットの組合わせによるアドレスでルックアップテー
ブルを索引するものと、一つのブレーン上の連続したア
ドレス領域から読出された複数のビットの組合わせによ
るアドレスでルックアップテーブルを索引するものがあ
る。

このように表示メモリ上におけるデータのビット構成が
異なるカラーディスプレイ装置が、同一のＬＡＮ上に接
続されることが多くなって来た。

この場合、プログラムでデータのビット構成の相違を変
換するか、ハードウェアで変換しているが、多くの処理
時間を必要としたり、複雑なハードウェアを必要としな
いことが望ましい。

〔従来の技術〕

第４図は従来の技術を説明するブロック図である。

１〜４は表示メモリを構成するプレーンであり、本例で
は４枚のプレーンで表示メモリが構成される場合を示す
、この表示メモリを例えば、矢印Ｘ方向にラスク走査し
てデータを読出す場合、一般に１バイト単位か１ワ一ド
単位で読出されており、プレーン１の■で示すビットと
、プレーン２の■で示すビットと、プレーン３の■で示
すビットと、プレーン４の０で示すビットが同時に読出
され、この４ビツトの組合わせに対応する１６階調の色
彩で表示画面６上の一つの画素（１）の色彩が決定され
る。

そして、プレーン１のビット■と、プレーン２のビット
＠と、プレーン３のビットＯと、プレーン４のビット■
が同時に読出され、表示画面６の画素（１）に隣接する
画素（２）の色彩が決定される。

又、表示メモリに対するデータの書込みは、１バイト単
位又は１ワ一ド単位に行われ、プレーン１に対して１ワ
一ド単位でデータが書込まれるとすると、例えば、Ｘ方
向に１６ビツト連続するデータが一度に書込まれる。プ
レーン２〜４に対しても同様である。又、各プレーンに
同時に書込むものもある。

このような画素を各プレーンとして持ったビット構成は
ブレーン形式と呼ばれている。

又、５は表示メモリであり、１６階調で画素の色彩を決
定するものとすると、ラスク走査する矢印Ｘ方向に４ビ
ツト毎に色彩を指示するビア）が書込まれる。即ち、ビ
ット［相］■０＠で表示画面６上の一つの画素（１）の
色彩を決定し、ビットＯｏ■■で表示画面６の画素（１
）に隣接する画素（２）の色彩が決定される。

又、画素がバイト又はワード構成となっているため、表
示メモリ５に対するデータの書込みは、１バイト単位又
は１ワ一ド単位に行われ、例えば、ｌワード単位でデー
タが書込まれるとすると、Ｘ方向に１６ビツト連続する
データが一度に書込まれる。

このような表示メモリにおけるデータのビット構成はバ
クトビクセル形式と呼ばれている。

第５図は複数のディスプレイ装置の接続例を示すブロッ
ク図である。

ディスプレイ装置７．８．９はＬＡＮｌ０を介して相互
にデータを転送する。この場合、ディスプレイ装置７，
８がプレーン形式の表示メモリを使用しており、ディス
プレイ装置９がバクトピクセル形弐の表示メモリを使用
しているものとすると、ディスプレイ装置７と８の間の
データ転送は支障無く実行されるが、ディスプレイ装置
９はディスプレイ装置７及び８から受信するデータを、
そのまま表示メモリに書込むことが出来ない。

これは、前記の如く、表示メモリ上のビット構成がプレ
ーン形式とバクトビクセル形式で異なり、表示メモリを
ラスク走査してデータを読出す際の、色彩を決定するビ
ットの読出される状態が同一では無いからである。

又、上記同様の理由から、ディスプレイ装置７及び８は
、ディスプレイ装置９が送出したデータを、そのまま表
示メモリに書込むことが出来ない。

このため、ディスプレイ装置７〜９において、ビット構
成の異なるデータを表示メモリに書込む際に、プログラ
ムによりビット構成を変換するか、ハードウェアにより
変換している。

〔発明が解決しようとする課題〕

上記の如く、従来はプログラムかハードウェアでビット
構成を変換してから表示メモリに書込んでいるが、プロ
グラムでビット構成を変換する場合は、処理時間が長く
変換に要する時間がかかり過ぎるという問題があり、ハ
ードウェアで変換するにはハードウェア量が多く高価と
なるという問題がある。

本発明はこのような問題点に鑑み、プレーン形式の表示
メモリにバクトビクセル形式のデータを書込む際に、表
示メモリ上に領域を設定して、転送されたバタトビクセ
ル形弐のデータのビット構成を変換せずに、前記設定し
た領域に書込み、表示のためラスク走査して読出す際に
ビット構成を変換することで、簡易なハードウェア構成
とし、処理時間の短縮とハードウェアの簡易化を実現す
ることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図で、第２図は第１図の
動作を説明する図である。

制御手段１１ばインタフェース回路１２を経て他のディ
スプレイ装置から転送されるデータをＲＡＭ１３に一旦
格納し、表示制御部１４の描画プロセッサ１６に指示し
て表示メモリ１８に書込ませる。この時制御手段１１は
転送されたデータがブレーン形式のデータか、バクトピ
クセル形式のデータかを調べ、プレーン形式のデータで
あれば、表示メモリ１８の第２図に示す各プレーン１〜
４に例えば１ワード毎にデータを書込ませる。

即ち、プレーン１には＠１ｔｏＯ＠ｌ−ニ示す如く、１
ワ一ド単位にデータを書込み、続いてプレーン２には■
＠Ｏｏ−・に示す如く、１ワ一ド単位に書込み、続いて
プレーン３には００◎［相］−の如く書込み、プレーン
４には■■０Ｏ・・−・の如く書込む。

転送されたデータがバタトビクセル形式のデータであれ
ば、データ量に対応して、表示メモリ１８の各プレーン
１〜４上の同一アドレスによって区分される領域を夫々
設定し、こめ設定した領域内にバタトピクセル形式のデ
ータを例えば１ワード毎に書込ませる。

即ち、プレーン１のアドレスＸ、、Ｙ、及びＸ２゜Ｙ２
で示す範囲の領域１８１と、プレーン２のアドレスＸ、
、Ｙ、及びＸｚ、Ｙｚで示す範囲の領域１８２と、プレ
ーン３のアドレスＸ、、Ｙ、及びＸＺ。

Ｙ２で示す範囲の領域１８３と、プレーン４のアドレス
Ｘ　ｒ、　Ｙ　Ｉ及びＸ　ｚ、　Ｙ　ｚで示す範囲の領
域１８４において、領域１８１には［相］■■０・−・
に示す如く、領域１８２には■ｏｏｏ−に示す如く、領
域１８３には０ｏｏｏ−に示す如く、領域１８４には［
相］＠１）−に示す如く１ワ一ド単位に順次データを書
込む。

制御手段１１はバクトビクセル形式のデータを表示メモ
リ１８に書込ませると同時に、切替指示手段１７に対し
、表示メモリ１８に設けた領域のアドレスＸ＋、Ｙｒ　
とＸ　２＋　Ｙ　ｔを通知する。

切替指示手段１７は表示メモリ１８をラスク走査してデ
ータを読出すと共に、このラスク走査に同期して表示部
１５の表示画面上を電子ビームで走査させる。表示メモ
リ１８から読出されたデータは、切替手段２０を経てル
ックアンプテーブル２０）に送出され、プレーン１〜４
の同一アドレスから読出された［相］■■■の４ビツト
の組合わせによるアドレスで赤、緑、青の三原色の輝度
レベルを指定するデータが読出される。そして、Ｄ／Ａ
変換回路２２でこの輝度レベルを指定するディジタル値
が、アナログ値に変換されて表示部１５に送出され、表
示部１５の一つの画素の色彩を指定する。

又、■＠［相］■の４ビツトの組合わせによるアドレス
でルックアップテーブル２１から読出された輝度レベル
は、前記同様にして表示部１５の前記画素に隣接する画
素の色彩を指定する。０＠００の４ビツトの組合わせ及
び［相］■ＯＯの４ビツトの組合わせについても同様で
ある。

切替指示手段１７は表示メモリ１８をラスク走査するア
ドレスと、制御手段１１が通知したアドレスＸ　Ｉ＋　
Ｙ　ｒ　とＸ、、Ｙ、とを比較しており、ラスク走査ア
ドレスがアドレスＸ＋、Ｙ＋　　と一致すると、切替手
段２０を切替える信号を送出し、変換手段１９の出力を
ルックアンプテーブル２０）に送出させる。

変換手段１９は切替指示手段１７の指示により、表示メ
モリ１８の同一アドレス上から読出される領域１８１〜
１８４ノ＠ｌ＠ｌ＠ｌ＠（７）４ヒフ　トを保留し、続
いて読出される領域１８１〜１８４の■０＠［相］の４
ビットも保留し、続いて読出される領域１８１〜１８４
の０００ｏの４ビツトも保留し、続いて読出される領域
１８１〜１８４の０００［相］を受領すると、＠ｌＯ■
■の４ビツトを組合わせ、切替手段２０を経てルックア
ップテーブル２０）に送出し、続いて■＠００の４ビツ
トを組合わせ、続いて００ｏ■の４ビツトを組合わせ、
続いて［相］■［相］［相］の４ビツトを組合わせて前
記同様ルックアップテーブル２０）に送出する。

このような動作を切替指示手段１７はアドレスｘｚ、ｙ
ｚを検出するまで実行させ、アドレスＸ２゜Ｙ２を検出
すると、切替手段２０を切替えて、表示メモリ１８から
読出されたデータをルックアップテーブル２０）に送出
する。

〔作用〕

上記の如く構成することにより、切替指示手段１７は制
御手段１１が表示メモリ１８に設けたバクトピクセル形
式のデータが書込まれた領域を検出し、このバクトビク
セル形式のデータを読出して表示させる場合、変換手段
１９がビット構成をプレーン形式のデータのビット構成
と同様に変換したものを、切替手段２０によりルックア
ップテーブル２０）に送出させるため、プレーン形式の
データを表示するディスプレイ装置において、バクトピ
クセル形式のデータの転送を受信して表示させることが
可能となり、簡易なハードウェアでビット構成を変換す
ると共に、処理時間を短縮することが出来る。

〔実施例〕

第３図は本発明の一実施例を示す回路のブロック図であ
る。

第３図は第１図の表示制御部１４の詳細ブロック図であ
る。第１図で説明した如く、プロセッサの如き制御手段
１１はインタフェース回路１２を経て他のディスプレイ
装置から転送されるデータをＲＡＭ１３に一旦格納し、
表示制御部１４の描画プロセッサ１６に指示して表示メ
モリ１８に書込ませる。この時制御手段１１は転送され
たデータがプレーン形式のデータか、バクトビクセル形
式のデータかを調べ、ブレーン形式のデータであれば、
表示メモリ１８の各プレーン１〜４に第２図で説明した
如く、例えば１ワード毎にデータを書込ませる。

又、転送されたデータがバタトビクセル形式のデータで
あれば、データ量に対応して、表示メモリ１８の各プレ
ーン１〜４上の同一アドレスによって区分される領域１
８１〜１８４を夫々設定し、この設定した領域内にバク
トピクセル形式のデータを例えば１ワード毎に書込ませ
る。

制御手段１１はバクトピクセル形式のデータを表示メモ
リ１８に書込ませると同時に、ＣＲＴ制御回路２３に対
し、表示メモリ１８に設けた領域１８１〜１８４の先頭
アドレスＸ、、Ｙ、と最終子ドレスＸｔ、Ｙｌを通知す
る。

ＣＲＴ制御回路２３は各プレーン１〜４をラスク走査し
てデータを読出し、プレーン１から読出されたデータを
レジスタ２７に、プレーン２から読出されたデータをレ
ジスタ２６に、プレーン３から読出されたデータをレジ
スタ２５に、プレーン４から読出されたデータをレジス
タ２４に夫々送出させる。

従って、レジスタ２７にはプレーン１がラスク走査され
るに従い、順次第２図に示すプレーン１のビット［相］
に続いてビット０◎［相］が格納され、レジスタ２６に
はプレーン２がラスク走査されるに従い、順次第２図に
示すプレーン２のビット■に続いてビット＠Ｏｏが格納
され、レジスタ２５にはプレーン３がラスク走査される
に従い、順次第２図に示すプレーン３のビット■に続い
てビットｏＯｏが格納され、レジスタ２４にはプレーン
４がラスク走査されるに従い、順次第２図に示すプレー
ン４のビット■に続いてビット００Ｏが格納される。

ＣＲＴ制御回路２３はマルチプレクサ３２を制ｊ１１シ
て、レジスタ２４〜２７の出力をシフトレジスタ３３〜
３６に夫々送出させる。

シフトレジスタ３６はレジスタ２７が送出するビット＠
ｌＯＯ＠ｌを直列にして順次ルックアップテーブル２０
）に送出し、シフトレジスタ３５はレジスタ２６が送出
するビット００［相］■を直列にして順次ルックアップ
テーブル２０）に送出し、シフトレジスタ３４はレジス
タ２５が送出するビット００００を直列にして順次ルッ
クアップテーブル２０）に送出し、シフトレジスタ３３
はレジスタ２４が送出するビット■０■［相］を直列に
して順次ルックアップテーブル２０）に送出する。

従って、ルックアップテーブル２０）にはビット［相］
■■０の組合わせによるアドレスが入力し、赤、緑、青
の三原色の輝度レベルを指定するデータが読出され、第
１図に示すＤ／Ａ変換回路２２に送出される。そして、
続くビット００ｏＯの組合わせによるアドレスで、三原
色の輝度レベルを指定するデータが読出され、以後ビッ
トＯＯ◎０の組合わせによるアドレスが、次にビットｏ
ｏｏｏの組合わせによるアドレスが読出され、ルックア
ップテーブル２０）に入力する。

ＣＲＴ制御回路２３はプレーン１〜４をラスク走査する
アドレスと、制御手段１１が通知したアドレスｘ、、ｙ
、とＸ　ｚ、　Ｙ　ｚとを比較しており、ラスク走査ア
ドレスがアドレスＸ、、Ｙ、　　と一致すると、マルチ
プレクサ３２を切替える信号を送出し、レジスタ２８〜
３１の出力をシフトレジスタ３３〜３６に送出させる。

レジスタ３１は図示省略した制御線によりＣＲＴ＄ｌＪ
御回路２３からイネーブルとされ、ラスク走査により第
２図に示すプレーン１の領域１８１に書込まれたビット
［相］と、プレーン２の領域１８２に書込まれたビット
■と、プレーン３の領域１８３に書込まれたビットＯと
、プレーン４の領域１８４に書込まれたビット［相］と
が同時に読出されて格納される。

又、レジスタ３０はプレーン１〜４がラスク走査される
に従い、ＣＲＴ制御回路２３によりイネーブルとされ、
プレーン１の領域１８１に書込まれたビット０と、プレ
ーン２の領域１８２に書込まれたビット０と、プレーン
３の領域１８３に書込まれたビット■と、プレーン４の
領域】８４に書込まれたビット０とが同時に読出されて
格納される。

続いて、レジスタ２９はプレーン１〜４がラスク走査さ
れるに従い、ＣＲＴ制御回路２３によりイネーブルとさ
れ、プレーン１０領域１８１に書込まれたビット■と、
プレーン２の領域１８２に書込まれたビット０と、プレ
ーン３の領域１８３に書込まれたビット０と、プレーン
４の領域１８４に書込まれたビット［相］とが同時に読
出されて格納される。

同様に続いて、レジスタ２８はプレーン１〜４がラスク
走査されるに従い、ＣＲＴ制御回路２３によりイネーブ
ルとされ、プレーン１の領域１８１に書込まれたビット
［相］と、プレーン２の領域１８２に書込まれたビット
■と、プレーン３の領域１８３に書込まれたビット０と
、プレーン４の領域１８４に書込まれたビット［相］と
が同時に読出されて格納される。

レジスタ２８〜３１の出力はマルチプレクサ３２を経て
シフトレジスタ３３〜３６に夫々送出される。従って、
レジスタ３１から送出されるビット＠ｌＯ＠ｌθはシフ
トレジスタ３６に送出され、レジスタ３０から送出され
るビット０００■はシフトレジスタ３５に送出され、レ
ジスタ２９から送出されるビット■００Ｏはシフトレジ
スタ３４に送出され、レジスタ２８から送出されるビッ
ト■■０Ｏはシフトレジスタ３３に送出される。

以後の動作は前記と同様であり省略する。

本実施例はプレーン１〜４にバクトビクセル形式のデー
タを書込む領域１８１〜１８４を設けて説明したが、プ
レーン１〜４総てをバクトビクセル形式の領域としても
良いことは勿論である。

〔発明の効果〕

以上説明した如く、本発明はブレーン形式の表示メモリ
を使用するディスプレイ装置において、バクトピクセル
形式の表示メモリを使用するディスプレイ装置からのデ
ータ転送を受領し、簡易なハードウェア構成によりビッ
ト構成を変換して表示させることが可能となるため、処
理時間が短く、且つ経済的なディスプレイ装置を提供す
ることが出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は第１図の動作を説明する図、 第３図は本発明の一実施例を示す回路のブロック図、 第４図は従来の技術を説明する図、 第５図は複数のディスプレイ装置の接続例を示すブロッ
ク図である。 図において、 １〜４はプレーン、　５，１８は表示メモリ、６は表示
画面、　　　７〜９はディスプレイ装置、１０はＬＡＮ
　　　　　　１１は制御手段、１２はインタフェース回
路、 ｌ３はＲＡＭ、　　　　１４は表示制御部、１５は表示
部、　　　　１６は描画プロセッサ、１７は切替指示手
段、　１９は変換手段、２０は切替手段、　　　２１は
ルックアップテーブル、２２はＤ／Ａ変換回路、２３は
ＣＲＴ制御回路、２４〜３１はレジスタ、　３２はマル
チプレクサ、３３〜・３６はシフトレジスタ、 １８１〜１８４は領域である。

Claims (1)

1. 【特許請求の範囲】 複数のプレーンで構成された表示メモリ（１８）を使用
   し、該表示メモリ（１８）に対するデータの書込みを行
   う場合には、該表示メモリ（１８）の同一プレーン上の
   連続したアドレスで複数ビット単位に実行し、該表示メ
   モリ（１８）のデータを表示する場合には、該表示メモ
   リ（１８）の各プレーン上の同一アドレスからビットを
   読出し、該読出されたプレーンの数に対応する数のビッ
   トの組合わせで定まる階調で色彩を変化させるディスプ
   レイ装置において、 該色彩を指定する複数のビットが該表示メモリ（１８）
   の同一のプレーンの連続したアドレス領域に書込まれる
   ビット構成のデータであることを認識して該データを該
   表示メモリ（１８）に書込む際のメモリ領域を指定する
   制御手段（１１）と、 該制御手段（１１）が指定した表示メモリ（１８）のメ
   モリ領域から読出されたデータのビット構成を、該表示
   メモリ（１８）の各プレーン上の同一アドレスから読出
   されたビット構成と同一の構成に変換する変換手段（１
   ９）と、 該表示メモリ（１８）から読出されたデータと、該変換
   手段（１９）の変換したデータとを切替えて送出する切
   替手段（２０）と、 前記制御手段（１１）が指定したメモリ領域を検出して
   該メモリ領域からデータを読出す場合、該切替手段（２
   ０）に切替信号を送出する切替指示手段（１７）とを設
   け、 前記色彩を指定する複数のビットが該表示メモリ（１８
   ）の同一のプレーンの連続したアドレス領域に書込まれ
   るビット構成のデータとして転送されてきた場合、該デ
   ータを表示すべき領域を検出して、該表示すべき領域に
   対応する前記表示メモリ（１８）上のメモリ領域を指定
   して書込ませ、該メモリ領域のデータを読出す時は、前
   記変換手段（１９）が変換したビット構成のデータを用
   いて色彩を変化させることを特徴とするディスプレイ装
   置。