JPH01278063A - メモリセルおよびその動作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体メモリのメモリセルに用いる材料に関
するものである。特に、本発明はグイナミ・ンク・ラン
ダム・アクセス・メモリ（ＤＲＡＭ）のメモリセル中の
誘電体として用いる材料に関するものである。

ＤＲＡＭメモリセルは過去１５年以上に亘って一般に１
トランジスター１キヤパシタ型のものである。

基本的には、しばしばアクセストランジスタと称するト
ランジスタのソース−ドレイン通路を経てビットライン
に選択的に結合されているメモリセルキャパシタに電荷
が蓄積される。アクセストランジスタのゲート電極はワ
ードラインに結合されている。トランジスタがターン・
オンすると、キャパシタに蓄積された電荷がソース−ド
レイン通路を経てビットラインに結合され、一般に他の
ある基準、代表的には擬憤のメモリセルと比較され、キ
ャパシタ内に蓄積された電荷によって表わされるメモリ
セルの状態が決定されている。例えば、米国特許第４，
３６３，１１１号明細書に、検出増幅器と一緒にＤＲＡ
Ｍセルのアレイに用いられるメモリセルおよび擬似セル
の構成が開示されている。

代表的に、各世代のＤＲＡＭのメモリ記憶容量が４倍ず
つ増大せしめられている。すなわち、早期のＤＲＡＭは
４にビットの記憶容量を有し、以下１６にビットのＤＲ
ＡＭ、６４にビットのＤＲＡＭ、２５６にビットのＤＲ
ＡＭ、１ＭビットのＤＲＡＭが得られている。このよう
に新規な世代の記憶容量が増大せしめられている為に、
チップの全面積を調整するために個々のメモリセルの面
積を縮小せしめる傾向にある。このようにすると、セル
中のキャパシタの容量を減少せしめてしまう。メモリセ
ルを縮小せしめるというこの傾向に直面して、データを
表わす電荷を蓄積するのに充分な容量を保つことが重要
となってきた。現在、極めて大型のＤＲＡＭでは、小さ
な面積のメモリセルにおけるキャパシタ面積を増大せし
めるために溝（ｔｒｅｎｃｈ）構造を用いている。しか
しこの技術に対する製造処理は極めて複雑である。これ
らの溝構造はキャパシタプレート（電極板）の面積を増
大せしめるために三次元を用いており、深さ３ミクロン
、幅１ミクロン程度にすることができる。また二酸化珪
素誘電体が設けられ、上側のキャパシタプレートとして
多結晶層が設けられている。

二酸化珪素の誘電定数は約４であり、可成り低い、　Ｄ
ＲＡＭメモリセルにおける容量（キャパシタンス）を高
める１つの方法は、誘電体として異なる材料、すなわち
二酸化珪素よりも高い誘電定数を有する材料を用いるこ
とである。容量は面積と誘電定数とに直接関連する為、
誘電定数を高くすることにより所定の面積に対する容量
を高めることになる。

本発明の目的は、二酸化珪素とは異なるる誘電体を設け
ることによりＤＲＡＭメモリセルの動作を改善すること
にある。

本発明ではＤＲＡＭメモリセルキャパシタに誘電体とし
て強誘電体を用いる。強誘電体材料に固有の緩和（弛緩
）特性を用い、キャパシタプレートに電圧を印加した際
に生じる電界の方向と整列されない領域を用いることに
よりこの緩和特性を強調させる。この構成を通常のリフ
レッシュ動作と組合ねることにより、キャパシタに生ぜ
しめられる電荷の量を可成り増大せしめる。

強誘電材料の緩和特性を用い、前述した領域を選択する
ことにより、キャパシタに生じる電荷の量が著しく増大
し、実際に誘電定数が表わす量を越える。要するに、誘
電体として強誘電材料を用い、この強誘電材料をその緩
和特性が促進されるように調整することにより、強誘電
材料内の双極子が外部電圧（例えば書込みパルス）の供
給中整列せしめられ、次に電圧を除去した際に緩和作用
ヲ受け、次に読出しパルスを（リフレッシュ中のように
）供給する度に再配向されるようにしうる。

従って、メモリセルは単位面積当り、上述したようにし
ない場合に期待されるよりも多くの電荷をビットライン
から引込むことができる。この電荷がキャパシタプレー
トに存在するようになる。

以下図面につき説明する。

第１図に示す通常のダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ　）はｐ型珪素基板１２に構成しう
る。この基板にはトランジスタおよびキャパシタが形成
されている。特に、ｎ＋型の第１および第２拡散領域１
４および１６が形成されており、電界効果トランジスタ
のソースおよびドレイン領域として作用する。拡散領域
１４よりも浅く、この拡散領域と交わる　ｎ−型の拡散
領域１８は一方のキャパシタプレート（電極板）を構成
する。基板１２の上側面上には二酸化珪素のような誘電
体２０を形成し、その上に他方のキャパシタプレートと
してドーピングされた多結晶珪素層２２ａを形成しうる
。基板１２の上方に示す他の多結晶珪素層２２ｂはトラ
ンジスタのゲート電極を構成し、ソース領域１４および
ドレイン領域１６間に位置するゲート酸化物により基板
１２の上側面から分離されている。多結晶珪素層２２ａ
、　２２ｂには二酸化珪素層２４が被覆されており、こ
の二酸化珪素層２４には、金属素子２８、特にアルミニ
ウムを拡散領域１６に接触せしめるための孔２６があけ
られている。前述したようなりＲＡＭセルのアレイでは
、金属素子２８がビットラインを表わし、多結珪素層２
２ｂがワードラインを表わす。

導電性部材２２ａ（多結晶珪素層）および１８（拡散領
域）間の誘電体２０は二酸化珪素であり、この二酸化珪
素は前述したように約４の誘電定数を有する。

第２図は本発明によって構成したＤＲＡＭセルを示す。

この第２図ではＭＯＳ技術を用いているも、本発明はＭ
ＯＳ技術に型室されず、例えば砒化ガリウムにも拡張し
うることを理解すべきである。このＤＲＡＭセルは珪素
その他の基板材料のｐ型基板３０を有し、この基板はｎ
＋拡散領域３２および３４より成るソースおよびドレイ
ン領域を有している。例えば二酸化珪素より成る誘電体
絶縁領域３６には孔３８があけられ、導電部材４０を拡
散領域３２に接触せしめうる。この導電部材４０は一方
のキャパシタプレートであり、各メモリセルに対して設
けられるものである。導電部材４０上には強誘電材料４
２が設けられており、この強誘電材料４２上には他方の
キャパシタプレートを構成する他の導電部材４４が設け
られている。導電部材４４は半導体メモリアレイ中の１
つの行或いは列に沿って延在する共通プレートラインと
することができる。導電部材４０および４４は金或いは
好ましくはプラチナ或いは他の導電部材のような金属を
以って構成しうる。

例えばドーピングされた多結晶珪素より成るゲート電極
４６は誘電体絶縁領域３６内で一般に拡散領域３２およ
び３４間に設けられるも、このゲート電極は通常のよう
にゲート酸化物により基板３０の上側面から分離されて
いる。誘電体絶縁領域３６にあけた他の孔４８は例えば
、アルミニウムより成る他の導電部材５０を拡散領域３
４に接触させる。この導電部材５０は一行或いは一列の
ＤＲＡＭセルに共通とすることができ、メモリアレイ中
の１つのビットラインとして作用する。

第１および第２図は双方共、１つのキャパシタおよび１
つのトランジスタを有するメモリセルを断面で示してい
る。第１図の場合には、キャパシタプレー）　２２ａお
よび１８の誘電体が二酸化珪素であるも、第２図ではキ
ャパシタプレート４０および４４間の誘電体は強誘電材
料４２である。本発明で第１図の構造よりも第２図の構
造の方が好ましいとしている主な理由は、第１図の誘電
体２０と珪素電極２２ａおよび１８との間の界面におけ
る問題を第２図の構成では無くすることができるという
ことである。第２図では、強誘電材料４２がキャパシタ
プレート４０および４４に対し界面を形成するも、これ
らキャパシタプレートのいずれも好適例では珪素を以っ
て構成していないこと明らかである。しかし、界面問題
が解決されるならば、第２図に示す構成以外の構成、例
えば、誘電体２０を強誘電材料と仮定した第１図に示す
ような構成を用いることができる。

強誘電材料の誘電定数は一般に１０〜３０．０００の範
囲にある。理想的な強誘電材料は、印加電圧を分極に対
しプロットすると方形のヒステリシスを有する。一般に
誘電定数はこのヒステリシスの特性曲線の上側のライン
の勾配に比例する。本発明では単に誘電定数を高くする
ことを目的としているのではなく、単位面積当りで可成
り追加の電荷をキャパシタに生せしめることを目的とす
るものである。本発明によれば、この目的を達成するた
めに、強誘電材料の緩和特性を用いている。

通常、スイッチング後の強誘電材料中の双極子の緩和に
より、強誘電状態に応じてデータを表わしているメモリ
に重大な問題を生ゼしめる。強誘電材料が所定の状態に
され、次に強誘電材料の両端間に適切な電圧の短いスイ
ッチングパルスを印加することにより反対の状態に切換
えた場合に、双極子の多くが緩和によりもとの状態に戻
る傾向にある。これが最終的にデータの破壊につながる
おそれがある。米国特許出願第１８４９９６号明細書に
は、データを保持する強誘電メモリに関して緩和問題を
解決する方法が開示されている。しかし本発明では緩和
を無くすのではなく促進させるものである。従って、本
発明は強誘電材料を驚くべきものに適用することにより
この強誘電材料の不所望な特性を利点としてとらえてい
るものである。

好適例ではキャパシタの一方のプレート（電極板）を大
地のような固定電位に保持する。キャパシタプレート４
４が大地電位に保持されているものとすると、所定の供
給電位に対しヒステリシスループの一方の側のみが用い
られる。プレート４４を接地するのが比較的便利である
。その理由は、このプレート４４はアレイ中の多数のＤ
ＲＡＭセルに共通であり、一方、プレート４０は各セル
にとって独自のものである為である。第３図の実線ルー
プは本発明に用いうる種類の強誘電材料に対するヒステ
リシスループを示す。この第３図を参照するに、縦軸は
電荷Ｑを表わし、横軸は電圧■を表わす。

これらの座標軸には２つのヒステリシス曲線が示してあ
り、また一方のキャパシタプレートが接地されている為
、縦軸の正の側にある曲線部分のみが使用される。

理想的な強誘電材料では、電圧を印加した際に、強誘電
材料を誘電体として用いたキャパシタに生じる電荷は強
誘電材料の誘電定数を表わすライン６０の勾配に応じて
決定される。点６２は印加電圧が零の際のヒステリシス
曲線の一方の安定分極状態を表わし、点６４は印加電圧
が零の際の他方の安定分極状態を表わす。これらの点は
誘電体の強誘電特性をメモリセルの状態の決定に用いた
場合にメモリセルによって記憶しうる論理状態を表わす
。

しかし、本発明はメモリセルに記憶されるデータを安定
な強誘電状態に応じて決定するものではない。本発明は
キャパシタプレートに蓄積される電荷を用いるものであ
る。

いずれにしても、キャパシタプレートにまたがって電圧
が印加され、これにより電荷が蓄積される。電圧が除去
されると直ちに、１トランジスタ・１キヤパシタ型のす
べてのＤＲＡＭセルにおけるように電荷が消失し始める
。従って、他のＤＲＡＭのように、メモリセルは周期的
にリフレッシュされる。

すなわち、データがセルから読出されると、次にこのセ
ルにデータを再書込みしうる。

スイッチング電圧を印加し、次にこのスイッチング電圧
を除去した後に緩和作用を除去するのではなく促進する
ように強誘電材料を用いることにより、セルが（代表的
に４ミリ秒毎に）リフレッシュされると、緩和作用を受
けた双極子は第３図における点６６に対応する電圧に矛
盾しないように再配向される。第３図における破線曲線
６８は可成り大きな緩和特性を有する強誘電材料に対す
るヒステリシスループを示す。リフレッシュ中に双極子
が再配向される結果、誘電定数に印加電圧を乗じた値に
より表わされる電荷量よりも可成り多くの電荷がキャパ
シタプレートに生じる。例えば、ビットライン５０が２
．５ボルトに予備帯電され、次に、ゲート電極４６に電
圧を印加することによりキャパシタに結合される場合に
は、メモリセルにおける電圧は最後の書込み動作の時点
から零ボルトか或いは５ボルトとなる（ただし減衰がな
いものとする）。これらの電圧は均圧化する傾向にある
。

セルキャパシタにおける５ボルトをビットラインにおけ
る２、５ボルトと均圧化するために、強誘電材料中の多
数の双極子が緩和作用を受け、電荷が移送される。一方
、セルにおける電圧が零ボルトである場合も双極子が緩
和によりもとの状態に切換わる為に電荷が移送される。

ビットラインにおける２、５ボルトはセルキャパシタに
おける零ボルトと均圧化される傾向にあり、強誘電材料
中の双極子が切換ねる際に電荷がビットラインから引出
される。各双極子が動く　（フリッピングする）と、あ
る単位の電荷が移送される。この双極子の動きおよびそ
の後の反転は単一極性のパルスがキャパシタプレートに
印加される場合でも生じる。ビットラインを接地し、零
ボルトを（ターン・オンした）アクセストランジスタを
経てキャパシタに伝達することにより論理値“０”がメ
モリセルに書込まれることが分かるであろう。論理値“
１゛は５ボルトのような供給電圧がメモリセルに伝達さ
れると書込まれる。

代表的に、強誘電材料が同じ方向（すなわち同じ極性）
で書込まれる、すなわちパルスが与えられる回数が多く
なればなる程、各反復後の緩和作用は少くなる。その理
由は、前記の米国特許第１８４９９６号明細書に説明さ
れているように補償電荷が最終的に移動し、従って緩和
作用が生じなくなる為である。従って、上述したように
して用いられた通常の強誘電材料の場合に生じるこの逐
次の劣化を無くすために、強誘電双極子領域を考慮する
。

これらの強誘電双極子領域は双極子のすべて或いはほぼ
すべてが同一方向にある領域である。ある強誘電材料で
は、緩和作用による向きは（キャパシタプレートに外部
から電圧を印加した際にこれらキャパシタプレート間に
生じる電界と整列された）以前の配向から１８０°とな
る。しかし、他の強誘電材料では、緩和作用による向き
は１８０°ではなく、実際に緩和作用による向が９０°
となるある強誘電材料がある。このような材料では、例
えば＋５ボルトの信号を供給すると、双極子がすべて一
方向に整列される。この信号を除去すると、この＋５ボ
ルトが０ボルトに向けて減少し始め、双極子は緩和作用
によりある中間位置を向く。−５ボルトの信号を供給す
る場合には、双極子は＋５ボルトの際に有するであろう
配向から１８０°の位置に整列される。この場合も信号
を除去し０ボルトに減少せしめると、双極子は緩和作用
により中間点に向く傾向にある。

このことは材料の物理的構造、すなわち材料内部の分子
配向から得られるものであり、処理中材料に与えられる
歪みによるものである。概念的には、例えばキャパシタ
プレート電界に対し９０°の領域を有する強誘電材料を
用いることにより、双極子は電圧をキャパシタプレート
から除去した後緩和作用により最小歪みの位置に向く。

この場合、二酸化珪素の場合のように緩和作用が生じな
い場合に必要とするよりも多くの電荷がビットラインか
ら取出され、キャパシタプレートに与えられる。

従って、単位面積当り多くの電荷が移送される。

ある強誘電材料は“長軸”および“短軸°゛がある分子
構造を有している。長袖はしばしば“極軸（ｐｏｌａｒ
　ｏｘｉｓ）”と称されている。極軸がキャパシタプレ
ート間の強誘電膜の平面内にあるようにすることにより
、これらキャパシタプレートに電圧を印加すると極軸は
得られる電界の方向に整列され、通常キャパシタプレー
トの平面に対し垂直となる。

本発明の好適例によれば、（電圧を印加しない際の）強
誘電材料の極軸が、電圧をキャパシタプレートに印加し
た際に得られる電界の方向と整列されないようにする。

好ましくは、極軸を電界から９０°の向きに配向させる
。電界が与えられると、極軸が歪み位置に移動し、電界
が除去されると、分子は歪みが少なくより安定な位置に
戻るように移動する。キャパシタプレート間の強誘電材
料に対しては多結晶或いはセラミック構造を用いるのが
好ましい。多結晶構造はＰＺＴ　　（チタン酸ジルコニ
ウム鉛）と称されている強誘電材料に優勢的に存在する
。この材料は例えば化合物Ｐｂ（Ｔｉ＋　Ｚｒ）０３に
おけるチタニウム対シルコウムの比率を５２部対４８部
としたものを用いている。ＰＺＴは通常スパッタリング
或いは蒸着により多結晶の形態で生ぜしめられる為、当
業者は困難なく好適な強誘電材料を得ることができるで
あろう。更に、１９７１年にアカデミツク・プレス社に
より発行された本“°ノン・メタリック・ソリッズ（Ｎ
ｏｎ−Ｍｅｔａｌｌｉｃ　５ｏｌｉｄｓ）　”、特にそ
の第３巻の第７６〜７９頁および第１５４〜１５９頁を
参照しうる。この発明にとっては“方形パのヒステリシ
スループと対抗するものとしての°“傾斜”のヒステリ
シスループが好ましく、この後者のヒステリシスループ
は０位置空格子点を生じる緩和剤を用いて得ている（上
記の本の第１５８頁参照）。当業者はしばしば“′硬゛
強誘電体およびパ軟″強誘電体を用いている。パ硬″′
強誘電体は、緩和特性を有さず方形のヒステリシスルー
プを有する“軟”強誘電体と相違して著しい緩和特性を
有する為に本発明に用いるのに適している。

一般に、一般式ＡＢＯ，ｉのペロブスカイト型構造の殆
どの強誘電体を用いうる。ペロブスカイト型構造は一般
に、立方体の８つの隅部に“Ａ°°原子を有し、立方体
の６つの面の各々の真中に酸素原子を有し、立方体の中
心に１つのＢ“原子を有する立方晶系構造をしている。

プロブスカイト型構造にはチタン酸ジルコニウム鉛や、
チタン酸ストロンチウムや、チタン酸バリウムが含まれ
る。

使用する材料の構造は長年に亘って半導体工業で一般的
となっているＸ線回折技術および透過型電子顕微鏡技術
によって決定しうる。材料の構造を変更する種々の要因
には、アニーリング時間、温度、周囲雰囲気や、電極の
結晶構造、基板係数、熱膨張率が含まれる。好適例では
多結晶構造を用いる為、双極子は均一に配向されない。

幾つかの双極子が、電圧をキャパシタプレート４０．４
４に印加した際に生じる電界に対し平行にならない（整
列されない）限り、本発明が有効に成立する。しかし、
前述したようにできるだけ多くの双極子が整列されない
ようにするのが好ましい。

計算によれば、２５０人の厚さの強誘電膜を用い、強誘
電体の１平方センチメートル当り１０マイクロクーロン
（すべての強誘電体双極子の約４分の１に相当）が緩和
作用を呈するものとし、二酸化珪素に対する誘電定数を
３．８とすると、本発明によれば単位面積当りの電荷は
３３７倍以上に改善される。

従って、ＤＲＡＭメモリセルにおけるキャパシタ誘電体
として強誘電材料を用い、この材料をその緩和作用がメ
モリセルの通常の読出し、リフレッシュおよび書込み動
作中に促進されるように調整することにより、読出し或
いはリフレッシュパルスが与えられるたびに強誘電材料
中の双極子を再配向する必要性を期待しうるようになる
。これによる正味の効果は、メモリセルが単位面積当り
多くの電荷をビットラインから取込むことができ、従っ
て追加の信号余裕度が得られるということである。従っ
て、メモリセルを“°電荷増倍”メモリセルと称するこ
とができる。これは、強誘電材料を用い、双極子をキャ
パシタプレートにより与えられる電界とは異なる（好ま
しくはこの電界に対し垂直な）緩和位置に配向させるこ
とにより達成される。多結晶強誘電材料およびペロブス
カイト型構造がこの特性を呈するものであり、好ましも
のである。

本発明は上述した実施例にのみ限定されず、幾多の変更
を加えうろこと勿論である。

【図面の簡単な説明】

第１図は、通常のＤＲＡＭメモリセルを示す断面図、第
２図は、本発明により構成したＤＲＡＭメモリセルを示
す断面図、 第３図は、強誘電材料の常規の状態を実線曲線で、緩和
状態を破線曲線で示す２つのヒステリシス曲線を示す線
図である。 １２、３０・・・基板 １４、３２・・・第１拡散領域（ソース領域）１６、３
４・・・第２拡散領域（ドレイン領域）１８・・・拡散
領域（キャパシタプレート）２０・・・誘電体　　　　
　２２ａ・・・多結晶珪素層２２ｂ・・・多結晶珪素層
（ゲート電極）２４・・・二酸化珪素層　　２６．３８
．４８・・・孔２８・・・金属素子　　　　３６・・・
誘電体絶縁領域４０、４４．５０・・・導電部材 ４２・・・強誘電材料　　　４６・・・ゲート電極特許
出１１人　　　ラムトロン・コーポレーションｆｌｏ、
／

Claims (1)

1. 【特許請求の範囲】 １、リフレッシュ作動をする型のダイナミック・ランダ
   ム・アクセス・メモリに用いるメモリセルであって、キ
   ャパシタプレート間に誘電材料を入れたキャパシタを具
   える当該メモリセルにおいて、前記の誘電材料が、極軸
   を有する双極子を持つ強誘電材料を具えており、前記の
   極軸の少くとも数個が、緩和した状態で、前記のキャパ
   シタプレート間に電位が印加された際に生じた電界の方
   向と整列されていない配向を有するようになっているこ
   とを特徴とするメモリセル。 ２、請求項１に記載のメモリセルにおいて、前記の強誘
   電材料の構造が多結晶であることを特徴とするメモリセ
   ル。 ３、請求項２に記載のメモリセルにおいて、前記の強誘
   電材料に鉛、ジルコニウムおよびチタニウムが含まれて
   いることを特徴とするメモリセル。 ４、請求項１に記載のメモリセルにおいて、前記の強誘
   電材料がペロブスカイト型構造を有していることを特徴
   とするメモリセル。 ５、請求項１に記載のメモリセルにおいて、少くとも数
   個の双極子が、緩和された状態で、前記のキャパシタプ
   レート間に電圧が印加された際に生じた電界の方向から
   ほぼ９０℃を成す極軸を有するように配向されるように
   なっていることを特徴とするメモリセル。 ６、請求項１に記載のメモリセルにおいて、少くとも数
   個の双極子が、緩和された状態で、前記のキャパシタプ
   レート間に設けられている強誘電膜の平面内に極軸を有
   するように配向されるようになっていることを特徴とす
   るメモリセル。 ７、キャパシタプレートとこれらキャパシタプレート間
   の強誘電材料とを有する型のダイナミック・ランダム・
   アクセス・メモリセルを動作させるメモリセル動作方法
   において、 前記のギヤバンクプレートの一方に結合さ れたビットラインを経て前記のキャパシタプレート間に
   書込み電圧を印加し、これにより強誘電材料中の強誘電
   双極子を前記の書込み電圧により生ぜしめられる前記の
   キャパシタプレート間の電界に応じて配向させる工程と
   、前記の書込み電圧を除去する工程を含み、 前記の双極子を緩和作用により前記の電界の方向と整列
   されていない位置に向ける工程と、前記のキャパシタプ
   レートの一方と前記の ビットラインとの間で電荷を交換することにより前記の
   メモリセルを繰返しリフレッシュし、これによりキャパ
   シタプレート間の強誘電双極子の整列および緩和作用を
   繰返し用い、これらのリフレッシュ動作中に前記のキャ
   パシタプレートにおける電荷の量を増大させることを特
   徴とするメモリセル動作方法。