JPH01268457A - Pulse-width modulation control apparatus of inverter - Google Patents

Pulse-width modulation control apparatus of inverter

Info

Publication number
JPH01268457A
JPH01268457A JP63095200A JP9520088A JPH01268457A JP H01268457 A JPH01268457 A JP H01268457A JP 63095200 A JP63095200 A JP 63095200A JP 9520088 A JP9520088 A JP 9520088A JP H01268457 A JPH01268457 A JP H01268457A
Authority
JP
Japan
Prior art keywords
time
pulses
tra
pulse
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63095200A
Other languages
Japanese (ja)
Other versions
JP2705093B2 (en
Inventor
Kazunobu Oyama
大山 和伸
Hiroyuki Yamai
広之 山井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP63095200A priority Critical patent/JP2705093B2/en
Priority to AU33084/89A priority patent/AU621868B2/en
Priority to DE68916684T priority patent/DE68916684T2/en
Priority to ES89303871T priority patent/ES2056213T3/en
Priority to EP89303871A priority patent/EP0338798B1/en
Priority to US07/340,023 priority patent/US4989128A/en
Publication of JPH01268457A publication Critical patent/JPH01268457A/en
Application granted granted Critical
Publication of JP2705093B2 publication Critical patent/JP2705093B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To reduce an electromagnetic noise by dividing the ON time of a switching element operated repeatedly with an operation period corresponding to a carrier frequency into a plurality of pulses and by ON-controlling each element by means of said pulses. CONSTITUTION:An inverter pulse-width modulation control apparatus is connected with a three-phase winding 2 and equipped with a bridge circuit 4 having a plurality of switching elements, and pulse width-modulates DC by the ON-OFF operation of said respective elements. Further, said control apparatus is provided with an operating means 10 operating the ON time of each switching element with an operation period corresponding to a carrier frequency, a pulse-dividing means 11, and a control means 12, and composed of a one-chip microcomputer 8. Thus, also when said carrier frequency takes a normal value, the ON time (PWM control pattern) of each element is repeatedly operated for every operation period. However, because said ON time is divided into a plurality of pulses, this is the same as the case where PWM control is performed at a high carrier frequency.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はインバータのパルス幅変調制御装置に関し、特
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a pulse width modulation control device for an inverter, and particularly relates to an improvement in a device that increases the carrier frequency and performs precise waveform control.

(従来の技術) 近年、高速スイッチング・デバイスとしてMOS F 
ET(金属酸化膜ゲート電界効果形トランジスタ)等の
素子が現われ、これをインバータのパルス幅変調制御に
採用すれば、精密な波形制御が可能になって、電磁騒音
の低減や、モータ効率の上昇等の効果を得ることが可能
になってきた。
(Prior art) In recent years, MOS F has been used as a high-speed switching device.
Elements such as ET (metal oxide gate field effect transistor) have appeared, and if they are adopted for pulse width modulation control of inverters, precise waveform control becomes possible, reducing electromagnetic noise and increasing motor efficiency. It has become possible to obtain such effects.

そこで、従来、アナログ制御回路を設けたり、又はディ
ジタル回路の専用ノ\−ドウエアやDSP等の高速演算
器を用いて、高いキャリア周波数(例えば20KIIz
 )によるパルス幅変調制御を可能として、上記の電磁
騒音等の低減効果を確保するものが知られている。(例
えば昭和62年電気学会産業応用部門全国大会の予稿集
の「高周波スイッチングの汎用インバータへの適用J、
発表者、岡土千尋、等を参照)。
Therefore, in the past, high carrier frequencies (for example, 20 KIIz
) is known that enables pulse width modulation control using the method described above to ensure the above-mentioned effect of reducing electromagnetic noise and the like. (For example, "Application of high frequency switching to general-purpose inverters J,
(See presenter, Chihiro Okadochi, etc.).

(発明が解決しようとする課題) しかしながら、上記従来のものでは、回路が複雑である
と共に、各種の調整が繁雑であり、また高価格につく等
の欠点があった。
(Problems to be Solved by the Invention) However, the conventional device described above has disadvantages such as a complicated circuit, complicated various adjustments, and high cost.

そこで、安価で回路構成の簡易な1チツプのマイクロコ
ンピュータ(以下、マイコンと略称する)を採用するこ
とが考えられるが、この考えでは、PWM制御パターン
の発生に必要な一連の処理に対してマイコンの演算時間
が長くて例えば200μs程度の時間を要し、キャリア
周波数にして最大でも5Kll z程度に留まる。この
ため、高周波(20KHz以上)のキャリア周波数によ
るパルス幅変調制御は一般に困難である。
Therefore, it is conceivable to use a one-chip microcomputer (hereinafter referred to as a microcomputer), which is inexpensive and has a simple circuit configuration. The calculation time is long, for example, about 200 μs, and the carrier frequency remains at about 5Kllz at maximum. For this reason, pulse width modulation control using a high frequency (20 KHz or higher) carrier frequency is generally difficult.

本発明は斯かる点に鑑みてなされたものであり、その目
的は、見掛は上、キャリア周波数を高めたに等しい状況
とすることにより、1チツプマイコンを採用しながら、
低価格で簡易な回路構成でもって等価的に高いキャリア
周波数でのパルス幅変調制御を可能にして、精密な波形
制御による電磁騒音の低減、モータ効率の上昇等の効果
を得ることにある。
The present invention has been made in view of these points, and its purpose is to create a situation that is apparently equivalent to raising the carrier frequency, while employing a single-chip microcontroller.
The object of the present invention is to enable pulse width modulation control at an equivalently high carrier frequency with a low-cost and simple circuit configuration, thereby achieving effects such as reducing electromagnetic noise and increasing motor efficiency through precise waveform control.

(課題を解決するための手段) 以上の目的を達成するため、請求項(1)に係る発明で
は、PWM制御パターン(つまりインバータに備える複
数個のスイッチング素子のON時間)の発生アルゴリズ
ムを変更し、PWM制御パターンの演算時間(演算周期
)が長くても、その演算された各ON時間を複数個のパ
ルスに分割して、等価的にキャリア周波数を上昇させて
いる。
(Means for Solving the Problem) In order to achieve the above object, the invention according to claim (1) changes the generation algorithm of the PWM control pattern (that is, the ON time of a plurality of switching elements provided in the inverter). Even if the calculation time (calculation cycle) of the PWM control pattern is long, each calculated ON time is divided into a plurality of pulses to equivalently increase the carrier frequency.

その具体的な解決手段は、第1図及び第2図に示す如く
三相巻線(2)に接続され、複数個のスイッチング素子
(Tra)〜(Trc’)を有するブリッジ回路(4)
を備え、該ブリッジ回路(4)の各スイッチング素子(
Tra) 〜(Trc’)のON/OFF動作により直
流をパルス幅変調して上記三相巻線(2)に三相交流電
圧を印加するようにしたインバータのパルス幅変調制御
装置を前提とする。そして、第6図及び第7図に示す如
く、キャリア周波数に応じた演算周期で上記各スイッチ
ング素子(Tra)〜(Trc’)のON時間を演算す
る演算手段(10)と、該演算手段(lO)で演算され
た各スイッチング素子(Tra)〜(Trc゛)のON
時間を複数個のパルスに分割する分割手段(11)と、
該分割手段(11)で分割された複数個のパルスでもっ
て上記各スイッチング素子(Tra)〜(T「C゛)を
ON制御する制御手段(12)とを設ける構成としたも
のである。
As shown in FIGS. 1 and 2, the specific solution is a bridge circuit (4) connected to a three-phase winding (2) and having a plurality of switching elements (Tra) to (Trc').
, and each switching element (
The present invention is based on an inverter pulse width modulation control device that applies three-phase AC voltage to the three-phase winding (2) by pulse-width modulating the DC through ON/OFF operations of Tra) to (Trc'). . As shown in FIGS. 6 and 7, there is a calculation means (10) for calculating the ON time of each of the switching elements (Tra) to (Trc') at a calculation period according to the carrier frequency; ON of each switching element (Tra) to (Trc゛) calculated by lO)
dividing means (11) for dividing time into a plurality of pulses;
A control means (12) is provided for controlling each of the switching elements (Tra) to (T'C') to ON using a plurality of pulses divided by the dividing means (11).

また、請求項(21に係る発明では、上記請求項(1)
の分割手段(11)を、各スイッチング素子(Tra)
〜(Trc’)のON時間を予め固定設定した複数個の
パルスに等分割するものに特定したものである。
In addition, in the invention according to claim (21), the above claim (1)
The dividing means (11) of each switching element (Tra)
The ON time of ~(Trc') is specified to be equally divided into a plurality of preset fixed pulses.

(作用) 以上の構成により、請求項(1)及び(2)の発明では
では、キャリア周波数が通常値(例えば!+KHz程度
)の場合にも、各スイッチング素子(Tra)〜(Tr
e’)のON時間(PWM制御パターン)は、演算手段
(10)でこのキャリア周波数に応じた演算周期毎に繰
返し演算されるが、この各スイッチング素子(Tra)
 〜(Trc’)のON時間が分割手段(11)で複数
個(例えば4個)のパルスに分割されるので、この分割
数だけキャリア周波数が増倍されて、等価的に高いキャ
リア周波数(例えば20KHz程度)でパルス幅変調制
御が行われたと同様に状況になる。
(Function) With the above configuration, in the inventions of claims (1) and (2), each switching element (Tra) to (Tr
The ON time (PWM control pattern) of e') is repeatedly calculated by the calculation means (10) at each calculation period according to the carrier frequency, and the ON time (PWM control pattern) of each switching element (Tra)
Since the ON time of ~(Trc') is divided into a plurality of pulses (for example, 4 pulses) by the dividing means (11), the carrier frequency is multiplied by this number of divisions, and the carrier frequency is equivalently high (for example, The same situation occurs when pulse width modulation control is performed at a frequency of about 20 KHz).

その結果、この分割された各パルスでもって各スイッチ
ング素子(Tra) 〜(Trc’)が制御手段(12
)でON制御されると、精密で正弦波に近い出力波形が
得られて、電磁騒音が有効に低減されると共に、モータ
効率が効果的に上昇することになる。
As a result, each of the switching elements (Tra) to (Trc') is controlled by the control means (12) by each of the divided pulses.
), a precise output waveform close to a sine wave is obtained, electromagnetic noise is effectively reduced, and motor efficiency is effectively increased.

ここに、パルス幅変調制御のキャリア周波数は通常値(
5KHz程度)であって、演算時間の長い1チツプマイ
コンでも十分にPWM制御パターンを演算できるので、
高いキャリア周波数によるパルス幅変調制御が低価格で
簡易な回路構成でもって行うことができる。
Here, the carrier frequency of pulse width modulation control is the normal value (
(approximately 5KHz), and even a single-chip microcontroller with a long calculation time can sufficiently calculate the PWM control pattern.
Pulse width modulation control using a high carrier frequency can be performed at low cost and with a simple circuit configuration.

特に、請求項(2)に係る発明では、分割手段(11〉
が、各スイッチング素子(Tra)〜(Tre’)のO
N時間を予め固定設定した複数個のパルスに等分割する
ように構成されているので、そのスイッチング素子(T
ra)〜(Trc’)のON時間の分割に要する時間を
より短縮できて、その分、演算周助を短くでき、−層高
いキャリア周波数によるパルス幅変調制御が可能になる
In particular, in the invention according to claim (2), the dividing means (11)
is O of each switching element (Tra) to (Tre')
Since the N time is configured to be equally divided into a plurality of pulses that are fixed in advance, the switching element (T
The time required to divide the ON time of ra) to (Trc') can be further shortened, the calculation process can be shortened accordingly, and pulse width modulation control using a carrier frequency that is higher than that is possible.

(実施例) 以下、本発明の実施例を図面に基いて説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図及び第2図は本発明に係るインバータのパルス幅
変調(以下、PWMと略す)制御装置を示す。各図にお
いて、(1)は3つの巻線(2a) 、 (2b) 、
 (2e)をY接続した三相巻線(2)を有する誘導電
動機、(3)は該誘導電動機(1)に接続され電圧形の
インバータであって、該インバータ(3)には、上記誘
導電動機(1)の三相巻線(2)に接続されたトランジ
スタ・ブリッジ回路(4)が備えられ、該ブリッジ回路
(4)は、各々還流ダイオード(Da)〜(Dc’ )
を有する複数個(6個)のMOSFET等のトランジス
タ(スイッチング素子)(Tra)、(Tra’)、(
Trb) 、 (Trb’)、 (Trc) 、 (T
rc’)を有する。而して、該インバータ(3)には、
三相電源(5)の三相交流を整流する整流器(6)から
直流電圧が印加されている。
1 and 2 show a pulse width modulation (hereinafter abbreviated as PWM) control device for an inverter according to the present invention. In each figure, (1) has three windings (2a), (2b),
(2e) is a Y-connected three-phase winding (2); (3) is a voltage-type inverter connected to the induction motor (1); A transistor bridge circuit (4) connected to the three-phase winding (2) of the motor (1) is provided, and the bridge circuit (4) includes free-wheeling diodes (Da) to (Dc'), respectively.
A plurality of (six) transistors (switching elements) such as MOSFETs (Tra), (Tra'), (
Trb), (Trb'), (Trc), (T
rc'). Therefore, the inverter (3) includes:
A DC voltage is applied from a rectifier (6) that rectifies the three-phase AC of the three-phase power supply (5).

また、(8)は上記ブリッジ回路(4)の6個のトラン
ジスタ(Tra) 〜(Tre’)のON時間、つまり
pwM制御パターンを形成する1チツプのマイコンであ
って、該マイコン(8)には、上記各トランジスタ(T
ra) 〜(Trc’)をON/OFF作動させるペー
スドライバ(8a)が備えられており、該マイコン(8
)によるトランジスタ(Tra) 〜(Trc’)のO
N/OFF制御により、直流をパルス幅変調するように
している。
Further, (8) is a one-chip microcomputer that forms the ON time of the six transistors (Tra) to (Tre') of the bridge circuit (4), that is, the pwM control pattern. is each of the above transistors (T
The microcomputer (8a) is equipped with a pace driver (8a) that turns ON/OFF ra) to (Trc').
) of the transistor (Tra) ~ (Trc')
The direct current is pulse width modulated by N/OFF control.

次に、上記マイコン(8)によるPWM制御パターンの
形成について説明する。
Next, the formation of a PWM control pattern by the microcomputer (8) will be explained.

このPWM制御パターンの形成は、概説すると、出力電
圧の時間積分の軌跡を円軌跡に近づけるようPWM制御
パターンを決定して行うものである。
To summarize, this PWM control pattern is formed by determining a PWM control pattern so that the locus of time integration of the output voltage approaches a circular locus.

これを詳述するに、先ず、インバータ(3)の出力端子
の電位をvH,vb、vc、三相巻線(2)の中性点の
電位をvnとし、また次式で定義される出力電圧ベクト
ルvP、及び該電圧ベクトルvPの時間積分apを考え
る。
To explain this in detail, first, let the potentials of the output terminals of the inverter (3) be vH, vb, vc, the potential of the neutral point of the three-phase winding (2) be vn, and the output defined by the following formula. Consider a voltage vector vP and a time integral ap of the voltage vector vP.

Vp −J万丁φ (va +a2・*b +d 11vc lただし1.
w ej2/3・π ap=J’Vpdt 今、誘導電動機(1)の三相巻線(2)に角周波数が加
わる時の電圧ベクトルvp及びその時間積分λPは、複
素平面上で円軌跡を描く。
Vp -J Manchoφ (va +a2・*b +d 11vc lHowever, 1.
w ej2/3・π ap=J'Vpdt Now, when an angular frequency is applied to the three-phase winding (2) of the induction motor (1), the voltage vector vp and its time integral λP follow a circular locus on the complex plane. draw.

一方、電圧形インバータ(3)では、各相アーム中の何
れか一方のトランジスタは必ずON状態にあるから、便
宜上、+側のON状態を「1」、−側のON状態を「0
」で表わし、C相、b相、C相の順に「101」、ro
llJ等と表記すると、インバータ(3)の状態は8通
り存在する。この各状態の電圧ベクトルVp(P−0〜
7)は、大きさがJT′ITV d (V d ハ整流
器(6) ノ直7a 電圧) テアリ、その方向は、第
3図に示す方向となる。ここに、V□、Vl 1;kV
□−Vl−0で零ベクトルテある。
On the other hand, in the voltage source inverter (3), one of the transistors in each phase arm is always in the ON state, so for convenience, the ON state on the + side is set to "1", and the ON state on the - side is set to "0".
”, and “101” for C phase, b phase, C phase, ro
When expressed as llJ, etc., there are eight states of the inverter (3). Voltage vector Vp (P-0~
7) has a magnitude of JT'ITV d (V d voltage across the rectifier (6)) and its direction is the direction shown in FIG. Here, V□, Vl 1; kV
There is a zero vector at □-Vl-0.

上記電圧ベクトルの時間積分jpはd2p/dt −V
pであるから、インバータ(3)の駆動時の時間積分J
pは、電圧ベクトルvpの方向に1Vpl−J″gTv
 dの速度で動く(但し、零ベクトルの場合は停止する
)。
The time integral jp of the above voltage vector is d2p/dt −V
Since p, the time integral J when driving the inverter (3)
p is 1Vpl-J″gTv in the direction of voltage vector vp
It moves at a speed of d (however, it stops if the vector is zero).

以上から、電圧形インバータ〈3〉のPWM制御パター
ンは、電圧ベクトルの時間積分λPの複素平面上でのベ
クトル軌跡が指定半径Rの円周に沿って角速度ωで動く
よう電圧ベクトルvPを適宜選定して決定する。(指定
半径Rは、基本波電圧の線電圧の実効値をVl、角周波
数をωとすると、R−V、/ω)である。
From the above, the PWM control pattern of the voltage source inverter <3> is such that the voltage vector vP is appropriately selected so that the vector locus on the complex plane of the time integral λP of the voltage vector moves at the angular velocity ω along the circumference of the specified radius R. and decide. (The designated radius R is R-V, /ω, where Vl is the effective value of the line voltage of the fundamental voltage and ω is the angular frequency.

つまり、例えば第4図に示す如く、角度φがO≦φ≦π
/3の範囲では、電圧ベクトルV4、V6及び零ベクト
ル(例えばvo)を用い、点POにて時間τ0だけ留ま
り(この状態を記号Oで示す)、その後、■4を時間τ
4だけ取って点q1に達し、更にvcを時間τ6だけ取
って点P1に到達する場合を考える。この場合、△PO
QIP+において、po P、=V、−T。
That is, for example, as shown in FIG. 4, the angle φ is O≦φ≦π
/3, using voltage vectors V4, V6 and a zero vector (e.g. vo), stays at point PO for time τ0 (this state is indicated by symbol O), and then changes ■4 to time τ
Let us consider the case where the point q1 is reached by taking 4, and the point P1 is reached by taking vc for a time τ6. In this case, △PO
In QIP+, po P, =V, -T.

Po q + −JT”IT vc+ φτ4Qlpl
−v’万丁Vd ・τ6 であり、またτ0+τ4+τ6 ””TOであるから、
上式を解いて、期間TO内での電圧ベクトル’4+Vs
、Toを取る時間τ4.τ6.τ0が得られる。
Po q + −JT”IT vc+ φτ4Qlpl
-v'manchoVd ・τ6 and τ0+τ4+τ6 ``”TO,
Solving the above equation, the voltage vector '4+Vs within the period TO
, To take time τ4. τ6. τ0 is obtained.

ra / To −ks−8ln(π/3−φ0)76
 / TO−ks−31n φO r□ / T□ −1−ks−3In(φo+π/3)
・・・・・・(3) ただし、kSは電圧制御率であって、 ks −JTV+ / Vdである。
ra/To −ks−8ln(π/3−φ0)76
/ TO-ks-31n φO r□ / T□ -1-ks-3In(φo+π/3)
(3) However, kS is the voltage control rate, and is ks - JTV+ / Vd.

上記の(3)式は角度φが0≦φ≦π/3の範囲での関
係式だが、他の区間では、インバータ(3)が対称三相
の動作を行うことから、次頁に示す表の如く各記号を置
換して、0≦φ≦2πの範囲での関係式が得られる。
Equation (3) above is a relational expression in the range of angle φ 0≦φ≦π/3, but in other sections, inverter (3) performs symmetrical three-phase operation, so the table shown on the next page By replacing each symbol as follows, a relational expression in the range of 0≦φ≦2π can be obtained.

次に、上記(3)式の電圧ベクトルの時間τに基いて各
トランジスタ(Tra) 〜(Trc’)のON/OF
Fパターン(PWM制御パターン)を求める。この場合
、電圧ベクトルの時間τとPWM制御パターンとの関係
は、電圧ベクトルを取る順序に応じて変化するから、今
、簡単のため、各期間Toでは同一パターンを繰返すと
共に、各期間TO内でのトランジスタのON/OFF切
換えは1度のみという制約条件を加えると、PWM制御
パターンは、第5図(イ)〜(ニ)に示す4ノミターン
に代表される(図中、τ“は+側のトランジスタのON
時間を、τ−は一側のトランジスタのON時間を各々示
す)。
Next, the ON/Off of each transistor (Tra) to (Trc') is determined based on the time τ of the voltage vector in equation (3) above.
Find the F pattern (PWM control pattern). In this case, the relationship between the voltage vector time τ and the PWM control pattern changes depending on the order in which the voltage vectors are taken. If we add the constraint that the ON/OFF switching of the transistor is only once, the PWM control pattern is represented by 4 nomi turns shown in Figure 5 (a) to (d) (in the figure, τ" is on the + side). ON of the transistor of
time, and τ- indicates the ON time of one side transistor, respectively).

本実施例では同図(イ)のPWM制御パターンを採用す
ることとする。電圧形インバータ(3)では、PWM制
御パターンは、期間Toの最初にONするトランジスタ
の名称と、これがOFFに転じる時間が分れば一意的に
決定されるから、上記(3)式及び第5図(イ)を参照
して、PWM制御パターンは角度φが0≦φ≦π13の
範囲では下記式で決定される。
In this embodiment, the PWM control pattern shown in FIG. In the voltage source inverter (3), the PWM control pattern is uniquely determined by knowing the name of the transistor that turns ON at the beginning of the period To and the time at which it turns OFF. Referring to figure (a), the PWM control pattern is determined by the following formula when the angle φ is in the range of 0≦φ≦π13.

r a −/To = 1−JT・(V+ /Vd)・
5in(φ0+ π/3) rb −/To −t−v/T o (V+ /Vd)
 ・Sln ψ。
r a -/To = 1-JT・(V+/Vd)・
5in (φ0+ π/3) rb −/To −t−v/To (V+ /Vd)
・Slnψ.

τc/To−1(常時ON) ・・・・・・(4) 上記O≦φ≦π/3の範囲でのPWM制御パターンの関
係式(4)は、上記と同様にして各記号を置換すれば0
≦φ≦2πの範囲での関係式となる。
τc/To-1 (always ON) ・・・・・・(4) In the relational expression (4) of the PWM control pattern in the range of O≦φ≦π/3, each symbol is replaced in the same manner as above. Then 0
The relational expression is within the range of ≦φ≦2π.

次に、1チツプマイコン(8)の動作を第6図及び第7
図の制御フローに基いて第8図を参照しつつ説明する。
Next, the operation of the 1-chip microcontroller (8) is shown in Figures 6 and 7.
This will be explained based on the control flow shown in the figure with reference to FIG.

第6図の制御フローは、各トランジスタ(Tra) 〜
(Tre’)のON時間(PWM制御パターン)の演算
フローであり、第7図の制御フローは実際に各トランジ
スタ(Tra)〜(Trc’)をON制御するフローで
ある。先ず第6図の制御フローから説明するに、キャリ
ア周波数(例えば5KHz )に応じた演算周期To(
例えば200μs〉毎に繰返し行われ、ステップSAI
で出力電圧の位1目ωt(−φ0)及び出力電圧の振幅
V1を入力した後、ステップSA2で上記PWM制御パ
ターンの関係式(4)に基いて各トランジスタ(Tra
)〜(Trc’)のON時間τ(n+1)を演算する。
The control flow in FIG. 6 is as follows:
This is a calculation flow for the ON time (PWM control pattern) of (Tre'), and the control flow in FIG. 7 is a flow for actually controlling ON of each transistor (Tra) to (Trc'). First, to explain the control flow in FIG. 6, the calculation period To(
For example, it is repeated every 200 μs, and step SAI
After inputting the output voltage digit ωt (-φ0) and the output voltage amplitude V1 in step SA2, each transistor (Tra
) to (Trc'), the ON time τ(n+1) is calculated.

しかる後、続いてステップsA3で上記で演算されたト
ランジスタ(Tra)〜(Trc″)のON時間τ(n
+1)を予め設定した数値N(例えば4)で除して、こ
の各ON時間τ(n+1)を複数個N(4個)のパルス
r ’(nil)(r ’(n+1) −r (n+1
)/4)に分割する。
After that, in step sA3, the ON time τ(n
+1) by a preset value N (for example, 4), each ON time τ(n+1) is divided by a plurality of N (4) pulses r'(nil)(r'(n+1) −r(n+1)
)/4).

そして、ステップSA4でこの分割したパルスτ’ (
nil)を各相1個(電圧型インバータでは各相アーム
中の何れか一方のトランジスタは必ずON状態にあるの
で、各相1個でよい)のスイッチング時間レジスタに格
納して、リターンする。
Then, in step SA4, this divided pulse τ' (
nil) in one switching time register for each phase (in a voltage type inverter, one transistor in each phase arm is always in the ON state, so one for each phase is sufficient), and the process returns.

また、第7図の制御フローは、その繰返し周期To°は
上記第6図の演算周期Toよりも早く、上記ON時間τ
(n+1)の分割数N(4個)に応じて、To’−To
/Nに設定されている(尚、分割数Nは、除算がシフト
のみで実行できるN−2N−2(,2・・・)に選定す
るのが好ましい)。而して、上記第6図の制御フローに
て分割パルスτ’(n+1)が各相のスイッチング時間
レジスタに格納された後は、第8図に示す如く、次の演
算周期To中で、ステップSolでスイッチング時間レ
ジスタの内容を入力し、ステップSB2で分割パルスτ
’ (nil)でもって対応するトランジスタ(Tra
)〜(Trc’)をON制御して、リターンする。
In addition, in the control flow of FIG. 7, the repetition period To° is earlier than the calculation period To of FIG. 6, and the ON time τ
According to the number of divisions N (4 pieces) of (n+1), To'-To
/N (the number of divisions N is preferably selected to be N-2N-2 (, 2, . . . ), where division can be executed only by shifting). After the divided pulse τ'(n+1) is stored in the switching time register of each phase in the control flow shown in FIG. 6, as shown in FIG. Input the contents of the switching time register in Sol, and in step SB2 divide pulse τ
' (nil) indicates the corresponding transistor (Tra
) to (Trc') are turned ON and the process returns.

よって、第6図の制御フローにおいて、ステップSAI
、SA2により、キャリア周波数(5KH2)に応じた
演算周期でもって上記PWM制御パターンの関係式(4
)に基いて各トランジスタ(スイッチング素子)(Tr
a)〜(Tre’)のONN時間 (nil)を演算す
るようにした演算手段(10)を構成している。
Therefore, in the control flow of FIG. 6, step SAI
, SA2, the above PWM control pattern relational expression (4
) based on each transistor (switching element) (Tr
It constitutes a calculation means (10) configured to calculate the ONN time (nil) of a) to (Tre').

また、ステップSA3により、上記演算手段(10)で
演算された各トランジスタ(Tra)〜(Trc’)の
ONN時間 (nil)を複数個N(N−4)のパルス
τ’(H+1)に分割するようにした分割手段(11)
を構成している。さらに、第7図の制御フローにより、
上記分割手段(1■)で分割された複数個N (N−1
)のパルスτ’(nil)でもって上記各トランジスタ
(Tra)〜(Trc’)をON制御するようにした制
御手段(12)を構成している。
Further, in step SA3, the ONN time (nil) of each transistor (Tra) to (Trc') calculated by the calculation means (10) is divided into a plurality of N (N-4) pulses τ' (H+1). Dividing means (11)
It consists of Furthermore, according to the control flow in Figure 7,
A plurality of pieces N (N-1) divided by the above dividing means (1■)
) constitutes a control means (12) configured to turn on each of the transistors (Tra) to (Trc') with a pulse τ' (nil).

したがって、上記実施例においては、第8図及び第9図
に示す如く、PWM制御パターンの演算フロー(第6図
)でPWM制御パターンの関係式(4)に基いて各トラ
ンジスタ(Tra) 〜(Trc’)のON時間τ(n
+1)が演算手段(10)により演算された後、この各
ON時間τ(n+1)が分割手段(11)で複数個N(
4個)のパルスτ’ (n+1) (τ’(nil)−
τ(nil)/4)に分割されると、この分割パルスτ
’ (n+1)がa。
Therefore, in the above embodiment, as shown in FIGS. 8 and 9, each transistor (Tra) to ( Trc') ON time τ(n
+1) is calculated by the calculation means (10), each ON time τ(n+1) is divided into a plurality of N(
4) pulses τ' (n+1) (τ'(nil)-
τ(nil)/4), this divided pulse τ
'(n+1) is a.

b、e各相のスイッチング時間レジスタに格納される。The switching time is stored in the switching time register for each phase b and e.

そして、次の演算周期Toでは、第8図に示す如く、こ
の期間Toで再び上記の如く各トランジスタ(Tra 
−Trc ’ )のONN時間 (n+2)の演算と、
その分割が行われると共に、この今回の期間TOで、そ
のT o/N(=T o ’)の周期毎に、前の期間T
Oで求められたa、b、c各相のスイッチング時間レジ
スタ内の分割パルスτ’ (n+1)でもって対応する
各トランジスタ(Tra) 〜(Trc’)が制御手段
(12)によりON制御されるので、第16図に示す如
き従来のもの(ON時間を複数個のパルスに分割しない
もの)に比べて、高周波成分の周波数を高くでき、等価
的にキャリア周波数をON時間の分割数N(N−4〉倍
だけ増倍でき、元々のキャリア周波数(5KIIZ)を
高いキャリア周波数(20KII z )にすることが
できる。尚、第8図及び第16図には、各相の+側のト
ランジスタのON時間を演算する場合について記しであ
る。
Then, in the next calculation period To, as shown in FIG. 8, each transistor (Tra
-Trc') ONN time (n+2) calculation,
At the same time, in this current period TO, every period of T o/N (=T o'), the previous period T
Each of the corresponding transistors (Tra) to (Trc') is controlled to be turned on by the control means (12) using the divided pulse τ' (n+1) in the switching time register for each phase of a, b, and c determined by O. Therefore, the frequency of the high-frequency component can be increased compared to the conventional one (which does not divide the ON time into multiple pulses) as shown in FIG. It can be multiplied by -4> times, and the original carrier frequency (5KIIZ) can be made into a high carrier frequency (20KIIz).In addition, in Figures 8 and 16, the positive side transistors of each phase are This is a description of the case where ON time is calculated.

ここに、元々のキャリア周波数(5Kilz ) 、つ
まりON時間の演算周期T o (200μs)は、1
チツプマイコン(8)でも十分にPWM制御パターンを
演算し得るのに十分な期間であるので、1チツプマイコ
ン(8)を使用しながら、高いキャリア周波数(20に
!l z程度)でのPWM制御を可能として、低価格で
かつ回路構成を簡易にしつつ、MOSFET等の高速ス
イッチング素子の能力を生かして誘導電動機(1)への
三相交流波形を精密に波形制御することができ、電磁騒
音の低減、モータ効率の上昇を図ることができる。
Here, the original carrier frequency (5Kilz), that is, the calculation period T o (200 μs) of the ON time, is 1
Since the period is long enough to calculate the PWM control pattern even with a chip microcomputer (8), it is possible to perform PWM control at a high carrier frequency (about 20!lz) while using a single chip microcomputer (8). This makes it possible to precisely control the three-phase AC waveform to the induction motor (1) by making use of the ability of high-speed switching elements such as MOSFETs at low cost and with a simple circuit configuration, which reduces electromagnetic noise. It is possible to reduce this and increase motor efficiency.

また、従来と同程度のキャリア周波数(5KIlz )
で足りる場合には、1チツプマイコン(8)の演算時間
を短縮でき、PWM制御以外の処理能力の増強を図るこ
とができる。
In addition, the carrier frequency (5Kilz) is the same as before.
If this is sufficient, the calculation time of the one-chip microcomputer (8) can be shortened, and the processing capacity for processes other than PWM control can be increased.

しかも、分割手段(11)では、各トランジスタ(Tr
a) 〜Trc’)のONN時間 (n+1)を、予め
設定した数値N (N−4)で複数個N(4個)の等幅
パルスτ’ (nil) (τ’ (n+1)−τ(口
+1)ハ)に分割するので、単に除算のみでよくてその
演算時間を短時間で済ませることができ、第6図の制御
フローの演算周期To、つまりPWM制御のキャリア周
波数をより高くすることができる。
Moreover, in the dividing means (11), each transistor (Tr
a) The ONN time (n+1) of ~Trc') is set to a preset value N (N-4) and a plurality of N (4) equal width pulses τ' (nil) (τ' (n+1)-τ( Since it is divided into 1) and 1) and 1) and 2), it is only necessary to perform division, and the calculation time can be shortened, and the calculation period To of the control flow in Fig. 6, that is, the carrier frequency of PWM control, can be made higher. I can do it.

尚、上記実施例では、各トランジスタ(Tra)〜Tr
c’)のON時間をPWM制御パターンの関係式(4)
に基いて演算した後、これを複数個N(N−4)に分割
したが、上記関係式(4)を予め設定数値N(N−4)
で除した式にしておき、直接に分割パルスτ’(nil
)を算出してもよい。
In the above embodiment, each transistor (Tra) to Tr
c') ON time of PWM control pattern relational expression (4)
After calculating based on , this was divided into a plurality of N (N-4), but the above relational expression (4) was converted to a preset value N (N-4).
The divided pulse τ'(nil
) may be calculated.

また、各相のスイッチングレジスタの内容をパルス幅に
変換する部分は、外付けのパルス幅変調IC等によるハ
ードウェアで処理してもよい。更に第9図のような構成
にしておけば、スイッチング素子の変更によりキャリア
周波数が変わるときでも、分割手段(11)及び制御手
段(12)のみを変更すれば足りる。また、スイッチン
グ時間レジスタをパルス幅制御部(ステップ582)の
レジスタと共用すれば、第7図のステップSBIの処理
は省略できる。
Furthermore, the part that converts the contents of the switching registers of each phase into pulse widths may be processed by hardware such as an external pulse width modulation IC. Furthermore, with the configuration shown in FIG. 9, even if the carrier frequency changes due to a change in the switching element, it is sufficient to change only the dividing means (11) and the control means (12). Furthermore, if the switching time register is shared with the register of the pulse width control section (step 582), the process of step SBI in FIG. 7 can be omitted.

さらに、PWM制御パターンの演算フローでの演算周期
Toは、実際にPWM制御パターンを演算するのに要す
る時間で一意的に決定されるが、第7図の制御フローの
トランジスタのON制御の周期To°は、望まれるキャ
リア周波数に応じて決定され、このために各トランジス
タのON時間の分割数N(To/ To ’)の値を適
宜値に設定すればよい。
Furthermore, the calculation period To in the calculation flow of the PWM control pattern is uniquely determined by the time required to actually calculate the PWM control pattern, but the period To of ON control of the transistor in the control flow of FIG. ° is determined depending on the desired carrier frequency, and for this purpose, the value of the division number N (To/To') of the ON time of each transistor may be set to an appropriate value.

また、第10図ないし第14図は本発明の変形例を示し
、上記実施例では、複数N(上記と同様に以下、N−4
の場合を例に取り説明する)のパルスに分割する場合に
各パルスを等幅としたのに代え、不等幅に分割したもの
である。つまり、期間ToでのトランジスタのON時間
τ(n)と、その次の期間ToでのON時間τ(n+1
)との間を線形補間(直線補間)したものである。
Further, FIGS. 10 to 14 show modified examples of the present invention, and in the above embodiment, a plurality of N (hereinafter, N-4
In this case, each pulse is divided into unequal widths instead of having equal widths. In other words, the ON time τ(n) of the transistor in period To and the ON time τ(n+1
) is the result of linear interpolation.

上記変形例を詳述する。第10図の制御フローは、期間
To周期で演算処理され、ステップSclで出力電圧の
位相ωを及び振幅V1を入力すると共に、ステップSC
2で前回の各トランジスタ(Tra) 〜(Trc’)
のONN時間  (n−1)(4分割された分割パルス
)の演算結果を入力する。
The above modification will be explained in detail. In the control flow shown in FIG. 10, calculation processing is performed in a period To cycle, and in step Scl, the phase ω and amplitude V1 of the output voltage are input, and in step SC
2 for each previous transistor (Tra) ~ (Trc')
Input the calculation result of the ONN time (n-1) (4 divided pulses).

しかる後、ステップSC3でPWM制御パターンの関係
式(4)に基いて今回の各トランジスタ(Tra)〜(
Tre”)のON時間τ(n)を演算し、このON時間
τ(n)から複数個N(4個)に分割された分割パルス
τ゛(n)を算出し、その後、ステップSc4で各トラ
ンジスタ(Tra)〜(Trc’)の分割パルスτ。
After that, in step SC3, each transistor (Tra) to (
The ON time τ(n) of “Tre”) is calculated, and the divided pulses τ゛(n) divided into a plurality of N (4 pulses) are calculated from this ON time τ(n). Then, in step Sc4, each divided pulse Divided pulses τ of transistors (Tra) to (Trc').

の前回と今回との差に応じて、前回の分割パルスτ’(
n−1)の補間値Δτn−1を下記式に基いて算出する
The previous divided pulse τ'(
An interpolated value Δτn-1 of n-1) is calculated based on the following formula.

Δτn−1”’τ°(n)−τ’ (n−1)lハN;
分割数で そして、前回の4個の分割パルスτ’(n−1)をこの
補間値Δτ。−1で漸次補間するよう、ステップSC5
で各分割パルスτ’(n−1)に最初のものから順次Δ
τ  、2−Δτ  、3・Δτ  、4n−1n−I
      n−1 ・Δτ。−1を加算し、ステップSC6でこの各分割パ
ルスを各相毎に複数個N (N−4)のスイッチング時
間レジスタに各々格納して、ステップSC7この各分割
パルスτ’(n−1)を記憶して、リターンする。
Δτn-1"'τ°(n)-τ'(n-1)lhaN;
The number of divisions is then the previous four divided pulses τ'(n-1) as this interpolated value Δτ. -1 to perform gradual interpolation, step SC5
Δ for each divided pulse τ'(n-1) sequentially from the first one.
τ, 2-Δτ, 3・Δτ, 4n-1n-I
n-1 ・Δτ. -1 is added, and in step SC6, each divided pulse is stored in a plurality of N (N-4) switching time registers for each phase, and in step SC7, each divided pulse τ'(n-1) is Remember and return.

また、第11図の制御フローは、第12図に示す如く分
割パルスτ′を演算、記憶した期間T。
Furthermore, the control flow in FIG. 11 is based on the period T during which the divided pulse τ' was calculated and stored as shown in FIG.

から2期間To目にこの各分割パルスτ°で各トランジ
スタ(Tra)〜(Trc’)をON制御するものであ
り、その制御周期To°は、第11図の制御フローの演
算周期Toのl/N(Nは分割数)である。
Each of the transistors (Tra) to (Trc') is controlled to be turned on by each divided pulse τ° in the second period To from 2nd period To, and the control period To° is equal to l of the calculation period To of the control flow in FIG. /N (N is the number of divisions).

該制御フローでは、ステップSDIで第13図に示す如
く第1番目のスイッチング時間レジスタに格納した各相
毎の分割パルスτ′を読込んだ後、ステップSD2でス
イッチング時間レジスタをシフトして、ステップSD3
でその読込んだ分割パルスτ’ (n−1)で対応する
トランジスタ(Tra)〜(Trc’)をON制御して
リターンし、以下、同様にして制御周期TO“毎に順次
第2番目、第3番目、第4番目のスイッチング時間レジ
スタに格納した各相毎の分割パルスを読込んで、各トラ
ンジスタ(Tra)〜(Trc ’ )をON制御する
ことを繰返す。
In this control flow, as shown in FIG. 13, the divided pulse τ' for each phase stored in the first switching time register is read in step SDI, and then the switching time register is shifted in step SD2. SD3
Then, the corresponding transistors (Tra) to (Trc') are turned on with the read divided pulse τ' (n-1) and the process returns.Then, in the same manner, the second, Reading the divided pulses for each phase stored in the third and fourth switching time registers and controlling each transistor (Tra) to (Trc') to turn on is repeated.

したがって、上記変形例では、第12図に示す如く、例
えば真中の期間Toでは、トランジスタのON時間τ(
n)を4分割した分割パルスτ°(n)が最初の周期T
“0で出力されると、次の周期T’oではこの分割パル
スよりも補間値Δτ。−1だけ大きい分割パルスが出力
されることが制御周期T°0で繰返されるので、第14
図に示す如く、等価的なキャリア周波数に対応する制御
周期T°0での出力電圧の平均値に対して、波形の再現
性を良好にできる。
Therefore, in the above modification, as shown in FIG. 12, for example, in the middle period To, the ON time of the transistor τ(
The divided pulse τ°(n) obtained by dividing n) into four is the first period T
If “0” is output, in the next period T'o, a divided pulse that is larger than this divided pulse by an interpolated value Δτ.-1 is output repeatedly in the control period T°0, so the 14th
As shown in the figure, good reproducibility of the waveform can be achieved with respect to the average value of the output voltage at the control period T°0 corresponding to the equivalent carrier frequency.

さらに、第15図は他の変形例を示し、各トランジスタ
(Tra)〜(Trc’)のON時間の分割を等幅ノく
ルスで行うか、不等幅パルスで行うかを、そのON時間
の変化の度合や信号波の位相に応じて適宜選択して行っ
たものである。
Furthermore, FIG. 15 shows another modification example, and it is possible to determine whether the ON time of each transistor (Tra) to (Trc') is divided by equal-width pulses or by unequal-width pulses. The selection is made as appropriate depending on the degree of change in the signal wave and the phase of the signal wave.

つまり、同図では、信号波(図中破線で示す)の位相の
傾きの大きい範囲では、ON時間の分割を不等幅パルス
で行い、傾きの小さい範囲では、ON時間の分割を等幅
パルスで行うようにしている。
In other words, in the figure, in the range where the phase slope of the signal wave (indicated by the broken line in the figure) is large, the ON time is divided by unequal width pulses, and in the range where the slope is small, the ON time is divided by equal width pulses. I try to do it with

この変形例では、傾きの大きい位相範囲では、等幅パル
スで分割する場合に比べて波形の再現性の向上を図るこ
とができると共に、傾きの小さい位相範囲では、位相の
再現性を良好に確保しながら、不等幅パルスで分割する
場合に比べて、補間値の演算を不要にして演算、処理時
間を節約することができる効果を有する。
In this modified example, in the phase range with a large slope, it is possible to improve the waveform reproducibility compared to dividing by equal width pulses, and in the phase range with a small slope, good phase reproducibility can be ensured. However, compared to the case where pulses are divided by unequal width pulses, the calculation and processing time can be saved by eliminating the need to calculate interpolated values.

尚、上記実施例では、PWM制御パターンを、電圧ベク
トル制御による場合の関係式(4)に基いて求めたが、
三角波比較方式などの他のPWM制御方式による場合の
関係式に基いて求めてもよいのは勿論である。
In the above embodiment, the PWM control pattern was obtained based on the relational expression (4) in the case of voltage vector control.
Of course, it may be determined based on the relational expression for other PWM control methods such as the triangular wave comparison method.

(発明の効果) 以上説明したように、本発明のインバータのパルス幅変
調制御装置によれば、キャリア周波数に応じた演算周期
で繰返し演算されるスイッチング素子のON時間を複数
個のパルスに分割し、この分割パルスでもって各スイッ
チング素子をON制御したので、スイッチング素子のO
N時間の演算に比較的長い時間を要する場合にも、キャ
リア周波数を等価的に高くできて、例えば低価格で回路
構成の簡易な1チツプマイコンを使用た場合にも、三相
交流波形を精密に波形制御できて、電磁騒音の低減、モ
ータ効率の上昇を図ることができる。
(Effects of the Invention) As explained above, according to the pulse width modulation control device for an inverter of the present invention, the ON time of the switching element, which is repeatedly calculated at the calculation cycle according to the carrier frequency, is divided into a plurality of pulses. , Since each switching element was controlled to be turned on using this divided pulse, the O of the switching element was
Even if it takes a relatively long time to calculate N hours, the carrier frequency can be equivalently increased, and even if a low-cost, simple-circuit one-chip microcontroller is used, for example, three-phase AC waveforms can be precisely generated. waveform control, reducing electromagnetic noise and increasing motor efficiency.

特に、各スイッチング素子(Tra) 〜(Trc’)
のON時間の分割を、予め固定設定した複数個のパルス
に等分割するときには、そのON時間の分割に要する時
間を一層短縮できて、より一層高いキャリア周波数での
PWM制御を行うことができる。
In particular, each switching element (Tra) ~ (Trc')
When the ON time is equally divided into a plurality of preset fixed pulses, the time required for dividing the ON time can be further shortened, and PWM control can be performed at an even higher carrier frequency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第15図は本発明の実施例を示し、第1図
は全体概略構成図、第2図は電気回路図、第3図は電圧
形インバータの各種状態を8種の電圧ベクトルで表示し
た説明図、第4図は電圧ベクトルの時間積分の複素平面
上での軌跡を円軌跡に近付けるための電圧ベクトル制御
の説明図、第5図(イ)〜(ニ)は各々角度φの0≦φ
≦π/3の範囲内で取り得るPWM制御パターンの種類
の説明図、第6図及び第7図は各々1チツプマイコンに
よる各トランジスタのON/OFF制御を示すフローチ
ャート図、第8図はキャリア周波数が等価的に高くなっ
た説明図、第9図は作動説明図である。 第10図ないし第14図は変形例を示し、第10図及び
第11図は各トランジスタのON/OFF制御を示すフ
ローチャート図、第12図は分割パルスの補間の様子の
説明図、第13図は作動説明図、第14図は波形の再現
性の様子の説明図である。また、第15図は他の変形例
を示す等幅パルスでの分割と不等幅での分割とを選択す
る信号波の位相範囲を示す説明図である。さらに、第1
6図は従来例を示す説明図である。 (2)・・・三相巻線、(3)・・・電圧形インバータ
、(4)・・・ブリッジ回路、(Tra)〜(Trc”
)・・・トランジスタ、(8)・・・1チツプマイコン
、(10)・・・演算手段、(11)・・・分割手段、
(12)・・・制御手段。 fJ3図 / / 第4図 第1rf!J (ブリッジ口2r) 第2図 (イ)         (ロ) 電圧ベクトル   Vo + V4ゆV6    V4
◆VS、Vq@トラ、:/ジス7Ta011     
  111b相)−5);X?Tb  OO1011C
相トラノじス9TCOOOO○    1第 ピ (ハ)         (ニ) 7    V7+V6+V4V6−J−■◆v01図 第10図 第 11  図 手続補正書(方式) 昭和63年8月4日 1、事件の表示 昭和63年 特 許 願 第95200号2、発明の名
称 インバータのパルス幅変調制御装置 3、補正をする者 事件との関係  特許出願人 住  所  大阪府大阪市北区中崎西2丁目4番12号
梅田センタービル 名  称  (285)  ダイキン工業株式会社代表
者  山 1)  稔 生代理人 8550電06 (445) 2128& 
補正命令の日付 7、補正の内容 明細書の第2頁の第4行目と第5行目との間に、「3、
発明の詳細な説明」を加入する。 以上
Figures 1 to 15 show embodiments of the present invention. Figure 1 is a general schematic diagram, Figure 2 is an electric circuit diagram, and Figure 3 shows various states of the voltage source inverter using eight types of voltage vectors. The displayed explanatory diagrams, Fig. 4, are explanatory diagrams of voltage vector control to bring the locus of the time integral of the voltage vector on the complex plane closer to a circular locus, and Figs. 5 (a) to (d) each show the angle φ 0≦φ
An explanatory diagram of the types of PWM control patterns that can be taken within the range of ≦π/3, Figures 6 and 7 are flowcharts each showing ON/OFF control of each transistor by a 1-chip microcomputer, and Figure 8 is a diagram showing the carrier frequency FIG. 9 is an explanatory diagram showing an equivalently higher position, and FIG. 9 is an explanatory diagram of the operation. 10 to 14 show modified examples, FIGS. 10 and 11 are flowcharts showing ON/OFF control of each transistor, FIG. 12 is an explanatory diagram of interpolation of divided pulses, and FIG. 13 14 is an explanatory diagram of the operation, and FIG. 14 is an explanatory diagram of the waveform reproducibility. Further, FIG. 15 is an explanatory diagram showing a phase range of a signal wave in which division by equal width pulses and division by unequal width pulses are selected, showing another modification. Furthermore, the first
FIG. 6 is an explanatory diagram showing a conventional example. (2)...Three-phase winding, (3)...Voltage source inverter, (4)...Bridge circuit, (Tra) to (Trc"
)...Transistor, (8)...1-chip microcomputer, (10)...Calculating means, (11)...Dividing means,
(12)...control means. fJ3 figure/ / Figure 4 1st rf! J (Bridge port 2r) Figure 2 (A) (B) Voltage vector Vo + V4YV6 V4
◆VS, Vq@Tora, :/Jisu7Ta011
111b phase)-5);X? Tb OO1011C
Sotra No Jis9TCOOOO○ 1st P(c)(d) 7 V7+V6+V4V6-J-■◆v01 Figure 10 Figure 11 Figure Procedure Amendment (Method) August 4, 1988 1, Incident Display 1988 Year: Patent Application No. 95200 2, Name of the invention: Inverter pulse width modulation control device 3, Relationship with the person making the amendment: Patent applicant address: Umeda Center Building, 2-4-12 Nakazaki Nishi, Kita-ku, Osaka-shi, Osaka Prefecture Name (285) Daikin Industries, Ltd. Representative Yama 1) Minoru Agent 8550den06 (445) 2128&
On date 7 of the amendment order, between the fourth and fifth lines of the second page of the statement of contents of the amendment, "3,
Add a detailed description of the invention. that's all

Claims (2)

【特許請求の範囲】[Claims] (1)三相巻線(2)に接続され、複数個のスイッチン
グ素子(Tra)〜(Trc’)を有するブリッジ回路
(4)を備え、該ブリッジ回路(4)の各スイッチング
素子(Tra)〜(Trc’)のON/OFF動作によ
り直流をパルス幅変調して上記三相巻線(2)に三相交
流電圧を印加するようにしたインバータのパルス幅変調
制御装置であって、キャリア周波数に応じた演算周期で
上記各スイッチング素子(Tra)〜(Trc’)のO
N時間を演算する演算手段(10)と、該演算手段(1
0)で演算された各スイッチング素子(Tra)〜(T
rc’)のON時間を複数個のパルスに分割する分割手
段(11)と、該分割手段(11)で分割された複数個
のパルスで上記各スイッチング素子(Tra)〜(Tr
c’)をON制御する制御手段(12)とを備えたこと
を特徴とするインバータのパルス幅変調制御装置。
(1) A bridge circuit (4) connected to the three-phase winding (2) and having a plurality of switching elements (Tra) to (Trc'), each switching element (Tra) of the bridge circuit (4) This is a pulse width modulation control device for an inverter, which applies a three-phase AC voltage to the three-phase winding (2) by pulse width modulating the DC by ON/OFF operation of ~(Trc'), O of each of the above switching elements (Tra) to (Trc') at a calculation period according to
a calculation means (10) for calculating N time;
Each switching element (Tra) to (T
a dividing means (11) for dividing the ON time of rc') into a plurality of pulses, and a plurality of pulses divided by the dividing means (11) to divide the ON time of each of the switching elements (Tra) to (Tr).
1. A pulse width modulation control device for an inverter, characterized in that it comprises a control means (12) for controlling ON of the pulse width modulation control device (c').
(2)分割手段(11)は、各スイッチング素子(Tr
a)〜(Trc’)のON時間を予め固定設定した複数
個のパルスに等分割するものである請求項(1)記載の
インバータのパルス幅変調制御装置。
(2) The dividing means (11) includes each switching element (Tr
The pulse width modulation control device for an inverter according to claim 1, wherein the ON time of a) to (Trc') is equally divided into a plurality of preset fixed pulses.
JP63095200A 1988-04-18 1988-04-18 Inverter pulse width modulation controller Expired - Lifetime JP2705093B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63095200A JP2705093B2 (en) 1988-04-18 1988-04-18 Inverter pulse width modulation controller
AU33084/89A AU621868B2 (en) 1988-04-18 1989-04-17 Pulse width modulation control unit of inverter
DE68916684T DE68916684T2 (en) 1988-04-18 1989-04-18 Pulse width modulation control unit for inverters.
ES89303871T ES2056213T3 (en) 1988-04-18 1989-04-18 CONTROL UNIT FOR IMPULSE WIDTH MODULATION OF AN INVERTER.
EP89303871A EP0338798B1 (en) 1988-04-18 1989-04-18 Pulse width modulation control unit of inverter
US07/340,023 US4989128A (en) 1988-04-18 1989-04-18 Pulse width modulation control unit of inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63095200A JP2705093B2 (en) 1988-04-18 1988-04-18 Inverter pulse width modulation controller

Publications (2)

Publication Number Publication Date
JPH01268457A true JPH01268457A (en) 1989-10-26
JP2705093B2 JP2705093B2 (en) 1998-01-26

Family

ID=14131111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63095200A Expired - Lifetime JP2705093B2 (en) 1988-04-18 1988-04-18 Inverter pulse width modulation controller

Country Status (1)

Country Link
JP (1) JP2705093B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702121A (en) * 2017-09-29 2018-10-23 深圳市大疆灵眸科技有限公司 Horizontal stage electric machine control method and corresponding holder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59209069A (en) * 1983-04-29 1984-11-27 ウエスチングハウス エレクトリック コ−ポレ−ション Static frequency converter
JPS6135167A (en) * 1984-07-25 1986-02-19 Sanyo Electric Co Ltd Controller for inverter
JPS62118774A (en) * 1985-11-18 1987-05-30 Toshiba Corp Pulse width modulation signal generation system for inverter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59209069A (en) * 1983-04-29 1984-11-27 ウエスチングハウス エレクトリック コ−ポレ−ション Static frequency converter
JPS6135167A (en) * 1984-07-25 1986-02-19 Sanyo Electric Co Ltd Controller for inverter
JPS62118774A (en) * 1985-11-18 1987-05-30 Toshiba Corp Pulse width modulation signal generation system for inverter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702121A (en) * 2017-09-29 2018-10-23 深圳市大疆灵眸科技有限公司 Horizontal stage electric machine control method and corresponding holder

Also Published As

Publication number Publication date
JP2705093B2 (en) 1998-01-26

Similar Documents

Publication Publication Date Title
Lee et al. A novel overmodulation technique for space-vector PWM inverters
KR20010014850A (en) Modified space vector pulse width modulation technique to reduce dc bus ripple effect in voltage source inverters
CN109429541B (en) Inverter control method and device and inverter
JP4054000B2 (en) Control device and control method for inverter for driving three-phase motor
Murai et al. PWM strategy for high frequency carrier inverters eliminating current clamps during switching dead-time
JPH03207273A (en) Controller for modulating pulse width of inverter
Rojas et al. Neutral-point-clamped inverter with improved voltage waveform and control range
AU621868B2 (en) Pulse width modulation control unit of inverter
JP2003134845A (en) Control circuit for power conversion device
JPH01268457A (en) Pulse-width modulation control apparatus of inverter
Gupta et al. A general space vector PWM algorithm for a multilevel inverter including operation in overmodulation range, with a detailed modulation analysis for a 3-level NPC inverter
JP2021112072A (en) Rotary electric machine control apparatus
JPH01303093A (en) Controller for pulse width modulation of inverter
JP2569724B2 (en) Inverter pulse width modulation controller
JP2754519B2 (en) Three-level inverter device
JPH01303063A (en) Pulse width modulation controller for inverter
JPH077959A (en) Controlling method for pwm inverter
JP2522076B2 (en) Inverter pulse width modulation controller
JPH03207272A (en) Controller for modulating pulse width of inverter
Dholakia et al. A simple carrier-based implementation for a general 3-level inverter using nearest three space vector pwm approach
JP3381862B2 (en) Inverter pulse width modulation method and apparatus
JPH01298962A (en) Pulse width modulation controller for inverter
JP3234961B2 (en) Single-phase NPC inverter device
JP3133537B2 (en) PWM control device for AC motor
JP3289281B2 (en) Inverter pulse width modulation control method and device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11