JPH01268042A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01268042A JPH01268042A JP9550688A JP9550688A JPH01268042A JP H01268042 A JPH01268042 A JP H01268042A JP 9550688 A JP9550688 A JP 9550688A JP 9550688 A JP9550688 A JP 9550688A JP H01268042 A JPH01268042 A JP H01268042A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- conductive film
- etching
- semiconductor substrate
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造技術に関し、特に配線の接
続信頼性向上に適用して有効な技術に関するものである
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technology for manufacturing semiconductor devices, and particularly to a technology that is effective when applied to improving interconnection reliability.
半導体装置の高集積化に伴って配線が微細化されるよう
になると、上層の配線と下層の配線、あるいは配線と基
板とを接続するだめのコンタクトホールのアスペクト比
(コンタクトホールの深さ/コンタクトホールの径)が
増大し、コンタクトホールの内部における導電膜の被着
率が低下するために0、配線の接続信頼性が低下するよ
うになってきた。As semiconductor devices become more highly integrated and interconnects become finer, the aspect ratio (contact hole depth/contact As the diameter of the hole increases and the deposition rate of the conductive film inside the contact hole decreases, the connection reliability of the wiring has decreased.
その対策として、コンタクトホールの断面形状をテーバ
状にすることによって導電膜の被着率向上を図る、いわ
ゆるテーバエツチング技術が実用化されている。As a countermeasure against this problem, a so-called Taber etching technique has been put into practical use, which aims to improve the deposition rate of the conductive film by making the cross-sectional shape of the contact hole tapered.
上記テーバエツチング技術については、例えば1984
年4月発行、「ソリッドステイト・テクノロジー、“S
i酸化膜の選択的反応性イオンエツチング″ (5ol
id 5tate Technology″5elec
t−ive Reactive Ion Etchin
g of Sin、’) J に記載−があり、テーパ
エツチング技術の具体例として、コンタクトホールの中
途までを等方的にウェットエツチングした後、異方性の
高いドライエツチングで残部を垂直にエツチングする方
法や、コンタクトホールの中途までを垂直にドライエツ
チングした後、アッシングによりレジストマスクを後退
させ、追加のドライエツチングを行う方法などが説明さ
れている。Regarding the above-mentioned Taber etching technology, for example, in 1984
Published in April, “Solid State Technology,”
i Selective reactive ion etching of oxide film (5ol
id 5tate Technology”5elec
t-ive Reactive Ion Etchin
g of Sin,') J, as a specific example of the taper etching technique, isotropically wet-etching up to the middle of the contact hole, and then vertically etching the rest using highly anisotropic dry etching. It also describes a method of performing vertical dry etching up to the middle of a contact hole, then retreating the resist mask by ashing, and performing additional dry etching.
しかし、本発明者の検討によれば、上記した従来のテー
パエツチング技術は、エツチングの繰り返しにより、コ
ンタクトホール底部の径が当初のレジストマスク寸法よ
りも拡大されてしまうという欠点がある。However, according to studies by the present inventors, the conventional taper etching technique described above has a drawback in that the diameter of the bottom of the contact hole becomes larger than the original resist mask dimension due to repeated etching.
このようなコンタクトホール径とレジストマスク寸法と
の誤差は、たとえそれが極めて僅かな場合であっても、
コンタクトホール同士の間隔が極めて狭い高密度集積回
路においては、配線間の短絡を引き起こすことになる。Even if the error between the contact hole diameter and the resist mask dimension is extremely small,
In high-density integrated circuits in which the distance between contact holes is extremely narrow, short circuits between wiring lines may occur.
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、断面がテーパ状のコンタクトホールを
形成するに際し、その寸法精度を向上させることのでき
る技術を提供することにある。The present invention has been made in view of the above-mentioned problems, and its purpose is to provide a technique that can improve the dimensional accuracy when forming a contact hole having a tapered cross section. .
本発明の前記並びにその他の目的と新規な特徴とは、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、まず、レジストマスクの寸法通りの径を有す
るコンタクトホールを形成し、その後、上記コンタクト
ホールの中途までを導電膜で孔埋めし、次いで、上記導
電膜よりも上方のコンタクトホール径をエツチングで拡
大することによって断面がテーパ状のコンタクトホール
を形成する方法である。That is, first, a contact hole having a diameter matching the dimensions of the resist mask is formed, and then the contact hole is filled up to the middle with a conductive film, and then the diameter of the contact hole above the conductive film is etched. This is a method of forming a contact hole with a tapered cross section by enlarging it.
上記した手段によれば、コンタクトホール内部の導電膜
で孔埋めされた部分がエツチングされないので、当該部
分は、レジストマスクの寸法通りの径が維持される。According to the above-mentioned means, since the portion filled with the conductive film inside the contact hole is not etched, the diameter of the portion is maintained as per the dimension of the resist mask.
〔実施例1〕
第1図(a)〜(6)は、本発明の一実施例である半導
体装置の製造方法を示す半導体基板の要部断面図である
。[Embodiment 1] FIGS. 1(a) to 1(6) are sectional views of essential parts of a semiconductor substrate showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
本実施例1は、例えばMO3形半導体装置の製造方法に
適用されたものであり、以下、その工程を第1図(a)
〜(d)に従って説明する。The first embodiment is applied, for example, to a method of manufacturing an MO3 type semiconductor device, and the process will be described below as shown in FIG. 1(a).
This will be explained according to (d).
まず、所定の抵抗率を有するシリコン単結晶からなる半
導体基板(以下、基板という)1の表面に常法に従って
フィールド絶縁膜2、ゲート酸化膜3、ゲート電極4、
拡散層5a、5bを形成した後、基板1の表面にリンケ
イ酸ガラス(PSG)などからなる絶縁膜6を被着する
。First, a field insulating film 2, a gate oxide film 3, a gate electrode 4, a field insulating film 2, a gate oxide film 3, a gate electrode 4,
After forming the diffusion layers 5a and 5b, an insulating film 6 made of phosphosilicate glass (PSG) or the like is deposited on the surface of the substrate 1.
次に、上記絶縁膜6の表面にホトレジスト7を被着し、
コンタクトホールを形成すべき箇所をエツチングして開
口部8.8を形成する(第1図(a))。Next, a photoresist 7 is deposited on the surface of the insulating film 6,
The location where the contact hole is to be formed is etched to form an opening 8.8 (FIG. 1(a)).
次に、上記ホトレジスト7をマスクに用い、開口部8.
8から露出している絶縁膜6およびその下方のゲート酸
化膜3をエツチングで除去し、基板1の拡散層5a、5
bに達するコンタクトホール9.9を形成する(第1図
(5))。Next, using the photoresist 7 as a mask, the openings 8.
The insulating film 6 exposed from the substrate 8 and the gate oxide film 3 below it are removed by etching, and the diffusion layers 5a, 5 of the substrate 1 are removed.
A contact hole 9.9 is formed to reach point b (FIG. 1(5)).
このエツチング工程では、例えば、反応性イオンエツチ
ングなどのような異方性の高いドライエツチング法を用
い、コンタクトホール9の径を開口部8の径と一致させ
る。In this etching process, a highly anisotropic dry etching method such as reactive ion etching is used to match the diameter of the contact hole 9 with the diameter of the opening 8.
次に、高融点金属あるいは低抵抗ポリシリコンなどの導
電膜10を選択的に被着し、コンタクトホール9の中途
までを導電膜10で孔埋めするく第1図(C))。Next, a conductive film 10 made of a high melting point metal or low resistance polysilicon is selectively deposited, and the contact hole 9 is filled up to the middle with the conductive film 10 (FIG. 1C).
この工程では、例えば光選択CVD法や低温エピタキシ
ャル成長法などの低温成膜方法を用いることにより、熱
によるホトレジスト7の変質を防止する。その際、コン
タクトホール9の内部に被着される導電膜lOの膜厚は
、ゲート酸化膜3よりも厚くするのがよい。In this step, a low-temperature film forming method such as a photo-selective CVD method or a low-temperature epitaxial growth method is used to prevent deterioration of the photoresist 7 due to heat. At this time, the thickness of the conductive film 1O deposited inside the contact hole 9 is preferably made thicker than the gate oxide film 3.
次に、例えば、ウェットエツチングなどのような等方性
の高いエツチング法を用い、コンタクトホール9の内部
の絶μ膜6をエツチングすることにより、コンタクトホ
ール9の径を開口部8の径よりも大きくする(第1図(
d))。Next, by etching the absolute μ film 6 inside the contact hole 9 using a highly isotropic etching method such as wet etching, the diameter of the contact hole 9 is made smaller than the diameter of the opening 8. Increase the size (Figure 1 (
d)).
このエツチング工程では、絶縁膜6と導電膜10との選
択比を高くすることにより、導電膜10が過剰にエツチ
ングされるのを防止する。In this etching step, by increasing the selectivity between the insulating film 6 and the conductive film 10, the conductive film 10 is prevented from being excessively etched.
最後に、ホトレジスト7を除去することにより、導電膜
lOの上方の断面形状がテーバ状をなすコンタクトボー
ル9が得られる。Finally, by removing the photoresist 7, a contact ball 9 having a tapered cross-sectional shape above the conductive film 10 is obtained.
このように、本実施例1によれば、次の効果を得ること
ができる。As described above, according to the first embodiment, the following effects can be obtained.
(1)、あらかじめフンタクトホール9の中途までを導
電膜10で孔埋めした後、その上方の絶縁膜6を等方向
にエツチングするようにしたので、導電膜10で孔埋め
された部分の径を開口部8の径と一致させることができ
る。(1) After filling the hole 9 up to the middle with the conductive film 10 in advance, the insulating film 6 above it is etched in the same direction, so that the diameter of the part filled with the conductive film 10 is can be made to match the diameter of the opening 8.
(2)、上記(1)により、コンタクトホール9の寸法
精度が向上し、1lJP接するコンタクトホール9.9
同士の間隔が極めて狭い場合であっても、配線の短絡を
確実に防止することができる。(2) Due to the above (1), the dimensional accuracy of the contact hole 9 is improved, and the contact hole 9.9 in contact with 1lJP is
Even if the distance between the wires is extremely narrow, short circuits in the wires can be reliably prevented.
(3)、上記(2)により、配線の微細化が促進され、
半導体装置の高密度化、高集積化が達成される。(3) The above (2) promotes the miniaturization of wiring,
High density and high integration of semiconductor devices can be achieved.
(4)、ホトレジスト7が変質しない低温条件で導電膜
10をコンタクトホール9の内部に被着するようにした
ので、マスク工程が一回で済み、コンタクトホール9を
形成する工程のスルーブツトが向上する。(4) Since the conductive film 10 is deposited inside the contact hole 9 under low temperature conditions where the photoresist 7 does not deteriorate, only one masking process is required, improving the throughput of the process of forming the contact hole 9. .
〔実施例2〕
第2図(a)〜(b)は、本発明の他の実施例である半
導体装置の製造方法を示す半導体基板の要部断面図であ
る。[Embodiment 2] FIGS. 2(a) and 2(b) are sectional views of essential parts of a semiconductor substrate showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.
本実施例2は、コンタクトホール9を導電膜10で孔埋
めする工程までは前記実施例1と同様であるため、以下
、その後の工程のみを説明する。The second embodiment is the same as the first embodiment up to the step of filling the contact hole 9 with the conductive film 10, so only the subsequent steps will be described below.
すなわち、光選択CVD法や低温エピタキシャル成長法
などの低温成膜方法を用いてコンタクトホール9の中途
までを導電膜10で孔埋めした後、エラをングガスに酸
素やオゾンを混合したドライエツチング、すなわちアッ
シング(灰化)によってホトレジスト7を後退させ、開
口部8の径を犬きくする (第2図(a)ン。That is, after filling the contact hole 9 up to the middle with a conductive film 10 using a low-temperature film forming method such as a photo-selective CVD method or a low-temperature epitaxial growth method, dry etching (ashing) is performed using a mixture of oxygen or ozone in the etching gas. (ashing) causes the photoresist 7 to retreat, thereby increasing the diameter of the opening 8 (see Fig. 2(a)).
次に、拡大した開口部8から露出している絶縁膜6をエ
ツチングすることにより、実施例1の場合と同じように
、導電膜10の上方の断面形状がテーバ状をなすコンタ
クトホール9が得られる(第2図(ハ))。Next, by etching the insulating film 6 exposed through the enlarged opening 8, a contact hole 9 having a tapered cross-sectional shape above the conductive film 10 is obtained, as in the case of Example 1. (Figure 2 (c)).
このように、本実施例2の場合においても、あらかじめ
コンタクトホール9の中途までを導電膜10を孔埋めし
た後、その上方の絶縁膜6をエツチングするようにした
ので、導電膜10で孔埋めされた部分の径を開口部8の
径と一致させることができるなど、前述した実施例1の
場合と同様の効果を得ることができる。In this way, also in the case of the second embodiment, since the contact hole 9 is filled up to the middle with the conductive film 10 in advance and the insulating film 6 above it is etched, the hole is filled with the conductive film 10. It is possible to obtain the same effects as in the case of the first embodiment described above, such as being able to match the diameter of the opened portion with the diameter of the opening 8.
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。As above, the invention made by the present inventor has been specifically explained based on Examples, but the present invention is not limited to the above-mentioned Examples, and it is understood that various changes can be made without departing from the gist thereof. Needless to say.
例えば、実施例1.2では、配線と基板とを接続するた
めのコンタクトホールに適用した場合について説明した
が、上層の配線と下層の配線とを接続するためのコンタ
クトホールに適用することもできる。For example, in Example 1.2, the case where the application is applied to a contact hole for connecting a wiring and a substrate is described, but it can also be applied to a contact hole for connecting an upper layer wiring and a lower layer wiring. .
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、所定の集積回路が形成された基板上の配線間
、または基板と配線との間を接続するためのコンタクト
ホールを形成するに際し、まず、基板の表面に被着形成
されたレジストマスクの寸法通りの径を有するコンタク
トホールを形成した後、コンタクトホールの中途までを
導電膜で孔埋めし、次いで、導電膜よりも上方のコンタ
クトホール径をエツチングで拡大することにより、導電
膜で孔埋めされた部分のコンタクトホール径をレジスト
マスクの寸法と一致させることができるので、断面がテ
ーバ状のコンタクトホールを形成する際の寸法精度を向
上させることができる。That is, when forming a contact hole for connecting between wirings on a substrate on which a predetermined integrated circuit is formed, or between a substrate and wirings, first, the dimensions of the resist mask formed on the surface of the substrate are determined. After forming a contact hole with the same diameter, the middle of the contact hole is filled with a conductive film, and then the diameter of the contact hole above the conductive film is enlarged by etching. Since the diameter of the contact hole can be made to match the dimension of the resist mask, the dimensional accuracy when forming a contact hole having a tapered cross section can be improved.
第1図(a)〜(6)は、本発明の一実施例である半導
体装置の製造方法を示す半導体基板の要部断面図、第2
図(a)〜ら)は、本発明の他の実施例である半導体装
置の製造方法を示す半導体基板の要部断面図である。
1・・・半導体基板、2・・・フィールド絶縁膜、3・
・・ゲート酸化膜、4・・・ゲート電極、5a、5b・
・・拡散層、6・・・絶縁膜、7・・・ホトレジスト、
8・・・開口部、9・・・コンタクトホール、10・・
・導電膜。
第1図
第1図
第 2 図1(a) to 1(6) are cross-sectional views of main parts of a semiconductor substrate showing a method of manufacturing a semiconductor device according to an embodiment of the present invention, and FIG.
Figures (a) to (a) are sectional views of essential parts of a semiconductor substrate showing a method of manufacturing a semiconductor device according to another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... Field insulating film, 3...
... Gate oxide film, 4... Gate electrode, 5a, 5b.
... Diffusion layer, 6... Insulating film, 7... Photoresist,
8... Opening, 9... Contact hole, 10...
・Conductive film. Figure 1 Figure 1 Figure 2
Claims (1)
、または前記半導体基板と配線との間を接続するための
コンタクトホールを形成するに際し、前記半導体基板の
表面に被着形成されたレジストマスクの寸法通りの径を
有するコンタクトホールを形成した後、前記コンタクト
ホールの中途までを導電膜で孔埋めし、次いで、前記導
電膜よりも上方のコンタクトホール径をエッチングで拡
大することを特徴とする半導体装置の製造方法。 2、レジストマスクの耐熱温度よりも低い温度でコンタ
クトホールの孔埋めを行うことを特徴とする請求項1記
載の半導体装置の製造方法。[Claims] 1. When forming a contact hole for connecting between wirings on a semiconductor substrate on which a predetermined integrated circuit is formed, or between the semiconductor substrate and wirings, a contact hole is formed on the surface of the semiconductor substrate. After forming a contact hole having a diameter matching the dimensions of the deposited resist mask, the contact hole is filled up to the middle with a conductive film, and then the diameter of the contact hole above the conductive film is etched. A method for manufacturing a semiconductor device characterized by expanding the semiconductor device. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the contact hole is filled at a temperature lower than the allowable temperature limit of the resist mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9550688A JPH01268042A (en) | 1988-04-20 | 1988-04-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9550688A JPH01268042A (en) | 1988-04-20 | 1988-04-20 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01268042A true JPH01268042A (en) | 1989-10-25 |
Family
ID=14139478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9550688A Pending JPH01268042A (en) | 1988-04-20 | 1988-04-20 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01268042A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7238609B2 (en) | 2003-02-26 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
-
1988
- 1988-04-20 JP JP9550688A patent/JPH01268042A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7238609B2 (en) | 2003-02-26 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4879257A (en) | Planarization process | |
US4654113A (en) | Process for fabricating a semiconductor device | |
US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
US6211057B1 (en) | Method for manufacturing arch air gap in multilevel interconnection | |
JPH0360055A (en) | Manufacturing method of integrated circuit | |
US6440839B1 (en) | Selective air gap insulation | |
US5437763A (en) | Method for formation of contact vias in integrated circuits | |
KR950012918B1 (en) | Contact filling method using secondary deposition of selective tungsten thin film | |
US20010034137A1 (en) | Semiconductor device and manufacturing method of the device | |
US6071812A (en) | Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes | |
US6465112B2 (en) | Method for fabricating semiconductor device | |
US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
US6413438B1 (en) | Method of forming via hole by dry etching | |
US6841467B2 (en) | Method for producing semiconductor device | |
JPH01268042A (en) | Manufacture of semiconductor device | |
US6835645B2 (en) | Method for fabricating semiconductor device | |
JPH0530065B2 (en) | ||
JPH10340952A (en) | Method for forming multilayer wiring in integrated circuit | |
US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
US6391766B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
KR100284283B1 (en) | Method of forming interconnection for semiconductor device | |
KR970011056B1 (en) | Semiconductor device and its manufacture | |
JP2005243978A (en) | Method for manufacturing semiconductor element | |
JPH01296644A (en) | Manufacture of semiconductor device | |
JPH04296030A (en) | Manufacture of semiconductor device |