JPH01265171A

JPH01265171A - テスト法

Info

Publication number: JPH01265171A
Application number: JP63093584A
Authority: JP
Inventors: Eiji Fujiwara; 英二藤原
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-04-18
Filing date: 1988-04-18
Publication date: 1989-10-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、高信頼化を目的とした２重化構成のシステム
、装置又は回路等に対しその機能等のテストを行なうテ
スト法に関するものである。

（従来の技術）シテスム、装置又は回路等（以下、系ともいう〉の高信
頼化の一手法として２重化構成による方法が考えられ、
近年のＬＳＩ化の進展に伴い、その採用が活発になって
きている。

このような２重化構成の系における従来のオンライン検
査及びテスト法としては、その２重化された系に、同一
テストデータを入力させてその出力をビット単位で比較
する手法が簡単な点から採用されている。しかし、テス
ト用のデータを生成することは、テスト対象となる系の
巨大化に伴い、まずまづ高価なものとなっており、次第
に非現実的になってきている。

そこで、テスト対象の回路構造に依存しない他の従来の
テスト法として、多くのランダムパターンを入力し、そ
の出力を時間的、空間的に圧縮して最終的に正解圧縮値
と比較する簡易テスト法が提案され、近年の３２ビツト
マイクロプロセツサ等のＶＬＳＩ中におけるＰＬＡ等の
組合せ回路に対するビルトインテスト法として採用され
はじめている。

このテスト法は、テストパターン及びその正解パターン
を作成する必要のないこと、ハードウェアによりテスト
パターンを自動作成することから高速なテストが実行で
きること、圧縮器として原始多項式（ｒ次）に基づく線
形フィードバックシフトレジスタ（以下ＬＦＳＲともい
う）を用いれば、十分長い異なるテスト入力に対し、ラ
ンダムな誤りは（１−２）の高い確率で（例えば、ｒ−
６で９９．９８４％）で検出可能である等の特長を有す
ることが知られている。

そして、２重化構成の系に上述の簡易テスト法を採用し
たものは、特願昭６２−６２１３号に開示されている。

このテスト法は、そのテスト対象の系を、全く同一構成
の２個の系とし、この系における双方の出力の圧縮値を
最終段階で比較するという方法である。

（発明が解決しようとする課題）従来の２重化構成の系に対するテスト法は、全く同一構
成の２個の系をテスト対象としたものであったため、双
方の系に同−設計ミス又は同一故障があった場合、前述
の２重化構成の系の双方の出力をビット単位で比較検査
するテスト法においても、また、上述の簡易テスト法に
おいても、その故障等を誤りなく検出することができな
いという問題点があった。また、２重化構成の系の双方
の出力を比較検査するテスト法では、テスト結果を常時
監視する必要があった。

本発明の目的は、このような２重化構成の系におけるテ
スト法の問題点を解決することにあり、出力が相補の関
係を有する２重化構成の系を被テスト対象として、高い
誤り検出能力を有するとともに予め決められた時点での
み監視すればテスト結果を得ることのできるテスト法を
提供することにある。

［発明の構成］（課題を解決するための手段）本発明は上記課題を解決するために、一方の装置の出力
が他方の装置の出力の補数の関係にある２重化構成の装
置を被テスト対象としたテスト法−であって、前記各Ｖ
Ｒ￥１へのテスト入力としてランダムパターンを生成す
るテスト用パターン生成器と、前記各装置に対応してそ
れぞれ設けられ前記テスト用パターン生成器からのテス
ト入力に伴う前記各装置からの出力を時間的に圧縮して
固有の圧縮値を生成する圧縮器と、前記テスト川１＜タ
ーン生成器からの前記各装置へのテスト入力終了時に前
記両圧縮器の出力を２を法として加粋する加算器と、該
加算器の加算結果が前記各装置へのランダムパターンの
パターン入力数に依存して決定される所定のパターンに
一致するか否かを比較する比較器とを有し、前記装置の
出力に誤りが存在して前記加算器の加算結果が、前記比
較器における所定のパターンに一致しないことにより前
記装置の故障を検出することを要旨とする。

（作用）上記構成において、相補の関係を有する２重化構成の各
装置の出力が同一構成の圧縮器に入力されてそれぞれ圧
縮される。次いで、各装置へのランダムパターンからな
るテストパターンの入力終了時に、それぞれの圧縮器の
出力の２を法とする加算結果が、テストパターンの入力
数に依存して決定される所定のパターンに一致するか否
かが監視されて、２重化構成の装置の正常性が高精度で
検出される。

（実施例）以下、本発明の実施例を第１図ないし第７図を参照して
説明する。

まず、この実施例に適用される装置等の基本的構成を概
略的に説明すると、第１図中、１は通常動作時のオンラ
イン入力、１０はテスト用パターン生成器、１１はその
出力、２０は被テスト対象としての２重化を構成する一
方の系、３０はその他方の系、２１．３１はそれぞれの
系２０．３０の出力、４０．５０は同一構成を有する圧
縮器、４１．５１はそれぞれの圧縮器４０．５０からの
出力、６０は２を法とする加算器（即ち、排他的−理和
回路）、６１はその出力、７０は比較器（マツチャー）
、７１は比較結果の出力信号である。

上記の被テスト対象としての系２０，３０は相補の関係
にあり、一方の系出力２１は常に他方の系出力３１の補
数の関係にあるものとする。このようにすることにより
、２つの系２０と３０とは通常異なる構造を有すること
となり、２ｍ化構成におりる前述の問題点、即ち、同−
設計ミス或いは同一故障における異常検出不能の問題点
が解決される。このような設計手法は、システム、装置
、回路等の設計レベルで通常みられることである。

いま、系２０又は３０へのオンライン人力１とテストパ
ターン人力１１とは、入力時に切替えられ、何れか一方
のみが入力するものとする。そして、テストパターン人
力１１をＸとし、一方の系２０の出力２１をＹ、他方の
系３０の出力３１をＹとする。テストパターン入力Ｘが
ｒビットからなるとすると、この疑似ランダムパターン
を生成するテスト用パターン生成器１０は、ｒ次の原始
多項式より構成されたＬＦＳＲであり、これにより、最
大（２’−１）個の相異なるランダムパターンを生成す
ることができる。このようなランダムパターン生成器の
構成は［宮用、右型、今井著°゛符号理論″昭晃堂、１
）１１６〜ｐ１３５Ｊに詳細に述べられている。

また、圧縮器４０．５０は、系２０又は３０の出力２１
．３１をにビットとすればに次の原始多項式から構成さ
れる並列入力ＬＦＳＲである。並列入力ＬＦＳＲに関し
ては、その構成が、［Ｋ。

（ｗａｓａｋｉ、　　“Ａ　ｎａｌｙｓｉｓ　　ａｎｄ
　　Ｐ　ｒｏｐｏｓａｌ　　ｏｒｓｉｇｎａｔｕｒ　　
ｃｉｒｃｕｉｔ　　ｆｏｒ　　Ｌ　Ｓ　Ｉ　　Ｔｅｓｔ
ｉｎｇ”ｒＥＥＥ　　　　Ｔｒａｎｓ、　Ｃｏａ＋ｐｕ
ｔｅｒ　　−Ａｉｄｅｄ　　　Ｄｅｓｉａｎ、ｖｏｌ、
７．魔１．ｐｐｓ４〜９０．Ｊａｎ。

１９８８Ｊに述べられている。さらに、圧縮器として原
始多項式を用いたＬＦＳＲを使う方が非原始多項式を用
いたＬ　Ｆ　Ｓ　Ｒより故障検出率の点で優れているこ
とが、ｒ　Ｔ、　Ｗ、　Ｗｉｌｌｉａｍｓ　、　Ｗ。

Ｄａｈｅｎ、　Ｍ、　Ｇｒｕｅｔｚｎｅｒ　　ａｎｄ　
Ｃ，ｗ、　５ｔａｒｋｅ”Ｂｏｕｎｄｓ　　ａｎｄ　　
ａｎａｌｙｓｉｓ　　ｏｆ　　ａｌｉａｓｉｎｏ　　ｅ
ｒｒｏｒｓ　　　ｉｎ　　　１ｉｎｅａｒ　　　ｆｅｅ
ｄｂａｃｋ　　　５ｈｉｒｔ　　　　ｒｅｇｉｓｔｅｒ
ｓ　ｔＥＥＥ　　Ｔｒａｎｓ、　Ｃｏｍｐｕｔｅｒ　−
Ａｉｄｅｄ　　Ｄｅｓｉｇｎ　、　ｖｏｌ　、　７．　
ｆｆｉ、１　、　ｐｐ７５〜８３．　Ｊａｎ。

１９８３Ｊに示されている。

２を法とする加算器６０は、具体的には、ｋ個の排他的
論理和ゲートからなっている。また、比較器７０はテス
ト用パターンのパターン入力数で決定される所定のパタ
ーンのマツチャーであり、基本的にはＡＮＤゲート（又
はＮＡＮＤゲート）であり、系２０又は３０の故障を検
出すれば、その出カフ１は“０″　（ＮＡＮＤゲートの
ときは“′１”）となるものである。

次に、以上のような構成からなるテスト装置を用いて、
具体的に４人力（Ｘｏ〜Ｘ３）、３出力（Ｖｏ　＝ＳＪ
２）の以下の論理式で表現される系を被テスト対象とし
て、そのテスト法を述べる。まず、系２０については、ｙｏ＝ｌマｏ　ｍ　（Ｘ１＋Ｘ２　・×３）ｙ、−又。

・又１・（Ｘ２＋Ｘ３）Ｖ２−Ｘｏ＋Ｘ１＋Ｘｔ＋Ｘａ　　　　　−（１１また
、系２０に対して相補関係にある系３０は、次式のよう
な論理関係を有している。

ｙ、＝−ｘｏ＋ｘ１　・（Ｘ２十７３）Ｖｌ−Ｘｏ　＋
Ｘ１＋又２”Ｘ３ｙ２−Ｘｏａｘ１１１×２・Ｘ３　　　３０１（２）第
２図は、上記（１）式の論理関係を有する系２０の回路
例を示しており、第３図は、上記（２）式の論理関係を
有する系３０の回路例を示している。第２図及び第３図
中、２はＯＲゲート、３はＮＯＲゲート、４は反転ゲー
トである。

これらの系出力（Ｖｏ−’／２）と（ｙｏ〜Ｖ２）は、
各圧縮器４０１５０へそれぞれ入力される。

第４図は、系２０の３出力に対応して３次の原始多項式％式％に基づ＜ＬＦＳＲからなる圧縮器４０．５０の回路例で
ある。第４図中、５はレジスタ、６は２又は３人カバリ
ティチエッカ−である。端子Ｃはクロックであり、クロ
ックが入力する毎にレジスタ内容は次段ヘシフトする。

第５図は、テスト用パターン生成器１０で生成されたテ
スト用の入力（Ｘｏ＝Ｘ３）に対して系出力（Ｖｏ−Ｖ
２）と（１０＝Ｖ２）及び各圧縮器４０．５０のレジス
タ内容（Ｒｏ”−Ｒ２）と（Ｒ１ｏ　−Ｒ１ｔ　）の関
係を示したものである。ここで、第ｉクロック目のＬＦ
ＳＲへの入力ＩＩとシフトレジスタの状態Ｓ１は、一般
に次の関係で表現できる。

Ｓ＋−１＋ΦＳｔ−＋・■ Ｓｏ　＝　Ｉｏ＠に−Ｔ　　　　　　　−（３１ここで
、Ｓト１は（ｉ−１）クロック目の状態、■は原始多項
式により規定される随伴行列、Ｋはシフトレジスタの初
期値である。随伴行列については　ｒ　Ｒ拳　Ａ　ｓｈ
　”　　Ｉ　　ｎｆｏｒｓａｔｉｏｎ　　　ｔｈｅｏｒ
ｙ”　　Ｊ　ｏｈｎＷｉｌｅｙ　　＆　　５ｏｎｓ　、
　Ｉｎｃ、１９６５．第５章」に述べられている。原始
多項式％式％により定まる上記の随伴行列Ｔは次のように表現される
。

また、第ｉクロック目の各県２０と３０の出力（Ｓ＋、
Ｓ＋’）の和Ｑは、系２０．３０中に誤りがないとき一
般に次式で表わすことができる。

Ｑ＝Ｓ　＋ｅＳ　＋’　−（１＋ｅｌ＋−＋・−ｒ’　
ｅｌ＋、＋・Ｔ２Φ・・・ΦＩａ−Ｔ’　Φに−Ｔ　　
）■（１＋■１１−１・ＴΦＩ　＋−＋・Ｔ２Φ・・・
ΦＩｏ−Ｔ’　　Φに−Ｔ　　）＝（１１中丁１）Φ（ｈ−１Φｌ　＋−＋　）・■Φ（
Ｉ　ｒ−ｘΦＩ　ｒ−ｔ　）・■２・・・■（ＩｎΦＩ
ｎ）・Ｔ（ −１−（ＩｅＴｅＴ’　ｅ・（ＥＩＴ”）・・・（５）ここでＩは３次のすべて１からなる行ベクトルであり、
従ってＱはクロック数ｉに依存し、入力値１１に依存し
ない。例えば、第５図ではｉ−３であるから、Ｑ＝１・（Ｉ■■Φ■２ΦＴ３）・・・（６）となる。従って、比較器７０では、りＯツク数ｉ＝３に
依存して決定される所定のパターン（１００）を検出す
るマツチャーを構成すればよい。

第６図は、圧縮器４０．５０の出力に対する２を法とす
る加算器であり、この回路例では３１１１の排他的論理
和ゲートからなっている。また、第７図は、比較２１７
０の回路例であり、加算器６０の出力が所定のパターン
（１００）に一致するか否かを検出する回路である。こ
れは１個のＡＮＤゲート（又はＮＡＮＤゲート）により
構成されている。第７図中、Ｓｔはタイミング信号であ
り、系２０．３０に所定のテスト入力が終了し、その結
果が比較器７０に伝搬した時点において、前記（５）式
で示されるＱの結果を検査する信号である。

いま、系２０の出力（Ｖｏ〜Ｖ２）に対し、誤りＥがク
ロックｊ（≦ｉ）の時点で生じたとすると、そのときの
系２０と３０の出力の和Ｑ′は、Ｑ’＝（１＋ΦＩ　ｉ
−１＠　Ｔ　’■・・・Φ（ＩｊｅＥ）、　７ｊ−ＪΦ
・・・ΦＩｏ−Ｔ’　ΦＫＴ）ｅ　（ｌ　Ｉｅ　Ｉ＋−
＋　・Ｔｅ・・・ｅ　ｌ・・Ｔ’−ｊΦ・・・ΦＩａ−
１’ΦＫ　−Ｔ”　）＝　Ｉ−＜　ｔｅＴｅ■２　■・
・・Φ丁’−ＪΦ−・・Φゼ　）ΦＥ　−Ｔ” ＝ＱｅＥ・■ｉ−ｊ　　　　　　　　　　　・・・（７
）となる。Ｅ　−Ｔ”＼０よりＱ′＼Ｑとなり、このと
き、比較器７０における期待ｉとしての所定のパターン
と異なることになって系２０の誤りが検出できる。内部
故障により、クロ°ツクｊ以外に複数のタイミングで誤
りが生ずることが考えられるが、少なくともＱ’　−Ｑ
とならない範囲で系の誤りが検出できる。

上述の実施例のテスト法は、被テスト対象である２１１
化構成の回路又は装置等の系が相補の関係を有する場合
に有効な方法であるが、同一構成を右する被テスト回路
又は装置等に対する場合と比較すると、テスト装置とし
てのハードウェア最は全く同一である。

［発明の効果１以上説明したように、本発明によれば、出力が相補の関
係にある２重化した装置を被テスト対象としたテスト法
であることから、従来の同一構成の関係にある２重化し
た装置と比べてほぼ同一のハードウェアｍからなるテス
ト装置を用いて、双方の装置に同−設計ミス又は同一故
障があった場合でも、高い誤り検出能力が得られるとい
う利点がある。また、２重化した装置の出力を互いに比
較して誤り検出をする従来法と比較すると、本発明はテ
スト結果を常時監視する必要はなく、予め決められた時
点でのみ監視すれば誤り等を検出することができるとい
う利点がある。

【図面の簡単な説明】

第１図ないし第７図は本発明に係るテスト法の実施例に
適用するテスト装置等を示すもので、第１図はテスト装
置の３１４本構成を示すブ１」ツク図、第２図は被テス
ト対象の装置例を示す回路図、第３図は第２図の装置と
出力が相補の関係にある他の被テスト対象の装置例を示
す回路図、第４図は圧縮器の構成例を示す回路図、第５
図はテスト入力に対する各回路の出力と圧縮器の出力と
の関係を示す図、第６図は加鋒器の構成例を示す回路図
、第７図は比較器の構成例を示す回路図である。１０：テスト用パターン生成器、２０．３０：被テスト対象である装置又は回路、４０．
５０：圧縮器、６０：加ｎ器、　　　７０：比較器。代理人　　弁理士　　三　好　　保　男第１図第２図第３図

Claims

【特許請求の範囲】一方の装置の出力が他方の装置の出力の補数の関係にあ
る２重化構成の装置を被テスト対象としたテスト法であ
って、前記各装置へのテスト入力としてランダムパターンを生
成するテスト用パターン生成器と、前記各装置に対応し
てそれぞれ設けられ前記テスト用パターン生成器からの
テスト入力に伴う前記各装置からの出力を時間的に圧縮
して固有の圧縮値を生成する圧縮器と、前記テスト用パ
ターン生成器からの前記各装置へのテスト入力終了時に
前記両圧縮器の出力を２を法として加算する加算器と、
該加算器の加算結果が前記各装置へのランダムパターン
のパターン入力数に依存して決定される所定のパターン
に一致するか否かを比較する比較器とを有し、前記装置
の出力に誤りが存在して前記加算器の加算結果が、前記
比較器における所定のパターンに一致しないことにより
前記装置の故障を検出することを特徴とするテスト法。