JPH01264336A - パケット転送制御方式 - Google Patents

パケット転送制御方式

Info

Publication number
JPH01264336A
JPH01264336A JP63091424A JP9142488A JPH01264336A JP H01264336 A JPH01264336 A JP H01264336A JP 63091424 A JP63091424 A JP 63091424A JP 9142488 A JP9142488 A JP 9142488A JP H01264336 A JPH01264336 A JP H01264336A
Authority
JP
Japan
Prior art keywords
packet
transfer
switching element
failure
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63091424A
Other languages
English (en)
Inventor
Masayoshi Hagiwara
萩原 正義
Michio Suzuki
鈴木 三知男
Ryoichi Sasaki
良一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63091424A priority Critical patent/JPH01264336A/ja
Publication of JPH01264336A publication Critical patent/JPH01264336A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パケット交換機のパケット転送制御方式に関
し、特に、応答時間を短縮して回線使用率等の効率を向
上し、また特別なハードウェアを追加することなく、故
障発生箇所を全スイッチング素子が検知できるパケット
転送制御方式に関する。
〔従来技術〕
現在、パケット交換網の通信規約として、国際電信電話
諮問委員会(CCITT)が採択した勧告X、25が広
く用いられている。
この勧告X、25では、一定の接続制御手段を用いて呼
の設定を行い、以後、呼の切断要求が出されるまでは1
発呼端末と着呼端末間で論理的チャネルが設定される。
なお、論理的チャネルとは、具体的にはパケットのへタ
ダ部分に有するパケット識別用および制御用情報であり
、パケット交換機内のソフトウェアがパケットの転送方
向を決めるときの経路である。
今後、音声および画像を含めたマルチメディア化にパケ
ット交換を使用する場合、上記ソフトウェアによる回線
の接続(呼の設定)や転送制御を行う方式では速度的に
限界があるため、これらの機能をハードウェアで実現す
る必要がある。
このため、ハードウェア・スイッチング素子により高速
にパケット転送制御を行う方法が提案されている。
例えば特開昭58−21865号公報に記載されている
装置では、受信パケットのヘッダ部分をもとに、次段ル
ートを決めるための転送手段を有し、次段への転送タイ
ミングを時分割したタイムスロットに同期させている。
この方法では、予め転送用タイムスロットが確保されて
いるため、比較的高負荷時にもバッファが飽和すること
は殆どない。
しかし、タイムスロットが一定周期でしか巡って来ない
ため、音声データ等、高速転送が必要なデータには不向
きである。またトラヒック変動により、低不荷の時には
タイムスロットの確保がパケットの有無によらず、予約
されているため、回線使用率の低下を招く。
また、このようなパケット交換網を構成する多段スイッ
チング回路は、クロスバスイッチに比べて少いハードウ
ェア量で大規模なスイッチ回路を構成することができる
ため、交換網や並列コンピュータの研究分野で多くの研
究がなされている。
また、ネットワークシステムでは扱うメディアの高速化
のため、端局や交換機等の高速化や大容量化が必須とな
りつつある。これらの要望に答えるためには多段スイッ
チング回路を用いた高速大容量処理が重要である。
また、高速スイッチング処理では、経路設定に際し、再
配置処理を必要としない方式が重要であり、その方法と
してはバンヤン網を用いた方法やベネス網を用いた方法
がある。
このベネス網では、パケットは目的の出力端子が2進表
現された端子番号(アドレス)を用いた自己ルーチンで
制御できる。自己ルーチン制御はパケットの転送制御が
極めて単純であるため、ハードウェア量等のコスト面や
、高速処理性能で有効である。
また同時に、システム規模が大きくなるに従い、耐故障
性の問題を考える必要がある。これについては、′情報
処理、 Vol、27. N(19(1986年)、第
1005頁〜1o21頁”において論じられているよう
に、バンヤン網等のダイナミック・ネットワークの場合
には冗長が少いため、耐故障性に欠けることが多い。
また、耐故障性に欠ける点は、スタティック・ネットワ
ークの中、スター型や木構造のネットワークについても
言える。
例えば、スイッチング素子が階層的に多段結合し、木構
造をなしたネットワークでは、上位に故障が発生すると
、下位にある全ての構造部に影響が及ぶ。このため、木
構造は拡張性等の柔軟さを有するという利点がありなが
ら、信頼性(耐故障性)に欠けるという点が大きな問題
であった。
さらに、これを改善するためには、結線の2重化等の冗
長構造によりハードウェア量が増加したり、予備回線へ
の切り替え等の制御が複雑化するという問題が生じる。
〔発明が解決しようとする課題〕
上記従来技術では、メディアの種別に応じたトラヒック
の違いについては十分な配慮がなされず、トラヒックを
同一視していた。
このため、例えば音声等に対して適用する場合、応答時
間の問題や短パケットに対する回線使用率の低下等の効
率的な問題があった。
また、耐故障性という点についての配慮が不十分であり
、さらに、耐故障性を持つためには、ハードウェア量の
増大や制御の複雑化により、処理速度が低下するという
問題があった。
本発明の目的は、このような課題を改善し、応答時間を
短縮して、回線使用率等の効率を向上し、かつハードウ
ェア量を増加することなく、制御が容易なパケット転送
制御方式を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明のパケット転送制御方
式は、パケット・データの一部にあるビット列を判定す
ることでパケットの転送方向を決定する機能を有するス
イッチング素子により構成されたパケット交換機のパケ
ット転送制御方式において、上記バケツ1〜の種別を示
す手段を備え、上記スイッチング素子はパケット種別に
より、そのパケットの転送方式を制御することに特徴が
ある。
また、上記スイッチング素子には、先入れ先出しバッフ
ァ(以下FIFOバッファと略す)と、転送先の次段ス
イッチング素子におけるパケット受信バッファの空き状
態を監視する手段(制御線)を設け、その制御線により
、その次段スイッチング素子のパケット受信バッファの
空き状態を検知して、空き状態にある場合には、FIF
Oバッファに格納したパケットを、その次段スイッチン
グ素子に向けて即時に転送することに特徴がある。
また、上記スイッチング素子には1次段スイッチング素
子のデータを保持するためのタイムスロット、つまりパ
ケットの次段転送先により決まる一定容量のバッファを
持つ時分割転送用パケット記憶手段、および、各タイム
スロットのパケット有無を時分割に調べる時分割転送ス
ケジュール部を設け、パケット受信バッファより受信パ
ケットを受け取ると、時分割転送用パケット記憶手段内
のタイムスロットに即時格納し、時分割転送スケジュー
ル部がタイムスロットを順次調べて、パケットが存在す
る場合には次段転送先に転送することに特徴がある。
さらに、上記スイッチング素子では、転送先の次段スイ
ッチング素子のパケット受信バッファが空き状態にある
場合に、FIFOバッファに格納したパケットを次段転
送先に向けて即時に転送する処理と、受信パケットを時
分割転送用パケット記憶手段内のタイムスロットに即時
格納し一1時分割転送スケジュール部が各タイムスロッ
トを順次調べて、パケットが存在する場合には次段転送
先に転送する処理とを、独立かつ並列に行い、それらの
転送先が一致し、かつ同時に転送が行われる場合には、
FIF○バッファに格納したパケットの転送処理を優先
して行うことに特徴がある、また、上記スイッチング素
子には、隣接スイッチング素子または隣接回線の故障を
検知する手段(制御線)と、故障をパケットにして通知
する手段(故障通知パケット作成部)を備え、故障発生
箇所のネットワーク上の位置を隣接スイッチング素子に
次々にブロードキャストにより通知することによって、
故障発生箇所を全スイッチング素子が検知することに特
徴がある。
〔作用〕
本発明においては、パケット交換を行うスイッチング素
子は次段スイッチング素子が持つパケット受信バッファ
の空き状態を監視する制御線を調べ、空き状態があると
、直ちに音声パケット等を含む第1のFIF○バッファ
より、次段に転送する。
また、この転送とは独立した周期的タイミングで、第2
のFIFOバッファより時分割転送用パケット記憶手段
を介して、次段に転送する。この際、次段のパケット受
信バッファが空きではない場合には、1周期後まで、こ
のパケット転送を見過り、タイムスロットを1個更新し
て次のタイムスロットにあるパケットを別の次段スイッ
チング素子へ転送すること、つまり別ルートへの転送を
試みる。
また、第1のFIFOバッファの転送先と時分割転送用
パケット記憶手段の転送先が一致したときは、第1のF
IFOバッファの転送先を優先し、時分割転送用パケッ
ト記憶手段にあるパケットの転送は見過られる。
また、次段への転送が確実に行われたか否かについては
1次段のパケット受信バッファの空き状態を示す制御線
をロウ/ハイに遷移させることにより、送り側が確認す
ることができる。その確認後、時分割転送用パケット記
憶手段に記憶されたパケットを解放し、次のタイムスロ
ットにあるパケットの転送を実行する。
この場合、パケット転送が不成功であれば、パケットの
解放をせず1次のタイムスロットにあるパケットの転送
を実行する。
従って、転送が不成功であったパケットは1周期後、再
び転送される。
一方、第1のFIFOバッファでは転送の不成功による
パケットの再転送は行わない。これは、高速な応答が要
求されること、および、音声データはある程度の冗長性
を持つため、多心の廃棄や紛失があってもデータが再現
できることによる。
このように、パケットを正確かつ高速に転送することが
できる。また、データ、音声、画像等が混在しても、同
一種類のパケットに対しては動的ルートの変更を行わな
いため、前パケットの転送が完了するまで、次のパケッ
トの転送は行われない。これにより、パケットの順序の
逆転はあり得す、順序制御なしに確実にデータを再現す
ることができる。なお、音声が画像データを追い越すこ
とはあり得る。
また、本発明においては故障通知パケットは故障箇所の
隣接スイッチング素子によりブロードキャストするため
、故障によってネットワーク内に孤立した領域があって
も、その故障箇所の両端より孤立した領域を除き、全ス
イッチング素子に通知できる。また、故障通知パケット
の受信を1度行うと、以後、同じ通知パケットを廃棄す
るため、誤まって故障通知を行うことはない。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第5図は、本発明の第1の実施例におけるスイッチング
素子の多段階構成何回、第6図は本発明の第1の実施例
におけるパケットの構造図、第7図は本発明の第1の実
施例におけるパケット交換網の説明図である。
本実施例のパケット交換網は、特願昭62−14146
3号に記載されているパケット網構成方式により、第7
図のように、スイッチング素子を備えた複数のパケット
交換機′71が階層構成される。またパケットを転送す
る場合には、パケット・データの中にあるビット列を判
定することにより、上下どちらの階層に行くか(転送方
向)を決定する。また各パケット交換機のアドレスは、
各階層に従って変化するため、各パケット・データのア
ドレス部は可変長である。つまり、階層が高くなるほど
短く、階層が低くなるほど長いアドレスを有する。
このような網構成では、例えば第5図のようにパケット
転送機能を有する複数のスイッチング素子1〜7を備え
、それらはデータ線10,12゜13および制御線11
.14〜16によって3段階に結合される。この場合、
スイッチング素子4に注目すると、左側の3個のスイッ
チング素子1〜3が前段スイッチング素子であり、右側
の3個のスイッチング素子5〜7が次段スイッチング素
子である。
また、第6図のように、パケットは固定パケット長であ
り、宛先アドレス171種別18、およびパケット・デ
ータ19から構成される。
また、パケット転送を行う際の動作については、前段の
スイッチング素子秤よりパケットをデータ線10で受信
し、同時に受信確認および受信バッファが空きなしであ
ることを示す信号を信号線11で前段の全てのスイッチ
ング素子1〜3に返送する。
また、次段への転送はパケットの宛先アドレス17を見
て、転送先の次段スイッチング素子のパケットを決定す
る。さらに転送の際には、まず、転送先の次段スイッチ
ング素子のパケット受信用バッファが空き状態であるか
否かを制御線14゜15で確認し、空きである時のみ、
転送が行われる。なお、本実施例では、次段スイッチン
グ素子5に対して制御線14を使用し、次段スイッチン
グ素子6に対しては制御線15を使用する。
また、本実施例のパケットでは1種別18により、応答
時間の速さが要求される音声等に対するパケット転送と
、データ、画像等に対するパケット転送とを独立に並列
処理して、音声のパケット転送の遅延時間を小さくする
ように転送制御する。
またパケットは固定長とし、宛先アドレスは0゜1のビ
ット列で表わして、網全体のアドレスを唯一に決定でき
るだけの十分な長さを持つ。
さらに、パケット転送時の転送先次段スイッチング素子
の決定(ルート決定)は、ビット列の特定のnビットを
判定することにより決定できるようにアドレス付けする
。例えば、宛先アドレスの第4ビツト目から2ビツトの
0.1判定により、(0,O)の時は次段スイッチング
素子5、(0゜1)の時は次段スイッチング素子6、(
1,0)の時は次段スイッチング素子7というようにア
ドレス付けする。
また、宛先アドレスの第何ビット目を見て判定するかは
、スイッチング素子の段位により決定することができ、
そこから何ビットを判定するかは、接続する次段スイッ
チング素子の数による。このようなアドレス付けは、網
構成が階層的である場合、末端にあるスイッチング素子
から順に階層が高い方向に、アドレスの判定ビット列を
決めることにより可能となる。例えば、スイッチング素
子が16個の場合には、4ビツトのビット列で表現する
ことができる。
次に、本実施例のパケット転送方式におけるスイッチン
グ素子の動作について述べる。
第1図は、本発明の一実施例におけるパケット受信動作
のフローチャート、第2図は本発明の一実施例における
音声パケット送信動作のフローチャート、第3図は本発
明の一実施例におけるデータおよび画像パケット送信動
作のフローチャート、第4図は本発明の一実施例におけ
るスイッチング素子の構成図である。
本実施例のスイッチング素子は、第4図のようにパケッ
ト受信バッファ2o、パケット受信回路21、パケット
種別識別部22、FIFOバッファ23,25、パケッ
トルート選択手段24、時分割転送用パケット記憶手段
26、時分割転送スケジューる部27、パケット転送ス
ケジュール部28、およびパケット送信回路29を備え
る。
このような構成により、パケット受信を行う場合には、
第1図のように、前段スイッチング素子1〜3より受信
したパケットはパケット受信バッファ20に格納しく1
00)、直ちにパケット受信回路21を介して前段にあ
る全てのスイッチング素子に対し、制御線11を用いて
パケット受信中(受信バッファ空きなし状態)を伝える
(101)。
さらに、パケットの種別を判定しく102)、音声等、
高速な応答を要するパケットはFIF○バッファ23へ
転送する(103)。
また、データ、画像等のパケットはFIF○バッファ2
5へ転送する(104)。
こうして転送した後、再び制御線11を受信バッファ空
き状態とする。
次に、FIFOバッファ25にあるパケットは宛先アド
レスの判定によりパケット転送先の次段スイッチング素
子を決定しく105)、時分割転送用パケット記憶手段
26に転送する。この時分割転送用パケット記憶手段2
6は次段スイッチング素子数以上のバッファの集合であ
り、その各々(タイムスロット)は次段スイッチング素
子のデータ保持用として設けられている。さらに5本実
施例では各バッファのパケットの有無を時分割に調べる
時分割転送スケジュール部27を有する。
また、FIFOバッファ25にあるパケットは、転送先
の次段スイッチング素子ごとに対応したタイムスロット
に格納しようとするが(105)、タイムスロットに格
納できるパケット数は有限であるため、タイムスロット
が一定数のパケットで空きなしになると、タイムスロッ
ト内パケットの転送による空き待ちとなる(106)。
また、タイムスロットに空きがあるときには(106)
、そのタイムスロットに転送される(107)。
このような受信処理と並列に、送信処理が行われる。
この送信処理において音声等、高速な応答が必要なパケ
ット転送を行う場合、第2図のように、受信処理(第1
図参照)によってFIFOバッファ23にパケットが格
納されると(200)、同時に送信処理が開始され、F
IFOバッファ23の先頭にあるパケットデータの宛先
アドレスより次段スイッチング素子を決定して、次段の
受信バッファの空き状態を制御線により調べる(201
)例えば第4図および第5図において、スイッチング素
子4からスイッチング素子5に転送する場合、制御線1
4により次段の受信バッファが空きか否かを判定しく2
02)、空きの場合にはパケットを転送しく203)、
空きでない場合には待ち状態となる。
また、本実施例の送信処理において、音声よりは応答時
間に関する要求は厳しくないが、大容量のデータや画像
等を送信する場合、第3図のように、受信処理(第1図
参照)によって時分割転送用パケット記憶手段26にパ
ケットが格納されると、時分割転送用パケット記憶手段
26内のタイムスロットにパケットが存在するか否かを
周期的に時分割に調べる時分割転送スケジュール部27
により、パケットの有無を判断する(300)。
その結果、パケットが存在して、その転送先が第2図に
示した転送先と同一でなく(301)、転送先の受信バ
ッファが空きであれば(302)、次段スイッチング素
子5に、パケットをタイムスロットに蓄積した分、−括
して転送する(303)。なお、−括転送により送信す
るパケット容量は1タイムスロツトに最大格納可能なパ
ケット容量であり、次段スイッチング素子5のパケット
受信バッファ20は、その容量のパケットを格納できる
ように設定する。
また、タイムスロットにパケットが存在しない場合(3
00)、あるいは音声等の優先的パケットの転送処理が
同一転送先に対して実行されている場合には(301)
、現在のタイムスロットにあるパケットは転送しない。
さらに、転送が行われたか否かに拘らず、これら一連の
手順が終了すると、タイムスロットを更新しく304)
、再度、ステップ300から処理を開始する。なお、タ
イムスロットの更新は周期的に時分割に繰り返される。
このように本実施例では、これらの処理(第1図〜第3
図)はハードウェアにより並列処理される。
第11図は、本発明の第2の実施例における故障(回復
)通知パケットの構造図、第12図は本発明の第2の実
施例におけるパケット交換網の構成図である。
本実施例のパケット交換網は、第1の実施例と同様のW
J構成方式により構成され、パケット交換機は多段の階
層構成をなしている。
例えば、第12図のようにスイッチング素子が階層的に
多段結合した場合、スイッチング素子53〜59は木構
造を成して結合され、ネットワークを形成する。
また、各スイッチング素子のネットワーク上のアドレス
については、最上位のスイッチング素子53は[0]、
2段目のスイッチング素子54゜55はそれぞれ[0]
 、[1] 、3段目のスイッチング素子56〜59は
それぞれ[00]、[01コ、[10]、[111であ
る。
すなわち1階層が下位になるほど、スイッチング素子の
アドレスの長さが長くなり、n段目のスイッチング素子
ではアダレスの長さがn−1となる。また、n段目のス
イッチング素子のアドレス(アドレス長n−1ビツト)
の最初からn−2ビツト目までの2進ビット列が等しい
スイッチング素子をまとめて、その1個上位のn−1段
目のスイッチング素子で収容し、そのアドレスを上記n
−2ビツトに等しいものとする。
例えば、3段目のスイッチング素子56.57のアドレ
ス[00]、[01]の最初の1ビツトが0であるため
、この2個をまとめて2段目のスイッチング素子54の
[0コに接続するにのようにアドレス付けすることによ
り、各段のスイッチング素子はパケットの宛先アドレス
の中、決まったビット位置の0,1を判定するだけのパ
ケット転送を行うことにより、自己ルーチング制御が可
能となる。
また、例えばスイッチング素子56よりスイッチング素
子58にパケットを転送する場合、パケットの宛先アド
レスを[10コとする。これにより、スイッチング素子
54では宛先アドレス[10]の最初の1ビツトがOか
1かを判定して、0ならば自己の下位に収容するスイッ
チング素子であるため、下位のスイッチング素子56あ
るいは57へ転送し、また1−ならば、上位のスイッチ
ング素子53へ転送する。またスイッチング素子55で
は、パケットの宛先アドレスの[10]の中92ビット
目を判定して、スイッチング素子5Pに転送する。
このように2段目にあるスイッチング素子では。
下位から受けたパケットについては1ビツト目。
上位から受けたパケットについては2ビツト目を判定す
ることにより、自己ルーチング制御を行う。
なお、一般にn段目のスイッチング素子では、下位から
受けたパケットはn−1ビツト目、上位から受器プたパ
ケットはnビット目(n≧2)を判定する。
また、スイッチング素子53とスイッチング素子54と
の間の箇所Aに故障が生じた場合、故障発生箇所の両隣
接スイッチング素子53.54が故障発生を検知する。
さらに、スイッチング素子54は全ての隣接スイッチン
グ素子に対して、故障発生をブロードキャストで通知す
る。この場合には、故障発生箇所を除いた下位のスイッ
チング素子56.57に通知する。
また、スイッチング素子53はスイッチング素子55に
故障を通知し、スイッチング素子55は下位の全ての隣
接スイッチング素子58.59に通知する。
このように故障発生箇所Aの両端より、故障をブロード
キャストで通知して、ネットワーク上の孤立領域を除く
全てのスイッチング素子に伝達する。
なお、通知に使用するパケットは第11図のように、故
障(回復)種別51、および故障(回復)箇所の2進ア
ドレス52から構成される。
この故障(同相)種別51は、固定長であり。
故障通知あるいは故障の回線通知を示す、また故障(回
復)箇所の2進アドレス52は可変長である。
この故障(回復)箇所の2進アドレス52にっいては、
スイッチング素子53とスイッチング素子54との間の
箇所Aに故障が生じた場合、スイッチング素子54より
下位に通知されるパケットの故障アドレスは[1]であ
り、これは[1−](−は0または1のビット列)への
スイッチング素子への転送が不可であることを示す。同
様に、スイッチング素子53より下位のスイッチング素
子55に通知されるパケットの故障アドレスは[0コで
あり、これは[O傘]のスイッチング素子への転送が不
可であることを示す。
また、スイッチング素子55とスイッチング素子59と
の間の箇所Bに故障が生じた場合、スイッチング素子5
5より通知されるパケットの故障アドレスは[11]で
あり、これは[11傘]のスイッチング素子への転送が
不可であることを示す。他方、スイッチング素子59よ
り通知されるパケットの故障アドレスは[11率]が転
送不可である。なお、[11$1は、[00傘]または
[1011または[01$1を意味する。
次に、本実施例のパケット転送方式におけるスイッチン
グ素子の動作について述べる。
第8図は、本発明の第2の実施例における故障通知の動
作フローチャート、第9図は本発明の第2の実施例にお
ける故障通知受信の動作フロ2チヤート、第10図は本
発明の第2の実施例におけるスイッチング素子の構成図
である。
本実施例のスイッチング素子は、第10図のようにパケ
ット受信FIF○バッファ33.パケット受信回路34
、レジスタ35、パケット種別識別部36、故障通知パ
ケット作成部38、フリップ・フロップ37、パケット
転送スケジュール部39、およびパケット送信回路40
を備える。
また、受信したパケットはデータ線31によりパケット
受信FIFOバッファ33に格納し、このパケット受信
FIFOバッファ33に空きがなくなった場合には、空
き状態を監視するパケット受信回路34が前段のスイッ
チング素子(図示せず)に対して、受信バッファの空き
状態を示す制御線32を使用してパケット送信を制御す
る。
また、受信パケットが通常のデータパケットか、故障(
回復)通知パケットかの判定は、パケット種別識別部3
6が行い、故障(回復)通知パケットが既に受信済みで
あるか否かの比較のため、受信済みの故障(回復)通知
パケットの故障アドレスを記憶するレジスタ35が接続
される。
一方、パケットの送信は、パケットの宛先アドレスの特
定位置のビット判定によりパケット転送スケジュール部
39が行う、この場合、送信先のスイッチング素子の受
信バッファの空き状態を示す制御線42をパケット送信
回路40が監視し、空き状態があるときに限り、送信を
行う。
また、この送信スケジュールとは別に、スイッチング素
子は常時隣接する回線に張られた制御線42を監視し、
異常信号を受信した場合には、その送信スケジュールを
中断し、故障通知のスケジュールに入る。
すなわち、故障通知パケット作成部38において、第1
1図に示すパケットを作成し、パケット転送スケジュー
ル部39により全隣接回線に対して故障通知パケットを
ブロードキャストで送信する。この際、故障通知の2重
送信をしないように。
故障通知済みの記憶をフリップ・フロップ37により行
う。
このような構成により故障通知を行う場合、第8図のよ
うにスイッチング素子は常時、隣接スイッチング素子の
制御線42を監視しく801)、信号に異常があれば(
802)、既にその故障に対して故障通知を行ったか否
かをフリップ・フロップ37で判定する(803)。
その結果、故障通知を行っていない場合、故障通知パケ
ットを作成しく804)、通常のパケット転送を中断し
た後(805)、故障通知パケットを全スイッチング素
子にブロードキャストしく806)、故障通知済みを示
すフリップ・フロップ37をオンにして、再び故障監視
を行う(801)。
また、制御線監視の結果(801)、異常がない場合(
802)、さらに故障通知済みか否かを確めて(808
)、故障通知済みならば、異常回復とみなして故障回復
パケットを作成して全隣接スイッチング素子にブロード
キャストする(809,810)。さらに故障通知済み
のフリップ・フロップ37をオフにしく811)、中断
していた通常パケット転送を再開した後(812)、再
び故障監視を行う(801)。
また、制御線監視の結果(801)、異常がなく (8
02)、故障通知済みを示すフリップ・フロップ37も
オフならば、正常状態であるため、無効処理により故障
監視を再び行う(801)。
また、本実施例において故障通知を受信する場合、第9
図のようにパケットを受信したスイッチング素子は、ま
ず故障か、故障回復か、あるいは通常のデータパケット
かを判定する(901)。
その結果、データパケットであれば、通常パケット転送
を行う(907)。
また、故障あるいは故障回復通知を受信したときは(9
01)、通知した故障回復箇所を示すアドレスを読み取
り(902)、そのアドレスを持つ通知パケットが、別
のスイッチング素子からのブロードキャストによって受
信済みである場合には(903)、その通知パケットを
廃棄する(906)。
また、受信済でない場合には(903)、通知の受信を
表示するレジスタ35に通知アドレスを格納して、通知
パケットの送信元を除き、全隣接スイッチング素子に通
知パケットをブロードキャストする(905)。
第13図は、本発明の第2の実施例における故障通知の
際のアドレス作成例図である。
本実施例では、パケット交換網を構成するスイッチング
素子61の上位箇所Cで故障発生した場合、そのスイッ
チング素子61から下位方向のスイッチング素子62.
63に通知される故障通知パケットの故障箇所を示すア
ドレス64を作成する。これは[010ネコ(*は0ま
たは1の任意の長さを持つビット列)であり、具体的に
は、[0001コ 、  [001申 ] 、  [0
111]  、[10(11、[101申]、  [1
10串コ。
[111串コの何れかである。
一般に、スイッチング素子のアドレスが〔α。
α1・・・α。申〕(α。、α□、・・・、α。は0ま
たは1)の隣接回線の上位に故障が発生した場合、スイ
ッチング素子の下位には〔α。α、・・・α。*〕が通
知  7され、故障発生箇所の上位のスイッチング素子
から上位に対しては〔α。α、・・・αn傘〕の故障ア
ドレスを持つパケットが通知される。
〔発明の効果〕
本発明によれば、マルチメディア化に対応する高速パケ
ット交換処理を行う場合、音声等、応答時間の短縮を要
求されるパケットを高速に転送することができるため、
遅延時間を短縮することが可能である。
また1画像やデータ等、大容量パケットについては高負
荷に耐え得る転送が可能であるため、高スループツトで
高効率の交換処理を行うことができる。
さらに、故障発生箇所のネットワーク上の2進アドレス
を隣接スイッチング素子に次々にブロードキャストによ
って通知することができるため、全スイッチング素子が
特別なハードウェアを追加することなく、故障箇所を知
ることができ、耐故障対策を効果的に行うことができる
【図面の簡単な説明】
第1図は本発明の第1の実施例におけるパケット受信動
作のフローチャート、第2図は本発明の第1の実施例に
おける音声パケット送信動作のフローチャート、第3図
は本発明の第1の実施例における画像パケット送信動作
のフローチャート、第4図は本発明の第1の実施例にお
けるスイッチング素子の構成図、第5図は本発明の第1
の実施例におけるスイッチング素子の多段階構成側図、
第6図は本発明の第1の実施例におけるパケットの構造
図、第7図は本発明の第1の実施例におけるパケット交
換網の説明図、第8図は本発明の一実施例における故障
通知の動作フローチャート。 第9図は本発明の一実施例における故障通知受信の動作
フローチャート、第10図は本発明の第2の実施例にお
けるスイッチング素子の構成図、第11図は本発明の第
2の実施例における故障(回復)通知パケットの構造図
、第12図は本発明の第2の実施、例におけるパケット
交換網の構成図、第13図は本発明の第2の実施例にお
ける故障通知の際のアドレス作成例図である。 1〜7,53〜59.61〜63ニスイツチング素子、
10,12,13,31,41:データ線、11.14
〜16,32,42:制御線、17:宛先アドレス、1
8:種別、19:パケット・データ、2o:パケット受
信バッファ、21.34:パケット受信回路、22.3
6:パケツト種別識別部、23,25:先入れ先出しく
FIF○)バッファ、24:パケットルート選択手段、
26:時分割転送用パケット記憶手段、27:時分割転
送スケジュール部、28,39:パケット転送スケジュ
ール部、29,40:パケット送信回路。 33:パケット受信先入れ先出しくF I FO)バッ
ファ、35:レジスタ、37:フリツプ・フロップ、3
8;故障通知パケット作成部、51:故障(回復)の種
別、52.64:故障(回復)箇所の2進アドレス、7
1:パケット交換機、A〜C:故障発生箇所。 代理人弁理士小711  勝馬p−> 、゛ 茅 1図 茅7図 簀′1区 夛← ツノ し〕

Claims (1)

  1. 【特許請求の範囲】 1、パケット・データの一部にあるビット列を判定する
    ことでパケットの転送方向を決定する機能を有するスイ
    ッチング素子により構成されたパケット交換機のパケッ
    ト転送制御方式において、上記パケットの種別を示す手
    段を備え、上記スイッチング素子は該パケット種別によ
    り、該パケットの転送を制御することを特徴とするパケ
    ット転送制御方式。 2、上記スイッチング素子には、先入れ先出しバッファ
    と、転送先の次段スイッチング素子におけるパケット受
    信バッファの空き状態を監視する手段を設け、該監視手
    段によって、該次段スイッチング素子のパケット受信バ
    ッファの空き状態を知り、該パケット受信バッファが空
    き状態にある場合には、該先入れ先出しバッファに格納
    したパケットを次段転送先に向けて即時に転送すること
    を特徴とする特許請求範囲第1項記載のパケット転送制
    御方式。 3、上記スイッチング素子には、次段スイッチング素子
    のデータを保持するためのタイムスロットを持つ時分割
    転送用パケット記憶手段、および、該タイムスロットの
    パケット有無を時分割に調べる時分割転送スケジュール
    手段を設け、パケット受信バッファより受信パケットを
    受け取ると、該時分割転送用パケット記憶手段内のタイ
    ムスロットに即時格納し、該時分割転送スケジュール手
    段が該タイムスロットを順次調べて、パケットが存在す
    る場合には次段転送先に転送することを特徴とする特許
    請求範囲第1項記載のパケット転送制御方式。 4、上記スイッチング素子には、先入れ先出しバッファ
    と、次段スイッチング素子のパケット受信バッファの空
    き状態を監視する手段を備え、転送先の次段スイッチン
    グ素子のパケット受信バッファが空き状態にある場合に
    、該先入れ先出しバッファに格納したパケットを次段転
    送先に向けて即時に転送する処理と、上記受信パケット
    を上記時分割転送用パケット記憶手段内のタイムスロッ
    トに即時格納し、上記時分割転送スケジュール手段が該
    タイムスロットを順次調べて、パケットが存在する場合
    には次段転送先に転送する処理とを、独立かつ並列に行
    い、該転送先が一致し、かつ同時に転送が行われる場合
    には、該先入れ先出しバッファに格納したパケットの転
    送処理を優先して行うことを特徴とする特許請求範囲第
    3項記載のパケット転送制御方式。 5、上記スイッチング素子には、隣接スイッチング素子
    または隣接回線の故障を検知する手段と、該故障をパケ
    ットにして通知する手段を備え、故障発生箇所のネット
    ワーク上の位置を隣接スイッチング素子に次々にブロー
    ドキャストにより通知することによって、故障発生箇所
    を全スイッチング素子が検知することを特徴とする特許
    請求範囲第1項記載のパケット転送制御方式。
JP63091424A 1988-04-15 1988-04-15 パケット転送制御方式 Pending JPH01264336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63091424A JPH01264336A (ja) 1988-04-15 1988-04-15 パケット転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63091424A JPH01264336A (ja) 1988-04-15 1988-04-15 パケット転送制御方式

Publications (1)

Publication Number Publication Date
JPH01264336A true JPH01264336A (ja) 1989-10-20

Family

ID=14025995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63091424A Pending JPH01264336A (ja) 1988-04-15 1988-04-15 パケット転送制御方式

Country Status (1)

Country Link
JP (1) JPH01264336A (ja)

Similar Documents

Publication Publication Date Title
EP0308449B1 (en) Transfer of messages in a multiplexed system
EP0823167B1 (en) Method and apparatus for coordinating access to an output of a routing device in a packet switching network
US5459725A (en) Reliable multicasting over spanning trees in packet communications networks
US6584101B2 (en) Communication method for packet switching systems
EP0512495B1 (en) Switching node in a network with label multiplexed information
KR100334922B1 (ko) 효율적인출력요구패킷스위치와방법
US4032899A (en) Apparatus and method for switching of data
US4899334A (en) Self-routing multistage switching network for fast packet switching system
CA2217090C (en) System and method for performing switching in multipoint-to-multipoint multicasting
JP3107822B2 (ja) コネクションレス通信方式
EP0268259B1 (en) Switching element for self-routing multistage packet-switching interconnection networks
US5144293A (en) Serial link communication system with cascaded switches
GB2218305A (en) An asynchronous time division network
US6597656B1 (en) Switch system comprising two switch fabrics
JP4024876B2 (ja) 冗長性終端
EP0389097A2 (en) Photonic local/metropolitan area network
US6452926B1 (en) Reliable and robust atm-switch
EP0950335A1 (en) Connection device in a telecommunications network
US6553035B1 (en) Apparatus and method for queuing data
US7075928B1 (en) Detection and recovery from connection failure in an ATM switch
JPH01264336A (ja) パケット転送制御方式
Pach et al. Slot pre-using in IEEE 802.6 metropolitan area networks
EP1347597B1 (en) Embedded system having multiple data receiving channels
JP3075182B2 (ja) Cbrデータの順序性保障のatm伝送方式
GB1581061A (en) Data storage system