JPH01261921A - Semiconductor switching circuit - Google Patents

Semiconductor switching circuit

Info

Publication number
JPH01261921A
JPH01261921A JP9065488A JP9065488A JPH01261921A JP H01261921 A JPH01261921 A JP H01261921A JP 9065488 A JP9065488 A JP 9065488A JP 9065488 A JP9065488 A JP 9065488A JP H01261921 A JPH01261921 A JP H01261921A
Authority
JP
Japan
Prior art keywords
semiconductor switching
triac
switching element
circuit
surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9065488A
Other languages
Japanese (ja)
Inventor
Kazuharu Muramatsu
村松 和春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Engineering Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Engineering Works Co Ltd filed Critical Shibaura Engineering Works Co Ltd
Priority to JP9065488A priority Critical patent/JPH01261921A/en
Publication of JPH01261921A publication Critical patent/JPH01261921A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To protect all semiconductor switching elements by constituting a snubber circuit by means of a resistance element and a capacity element and connecting the capacity element to both ends of a second resistance element with the other switching element. CONSTITUTION:The resistance element 10 and the capacity element 14 are connected serial and they are connected between two terminals except for a gate terminal in a three terminals-semiconductor switching element 2, whereby they constitute the conventionally similar snubber circuit. Consequently, the element 2 is protected from a surge. Since the element 14 is connected to both ends of the other semiconductor switching element and the resistance element 12, the surge with respect to the element 4 bypasses the element 10 and the element 14. Consequently, the element 4 is protected from the surge. Namely, the surge for the element 2 and the element 4 arranged in the gate terminal bypasses the snubber circuit consisting of the element 10 and the element 14, and the elements 2 and 4 are protected from the surge.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、サージ吸収回路を備えた半導体スイッチング
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor switching circuit equipped with a surge absorption circuit.

[従来の技術] 電力制御回路に使用されるサイリスタやトライアック等
の半導体スイッチング素子を有する従来の半導体スイッ
チング回路において、コンデンサと抵抗器との直列回路
からなるスナバ回路を半導体スイッチング素子の両端に
接続し、このスイッチング素子の転流時等に発生するサ
ージをスナバ回路で吸収して半導体スイッチング素子の
誤トリガを防止したり、この素子を破壊から保護するこ
とが行なわれている。
[Prior Art] In a conventional semiconductor switching circuit having a semiconductor switching element such as a thyristor or triac used in a power control circuit, a snubber circuit consisting of a series circuit of a capacitor and a resistor is connected to both ends of the semiconductor switching element. A snubber circuit is used to absorb surges generated during commutation of the switching element to prevent erroneous triggering of the semiconductor switching element and to protect the element from destruction.

第2図は、従来の半導体スイッチング回路の回路図であ
る。
FIG. 2 is a circuit diagram of a conventional semiconductor switching circuit.

符号2は、2方向性3端子半導体スイッチング素子であ
るトライアックを示す。このトライアック 2のゲート
回路には、他の半導体スイッチング素子であるフォトト
ライアック 4のトライアック部6が配される。すなわ
ち、抵抗器10とトライアック部6と他の抵抗器12と
を順次直列接続したものがトライアック 2のゲート端
子以外の2端子間に接続され、トライアック 2のゲー
ト端子がフォトトライアック 4のトライアック部6と
抵抗器12との接続点に接続される。
Reference numeral 2 indicates a triac which is a bidirectional three-terminal semiconductor switching element. A triac section 6 of a phototriac 4, which is another semiconductor switching element, is arranged in the gate circuit of the triac 2. That is, a resistor 10, a triac section 6, and another resistor 12 connected in series are connected between two terminals other than the gate terminal of the triac 2, and the gate terminal of the triac 2 is connected to the triac section 6 of the phototriac 4. and the connection point between the resistor 12 and the resistor 12.

フォトトライアック 4の内部においてトライアック部
6に光学的に結合された発光ダイオード部8は、両端が
それぞれトリガ信号入力端子8a。
A light emitting diode section 8 optically coupled to the triac section 6 inside the phototriac 4 has trigger signal input terminals 8a at both ends.

8bに接続される。一方1、トライアック 2の両端は
、それぞれ交流入力端子2a、2bに接続される。
8b. On the other hand, both ends of triac 1 and triac 2 are connected to AC input terminals 2a and 2b, respectively.

更に、コンデンサ16と抵抗器18との直列回路からな
るスナバ回路をトライアック 2の両端に接続している
Furthermore, a snubber circuit consisting of a series circuit of a capacitor 16 and a resistor 18 is connected to both ends of the triac 2.

以上に説明した従来の半導体スイッチング回路は、交流
入力端子2a、 2b間に交流電圧を印加して使用され
る。トリガ信号入力端子8a、 8b間に直流トリガ信
号を印加している間だけフォトトライアック 4の発光
ダイオード部8が発光し、このフォトトライアック 4
のトライアック部6が導通する。トライアック 2は、
フォトトライアック 4のトライアック部6の導通によ
ってトリガされて導通ずる。すなわち、この半導体スイ
ッチング回路により、交流入力端子2a、 2b間にお
いてトライアック 2を通過する交流電力の位相制御を
行なうことができる。
The conventional semiconductor switching circuit described above is used by applying an AC voltage between the AC input terminals 2a and 2b. Only while a DC trigger signal is applied between the trigger signal input terminals 8a and 8b, the light emitting diode section 8 of the phototriac 4 emits light, and the phototriac 4 emits light.
The triac section 6 becomes conductive. Triac 2 is
The conduction is triggered by the conduction of the triac section 6 of the phototriac 4. That is, this semiconductor switching circuit allows phase control of the AC power passing through the triac 2 between the AC input terminals 2a and 2b.

さて、トライアック 2の転流時等に発生するサージが
、このトライアック 2によって誘導負荷電流を遮断す
る際に、特に問題になる。コンデンサ16と抵抗器18
との直列回路からなるスナバ回路は、トライアック 2
の印加電圧上昇率がこの素子の臨界オフ電圧上昇率dv
/dtを上回ることのないようにして、このトライアッ
ク2の誤トリガや破壊を防止する。
Now, surges generated during commutation of the triac 2 become a particular problem when the triac 2 interrupts an inductive load current. capacitor 16 and resistor 18
The snubber circuit consisting of a series circuit with triac 2
The rate of increase in applied voltage is the critical off-voltage increase rate dv of this element.
/dt to prevent false triggering and destruction of the triac 2.

[発明が解決しようとする課題] 以上に説明した従来の半導体スイッチング回路では、コ
ンデンサ16と抵抗器18との直列回路からなるスナバ
回路によってトライアック 2に印加されるサージを吸
収し、トライアック 2を保護することはできる。とこ
ろが、このトライアック 2のトリガのために設けられ
るフォトトライアック 4のトライアック部6について
は保護がなされてなかった。したがって、従来の回路で
はトライアック部6がサージによって誤トリガを生じた
り、破壊を受けたりすることがあった。
[Problems to be Solved by the Invention] In the conventional semiconductor switching circuit described above, the surge applied to the triac 2 is absorbed by the snubber circuit consisting of the series circuit of the capacitor 16 and the resistor 18, and the triac 2 is protected. You can do it. However, the triac portion 6 of the phototriac 4 provided for triggering the triac 2 was not protected. Therefore, in the conventional circuit, the triac section 6 may be erroneously triggered or destroyed by the surge.

本発明は、以上の点に鑑みてなされたものであって、3
端子半導体スイッチング素子のゲート回路に他の半導体
スイッチング素子を配した半導体スイッチング回路であ
って、両半導体スイッチング素子をともに保護すること
ができるサージ吸収回路を備えたものを提供することを
目的とする。
The present invention has been made in view of the above points, and includes three
To provide a semiconductor switching circuit in which a gate circuit of a terminal semiconductor switching element is arranged with another semiconductor switching element, and is equipped with a surge absorption circuit capable of protecting both semiconductor switching elements.

[課題を解決するための手段] 本発明に係る半導体スイッチング回路は、3端子半導体
スイッチング素子2のゲート回路に他の半導体スイッチ
ング素子4を配した回路であって、第1の抵抗性素子1
0と半導体スイッチング素子4と第2の抵抗性素子12
とを順次直列に接続したものを3端子半導体スイッチン
グ素子2のゲート端子以外の2端子間に接続し、3端子
半導体スイッチング素子2のゲート端子を半導体スイッ
チング素子4と第2の抵抗性素子12との接続点に接続
し、半導体スイッチング素子4と第2の抵抗性素子12
との両端に容量性素子14を接続したものである。
[Means for Solving the Problems] A semiconductor switching circuit according to the present invention is a circuit in which another semiconductor switching element 4 is arranged in a gate circuit of a three-terminal semiconductor switching element 2, and the first resistive element 1
0, semiconductor switching element 4, and second resistive element 12
are sequentially connected in series between two terminals other than the gate terminal of the three-terminal semiconductor switching element 2, and the gate terminal of the three-terminal semiconductor switching element 2 is connected to the semiconductor switching element 4 and the second resistive element 12. is connected to the connection point of the semiconductor switching element 4 and the second resistive element 12.
A capacitive element 14 is connected to both ends of the .

[作 用コ 本発明に係る半導体スイッチング回路では、第1の抵抗
性素子12と容量性素子14とを直列接続したものが3
端子半導体スイッチング素子2のゲート端子以外の2端
子間に接続され、これら第1の抵抗性素子12と容量性
素子14とが3端子半導体スイッチング素子2に対する
従来と同様のスナバ回路を構成する。したがって、この
半導体スイッチング素子2がサージが、ら保護される。
[Function] In the semiconductor switching circuit according to the present invention, the first resistive element 12 and the capacitive element 14 are connected in series.
The first resistive element 12 and the capacitive element 14 are connected between two terminals other than the gate terminal of the terminal semiconductor switching element 2, and constitute a conventional snubber circuit for the three-terminal semiconductor switching element 2. Therefore, this semiconductor switching element 2 is protected from surges.

更に、従来と違って他の半導体スイッチング素子4と第
2の抵抗性素子12との両端に前記容量性素子14を接
続しているから、この半導体スイッチング素子4に対す
るサージは、第1の抵抗性素子12と容量性素子14と
をバイパスする。
Furthermore, unlike the conventional case, since the capacitive element 14 is connected across the other semiconductor switching element 4 and the second resistive element 12, the surge to the semiconductor switching element 4 is caused by the first resistive element 12. Element 12 and capacitive element 14 are bypassed.

したがって、このスイッチング素子4もサージから保護
される。
Therefore, this switching element 4 is also protected from surges.

すなわち、3端子半導体スイッチング素子2やこの素子
のゲート回路に配される他のスイッチング素子4へのサ
ージは、全て第1の抵抗性素子12と容量性素子14と
からなるスナバ回路をバイパスし、これら両生導体スイ
ッチング素子2.4がサージから保護される。
That is, all surges to the three-terminal semiconductor switching element 2 and other switching elements 4 disposed in the gate circuit of this element bypass the snubber circuit consisting of the first resistive element 12 and the capacitive element 14, These bidirectional conductor switching elements 2.4 are protected from surges.

[実施例コ 第1図は、本発明の実施例に係る半導体スイッチング回
路の回路図である。
Embodiment FIG. 1 is a circuit diagram of a semiconductor switching circuit according to an embodiment of the present invention.

符号2は、第2図と同様に、2方向性3端子半導体スイ
ッチング素子であるトライアックを示す。このトライア
ック 2のゲート回路には、他の半導体スイッチング素
子であるフォトトライアック 4のトライアック部6が
配される。すなわち、抵抗器IOとトライアック部6と
他の抵抗器12とを順次直列接続したものがトライアッ
ク 2のゲート端子以外の2端子間に接続され、トライ
アック 2のゲート端子がフォトトライアック 4のト
ライアック部6と抵抗器12との接続点に接続される。
The reference numeral 2 indicates a triac which is a two-way three-terminal semiconductor switching element, as in FIG. A triac section 6 of a phototriac 4, which is another semiconductor switching element, is arranged in the gate circuit of the triac 2. That is, a resistor IO, a triac section 6, and another resistor 12 connected in series are connected between two terminals other than the gate terminal of the triac 2, and the gate terminal of the triac 2 is connected to the triac section 6 of the phototriac 4. and the connection point between the resistor 12 and the resistor 12.

フォトトライアック 4の発光ダイオード部8の両端は
それぞれトリガ信号入力端子8a、 8bに接続され、
トライアック 2の両端はそれぞれ交流入力端子2a、
2bに接続される。
Both ends of the light emitting diode section 8 of the phototriac 4 are connected to trigger signal input terminals 8a and 8b, respectively.
Both ends of triac 2 are AC input terminals 2a,
2b.

更に、従来とは違って、コンデンサ14がフォトトライ
アック 4のトライアック部8と抵抗器12とを直列接
続したものの両端に接続される。
Furthermore, unlike the conventional method, a capacitor 14 is connected to both ends of the triac section 8 of the phototriac 4 and the resistor 12 connected in series.

以上に説明した本発明の実施例に係る半導体スイッチン
グ回路も、交流入力端子2a、2b間に交流電圧を印加
して使用され、従来と同様のトリガ信号入力端子8a、
 gb間への直流トリガ信号印加により、トライアック
 2を通過する交流電力の位相制御を行なうことかでき
る。
The semiconductor switching circuit according to the embodiment of the present invention described above is also used by applying an AC voltage between the AC input terminals 2a and 2b, and the trigger signal input terminal 8a, similar to the conventional one,
By applying a DC trigger signal between G and B, the phase of AC power passing through the triac 2 can be controlled.

さて、例えばフォトトライアック 4のトライアック部
6の転流時等に発生するサージは、抵抗器10とコンデ
ンサ14とからなるスナバ回路をバイパスする。したか
って、このトライアック部6の誤トリガや破壊が防止さ
れる。すなわち、トライアック 2やフォトトライアッ
ク 4のトライアック部6へのサージは、全て抵抗器1
0とコンデンサ14とからなるスナバ回路をバイパスし
、これら両生導体スイッチング素子2.4がサージから
保護される。
For example, a surge generated during commutation in the triac section 6 of the phototriac 4 bypasses the snubber circuit composed of the resistor 10 and the capacitor 14. Therefore, erroneous triggering and destruction of the triac section 6 are prevented. In other words, all surges from triac 2 and phototriac 4 to triac section 6 are caused by resistor 1.
Bypassing the snubber circuit consisting of 0 and capacitor 14, these bidirectional conductor switching elements 2.4 are protected from surges.

特に、以上に説明した実施例ではトライアック 2のゲ
ート回路に配される他の半導体スイッチング素子として
フォトトライアック 4を使用しているため、トリガ信
号入力端子8a、8bと交流入力端子2a、2bとの間
を絶縁することができる。
In particular, in the embodiment described above, since the phototriac 4 is used as another semiconductor switching element disposed in the gate circuit of the triac 2, the trigger signal input terminals 8a, 8b and the AC input terminals 2a, 2b are It is possible to insulate between.

なお、以上の説明では3端子半導体スイッチング素子と
して2方向性のトライアック 2を用いていたが、これ
に代えて1方向性のサイリスタを使用してもよい。また
、3端子半導体スイッチング素子のゲート回路に配され
る他の半導体スイッチング素子としてフォトトライアッ
ク4を用いていたが、これに代えて他の種類の半導体ス
イッチング素子を使用してもよい。
In the above description, a bidirectional triac 2 is used as the three-terminal semiconductor switching element, but a unidirectional thyristor may be used instead. Further, although the phototriac 4 is used as another semiconductor switching element disposed in the gate circuit of the three-terminal semiconductor switching element, other types of semiconductor switching elements may be used instead.

[発明の効果] 以上に説明したように、本発明に係る半導体スイッチン
グ回路は、3端子半導体スイッチング素子2のゲート回
路に他の半導体スイッチング素子4を配し、第1の抵抗
性素子10と半導体スイッチング素子4と第2の抵抗性
素子12とを順次直列に接続したものを3端子半導体ス
イッチング素子2のゲート端子以外の2端子間に接続し
、3端子半導体スイッチング素子2のゲート端子を半導
体スイッチング素子4と第2の抵抗性素子12との接続
点に接続し、半導体スイッチング素子4と第2の抵抗性
素子12との両端に容量性素子14を接続したものであ
るから、3端子半導体スイッチング素子2とこの素子の
ゲート回路に配された他の半導体スイッチング素子4と
の双方をサージから保護することができる。
[Effects of the Invention] As explained above, the semiconductor switching circuit according to the present invention includes another semiconductor switching element 4 in the gate circuit of the three-terminal semiconductor switching element 2, and the first resistive element 10 and the semiconductor switching element 2. A switching element 4 and a second resistive element 12 connected in series are connected between two terminals other than the gate terminal of the three-terminal semiconductor switching element 2, and the gate terminal of the three-terminal semiconductor switching element 2 is connected to the semiconductor switching element 2. Since it is connected to the connection point between the element 4 and the second resistive element 12, and the capacitive element 14 is connected to both ends of the semiconductor switching element 4 and the second resistive element 12, it is a three-terminal semiconductor switching. Both the element 2 and the other semiconductor switching element 4 arranged in the gate circuit of this element can be protected from surges.

また、一方の半導体スイッチング素子4に直列接続され
る2つの抵抗性素子10.12の一方10を、容量性素
子14とともにスナバ回路を構成する抵抗性素子に兼用
しているので、抵抗性素子の数を低減することができる
効果もある。
Furthermore, one of the two resistive elements 10 and 12 connected in series to one of the semiconductor switching elements 4 is also used as a resistive element constituting a snubber circuit together with the capacitive element 14, so that the resistive element Another effect is that the number can be reduced.

−1〇 −−1〇 −

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係る半導体スイッチング回路
の回路図、第2図は従来の半導体スイッチング回路の回
路図である。 符号の説明 2・・・トライアック、4・・・フォトトライアック、
6・・・トライアック部、訃・・発光ダイオード部、1
0、12・・・抵抗器、14・・・コンデンサ。
FIG. 1 is a circuit diagram of a semiconductor switching circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional semiconductor switching circuit. Explanation of symbols 2...triac, 4...phototriac,
6...triac part, butt...light emitting diode part, 1
0, 12...Resistor, 14...Capacitor.

Claims (1)

【特許請求の範囲】[Claims] 1、3端子半導体スイッチング素子のゲート回路に他の
半導体スイッチング素子を配した半導体スイッチング回
路であって、第1の抵抗性素子と前記他の半導体スイッ
チング素子と第2の抵抗性素子とを順次直列に接続した
ものを前記3端子半導体スイッチング素子のゲート端子
以外の2端子間に接続し、前記3端子半導体スイッチン
グ素子のゲート端子を前記他の半導体スイッチング素子
と前記第2の抵抗性素子との接続点に接続し、前記他の
半導体スイッチング素子と前記第2の抵抗性素子との両
端に容量性素子を接続したことを特徴とする半導体スイ
ッチング回路。
A semiconductor switching circuit in which another semiconductor switching element is arranged in a gate circuit of a one- and three-terminal semiconductor switching element, the first resistive element, the other semiconductor switching element, and the second resistive element being connected in series. , and the gate terminal of the three-terminal semiconductor switching element is connected to the other semiconductor switching element and the second resistive element. 1. A semiconductor switching circuit characterized in that a capacitive element is connected to both ends of the other semiconductor switching element and the second resistive element.
JP9065488A 1988-04-13 1988-04-13 Semiconductor switching circuit Pending JPH01261921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9065488A JPH01261921A (en) 1988-04-13 1988-04-13 Semiconductor switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9065488A JPH01261921A (en) 1988-04-13 1988-04-13 Semiconductor switching circuit

Publications (1)

Publication Number Publication Date
JPH01261921A true JPH01261921A (en) 1989-10-18

Family

ID=14004509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9065488A Pending JPH01261921A (en) 1988-04-13 1988-04-13 Semiconductor switching circuit

Country Status (1)

Country Link
JP (1) JPH01261921A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012035393A1 (en) * 2010-09-13 2012-03-22 パナソニック株式会社 Hybrid relay

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012035393A1 (en) * 2010-09-13 2012-03-22 パナソニック株式会社 Hybrid relay
JP2012059679A (en) * 2010-09-13 2012-03-22 Panasonic Electric Works Co Ltd Hybrid relay
CN102792409A (en) * 2010-09-13 2012-11-21 松下电器产业株式会社 Hybrid relay
KR101393818B1 (en) * 2010-09-13 2014-05-12 파나소닉 주식회사 Hybrid relay

Similar Documents

Publication Publication Date Title
JP3193827B2 (en) Semiconductor power module and power converter
JPS62239214A (en) Overvoltage protection circuit apparatus
JPS5918576U (en) Thyristor overvoltage protection circuit
SE8500924L (en) SEMICONDUCTOR DEVICE INCLUDING AN INTEGRATED CMOS TYPE CONDUCT
US3899718A (en) Method and arrangement for limiting the power dissipated in electronic components
US5212619A (en) Method and system for protecting a gate controlled thyristor against unacceptable overvoltage
JPH01261921A (en) Semiconductor switching circuit
US5235487A (en) Inverter with overload current protection
US4302688A (en) Solid-state relay
US3256448A (en) Protection circuit of a transistor type direct current constant voltage device
US4006367A (en) Solid state alternating current switching device
US4117349A (en) Solid state alternating current switching device
JPH08116663A (en) Snubber circuit for switching converter
JPS6291018A (en) Gate drive circuit for gate turn-off thyristor
JPS58162085A (en) Protecting circuit
US3261983A (en) Transistor switch employing diodes for voltage protection
JPH0678538A (en) Ac switching circuit apparatus
JPH0557769B2 (en)
JPS646625B2 (en)
JPS587840Y2 (en) Overvoltage protection device for semiconductor equipment
JPS6325859Y2 (en)
JP2530309B2 (en) Ignition circuit of AC contactless switch
JPS593113B2 (en) Protection circuit for self-extinguishing semiconductor devices
JPS62256528A (en) Gate circuit for gate turn-off thyristor
JPS6225822A (en) Surge absorption circuit