JPH01251154A - メッセージ転送制御方法 - Google Patents

メッセージ転送制御方法

Info

Publication number
JPH01251154A
JPH01251154A JP63078749A JP7874988A JPH01251154A JP H01251154 A JPH01251154 A JP H01251154A JP 63078749 A JP63078749 A JP 63078749A JP 7874988 A JP7874988 A JP 7874988A JP H01251154 A JPH01251154 A JP H01251154A
Authority
JP
Japan
Prior art keywords
message
processor
class information
processors
broadcast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63078749A
Other languages
English (en)
Inventor
Atsushi Inoue
淳 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63078749A priority Critical patent/JPH01251154A/ja
Publication of JPH01251154A publication Critical patent/JPH01251154A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、複数台のプロセッサを、ネットワークを介し
て接続して構成されるマルチプロセッサシステムにおけ
るメツセージ転送制御方式に係わり、特に特定のグルー
プのプロセッサに対してブロードキャスト転送を行う際
のメツセージ転送制御方式に関する。
(従来の技術) 計算機技術の発展と高速計算への要求の高まりから、多
くのプロセッサを用いて処理を実行するマルチプロセッ
サシステムが盛んに構築されている。これらのシステム
では、複数のプロセッサを用いて並列に処理を実行する
ため、高速処理が可能である。またこのようなシステム
として、第7図に示すように主として演算を担当する複
数のプロセッサla、lb、・・・、1nをネットワー
ク2を介して相互に接続するとともに、これらをホスト
計算機3で制御する方式のシステムが知られている。こ
のようなマルチプロセッサシステムにおいて、ホスト計
算機3は各プロセッサ1a〜1nへのプログラム、初期
データのロード、プロセッサの起動、プロセッサ状態の
モニタリングといった処理を担当する。これらの処理に
伴なうポスト計算t113と各プロセッサ1a〜1nと
の間、あるいは複数のプロセンサ1a〜in間のメツセ
ージ転送方式として、1対1の通常のメツセージ転送に
加えて、1対多のブロードキャスト転送と呼ばれるメッ
セージ転送機構をサポートしているシステムも多い。
さて、第7図に示すようなマルチプロセッサシステムの
利用形態としては、実行するプログラムの種類によって
第8図に示すように様々な結合形態が知られている0例
えば、第8図(a)はプロセンサをメツシュ状に結合し
な構成、第8図(b)はプロセッサを立方体状に結合し
た構成、第8図(c)はプロセッサを木構造に結合した
構成である2 このように様りな形態をとって利用されるマルチプロセ
ンサシステムをホスト計算機から制御する場合、全10
センサのうち、特定のプロセッサ群に対してのみホスト
計X機からのメツセージを転送したい場合が頻繁に起こ
りつる。具体的には第8図(a)の構成でメツシュの上
端のプロセlす群(プロセンサP  、P  、P3)
の状態を読み出すとか、第8図(c)の構成で木構造の
根となるプロセッサ(プロセッサP、P6)に対しての
み起動メツセージを送るといった場合である。
このような要求に対しては、すべての10センサに同一
のメツセージを転送するブロードキャスト転送方式はそ
のまま使用できず、何らかの方法により特定プロセッサ
群に対してのみブロードキャストメツセージが到達する
ような制御方式が必要となる。
従来このような要求に対する対応策として、システムの
ネットワーク構成を変更、又はスイッチング操作して、
特定のプロセッサ群に対してのみブロードキャストメツ
セージが到達するようにしたり、各プロセッサ間に仮想
的な優先順位を設定して、情夫制御を行うなどの方式が
とられていたが、いずれの方式も制御が複雑なうえ、ネ
ットワークやプロセッサ構成に制限を与えるため、柔軟
なマルチプロセッサシステムの利用の阻害してしよう欠
点あった。
(発明か解決しようとする課題) このように、特定のプロセッサ群に対してのみプローキ
ャスト転送を行うための従来の各方式は、制御が複雑で
、システムの柔軟性に欠けるという問題があった。
本発明はこのような事情を考慮してなされたしので、そ
の目的は、システムのネットワーク構成、あるいはプロ
セッサ構成に何ら変更を加えることなく、かつ従来のブ
ロードキャスト転送方式をそのまま使用して、システム
内の特定の10セ・フサ群に対してのみ共通のメツセー
ジを転送することが可能なメッセージ転送制閃方式を提
供することにある。
[発明の構成] (課題を解決するための手段) 本発明は、ネットワーク結合された複数台のプロセッサ
に対して、各々のプロセ・ンサの所属するグループを示
すプロセ・ンサクラス情報を付属させるとともに、転送
すべきメ・ンセージにそのメッセージを受けとるべき1
0センサのクループを示す到達クラス情報を付属させ、
各10センサがメッセージに付加された前記到達クラス
情報と自己の持つ前記プロセッサクラス情報とを比較し
て、そのメ・ツセージを実際に受信すべきか否かを決定
することを特徴としている。
(作用) 本発明によれば、各プロセッサにプロセッサクラス情報
を付属させ、メツセージに到達クラス情報を付属させる
だけで、各プロセッサか自らメツセージを受信すべきか
を決定しているので、マルチプロセラサシ不テムを構成
するプロセンサのうち任意のプロセッサ群に対して共通
のメッセージを転送する場合、システムのネットワーク
構成やプロセッサ構成に何ら変更を加えることなく、か
つ従来のブロードキャスト転送方式をそのまま使用して
、メツセージ転送を行うことかできる。
またメツセージを転送するプロセッサ群の設定ら、シス
テムの構成や応用分野に応じて任意に設定でき、マルチ
プロセッサシステムの到達クラス情報の設定のみである
ため、利用効率を大いに高めることができる。
(実施例) 以下、図面を参照して本発明の一実施例に係るマルチプ
ロセッサシステムにつき説明する。
第1図は同システムを構成するプロセッサ11の一部構
成を示した図で、第7図における複数のプロセッサ1a
〜1nのうちの1つを示した乙のである。これらのプロ
セッサ1aλl nは第8図に示すようなaマな構成を
もってて使用されうるが、本発明ではこれらの構成を実
現するためのネットワーク2の物理的形態はどのような
ものであってもかまわない。
本実施例では、第8図(c)に示す木楕遣しステムを例
にとってシステムの構成とその動作とを説明する。
第1図において、プロセッサ11のメツセージ受信部に
は、クラスレジスタ10、メツセージバッファ11.メ
ツセージ解析部12及びメツセージ転送部13が設けら
れている。
クラスレジスタ10はプログラム実行以前の適当な時点
でシステムの利用形慧に応じて、そのプロセッサIXの
プロセッサクラス・清報をセットしておくレジスタであ
る。このプロセッサクラス情報のフォーマントはシステ
ム利用形態に応じて適宜設定可能であるが、木構造シス
テムに対しては、例えば第2図のように設定できる。即
ち、システムが4つの木からなり、多本が3つの深さを
持っているとすれば、プロセッサクラス情報は7ビツト
から構成され、上位4ビツトで示すCフィールドか所属
する木の番号、下位3ビツトで示すbフィールドが、そ
の10セツサの深さを示す番号となっている。従って、
例えばtreel 、 ?;Aさ1に属するプロセッサ
P1のプロセッサクラス情報は、1000100B <
2進数表現)で表されることになる。
メツセージバッファ11は、ホスト計算l113がらの
ブローキャストメツセージを保持するバンファである。
ブロードキャストメッセージは、第3図に示すように通
信内容を示すメツセージ部21とメツセージが到達すべ
きプロセッサクラスを示す到達クラス情報部22とから
なる。ここで到達クラス情報部22のフォーマットもク
ラスレジスタ10とほぼ同様のフォーマットとなってい
る。
即ち、この到達クラス情報を第4図にて説明すると、こ
の情報において、Cフィールドは所属する木の番号を示
すフィールド、bフィールドは各木構造内の階層番号を
指定するフィールドである。
また、この到達クラス情報には、プロセッサクラス情報
にはないCフィールドが付加されている。
このCフィールドは全プロセッサが対象のブロー1くキ
ャストメツセージの場合にon(=1)となるフィール
ドである。メツセージバッファ11はホスト計算機から
のブロードキャストメツセージを、メソセージ部21と
到達クラス情報部22とに分離して、到達クラス情報部
22をメツセージ解析部12に、メツセージ部21をメ
ツセージ転送部13に供給する。
メツセージ解析部12は、このメツセージバッファ11
から入力された到達クラス情報とクラスレジスター0の
内容とを比較して、各プロセッサに実際にブロードキャ
ストメツセージが到達すべきか否かを示す出力信号Sを
メツセージ転送部13に入力する。
第5図は、第2図及び第4図に示すクラス情報フォーマ
ットに対する解析を行うメツセージ解析部12を、複数
のANDNOゲート376とNORゲート37とにより
構成した例を示す図である。ここでR〜R6はクラスレ
ジスターoの内容であるプロセッサクラス情報、Q1〜
Q7はメツセージバッファ11がら入力された到達クラ
ス情報である。この回路は、両クラス情報の対応するビ
ットのうち、1つでも両ビート共onとなるものがある
場合に出力信号Sを発生する回路である。さらにQ7は
第4図のCフィールドに相当するビットで、このビット
がonのときはシステムの全プロセッサに対してブロー
ドキャストメツセージを到達させる。これらの入力を元
に、メッセージ解析部13は、各プロセッサーlがブロ
ードキャストメツセージを受信すべきが否かを示す出力
信号Sを出力する。メツセージ転送部13はこの信号S
を入力し、その内容に応じてメツセージバッファ11か
ら入力されたメツセージを各プロセッサに供給する。
以上の構成により、例えばtree tに所属するプロ
セッサ群に対してのみブロードキャストメツセージを送
る場合には、メッセージに付加する到達クラス情報を1
00OOOOOB (2進数表現)に設定し、このメッ
セージをブロードキャスト転送により全プロセッサに対
して転送すれば、本システムの制御方式により、実際に
は第2図のプロセッサP1〜P5のみがメッセージを受
信できる。
また木構造の根となる課さ1のプロセッサ群に対しての
みメツセージを転送したい場合には、メツセージに付加
する到達クラス情報を 00001000B (2進数表現)に設定し、このメ
ツセージを全プロセッサに対してブロードキャスト転送
すれば、実際には第2図の10セlすP、P6のみがそ
のメツセージを受信できる。
以上のような動作により、システムを変更することなく
到達クラス情報に従って任意のプロセッサ群にのみブロ
ードキャストメツセージを転送することが可能になる。
特にホスト計算機からのブロードキャスト転送の場合に
は、ホスト計3E機の負荷が軽減できると共に、ホスト
計算機から任意のプロセッサ群への同時アクセス方法が
提供でき、システムのモニタリンクやプログラムのデバ
ッグなど1幅広い分野における制御効率を著しく高める
ことができる。
なお、本実施例では第8図(c)の木構造システムを例
にとったため、到達クラス情報は、到達本番号フィール
ド(aフィールド)、到達階層フィールド(bフィール
ド)、全プロセッサ到達フィールド(Cフィールド)の
3フイールド構成としたが、このフィールド数はシステ
ム規模、システム構成、応用分野等に応じて適宜設定し
てかまわない0例えば、第8図(a)のメツシュ楕遣の
場合には、到達クラス情報は、第6図に示すように行番
号フィールド(dフィールド)1列番号ノイールド(C
フィールド)、内外指定フィールド(fフィールド)、
全プロセッサ到達フィールド(gフィールド)により構
成できる。またメツセージ解析部12の構成についても
、本実施例のようなゲート回路ではなく、例えばマイク
ロプログラム制御などにすることもできる。さらに、本
実施例では主としてホスト計算機からのブロードキャス
トメツセージの場合を例にとって説明したが、本発明は
、それ以外のモジュールからのブロードキャスト転送に
ついてもなんら変更を加えることなく適用することがで
きる。
どのような構成をとっても、本発明ではマルチプロセッ
サシステムの利用形態や構成等に制限を加えることはな
い。また従来のブロードキャスト転送方式を変更する必
要もなく、そのまま利用してシステム内の任意のプロセ
ッサ群に対して選択的にメツセージ転送を行う制御方式
が提供でき、マルチプロセッサシステムの利用効率を大
いに高めることができる。
[発明の効果コ 以上述べたように、本発明によれば、マルチプロセッサ
システムのネットワーク構成、あるいはプロセッサ構成
に何ら変更を加えることなく、かつ従来のブロードキャ
スト転送方式をそのまま使用して、システムを構成する
プロセッサのうち任意のプロセッサ群に対して共通のメ
ツセージ転送を行うことができる。また、このときのメ
ツセージを転送するプロセッサ群の設定も、システムの
構成や応用分野に応じて任意に設定できる。これにより
ブロードキャスト転送の利用範囲を広げることができる
【図面の簡単な説明】
第1図は本発明の一実施例に係るマルチプロセッサシス
テムを構成する各10七ノサの内部構成を示すブロック
図、第2図は同システムにおけるプロセッサクラス情報
のフォーマントの一例を示す図、第3図は同システムに
おけるブロードキャストメツセージのフォーマットを示
す図、第4図は同システムにおける到達クラス情報のフ
ォーマットの一例を示す図、第5図は同システムにおけ
るメツセージ解析部の一構成例を示す図、第6図は本発
明の池の実施例に係るシステムにおける到達クラス情報
のフォーマットの一例を示す図、第7図はマルチプロセ
ッサシステムの概略構成を示すブロック図、第8図はマ
ルチプロセッサシステムの利用形態の例を示す図である
。 la、・・・、11.・・・、1n・・・プロセッサ、
2・・・ネットワーク、3・・・ホスト計算機、10・
・・クラスレジスタ、11・・・メヅセージバッファ、
12・・・メツセージ解析部、13・・・メツセージ転
送部、30〜36・・・ANDゲート、37・・・OR
ゲート。 出願人代理人 弁理士 鈴 江 武 愚弟1図 L−−−−−−−一−−−−−。 第2図 第3図 第7図 (c)冬精止

Claims (1)

  1. 【特許請求の範囲】 複数のプロセッサをネットワークを介して接続してなる
    マルチプロセッサシステムにおけるメッセージ転送制御
    方式において、 前記各プロセッサにそのプロセッサの所属するグループ
    を示すプロセッサクラス情報を付属させるとともに、転
    送すべきメッセージにそのメッセージを受けとるべきプ
    ロセッサのグループを示す到達クラス情報を付属させ、
    前記各プロセッサはメッセージに付加された前記到達ク
    ラス情報と自己の持つ前記プロセッサクラス情報とを比
    較して当該メッセージを受け取るか否かを決定すること
    を特徴とするメッセージ転送制御方式。
JP63078749A 1988-03-31 1988-03-31 メッセージ転送制御方法 Pending JPH01251154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63078749A JPH01251154A (ja) 1988-03-31 1988-03-31 メッセージ転送制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63078749A JPH01251154A (ja) 1988-03-31 1988-03-31 メッセージ転送制御方法

Publications (1)

Publication Number Publication Date
JPH01251154A true JPH01251154A (ja) 1989-10-06

Family

ID=13670541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63078749A Pending JPH01251154A (ja) 1988-03-31 1988-03-31 メッセージ転送制御方法

Country Status (1)

Country Link
JP (1) JPH01251154A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528761A (en) * 1991-03-29 1996-06-18 International Business Machines Corporation Message passing apparatus for determining if counted acknowledgements from a set of processors are within a defined range

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135645A (ja) * 1984-07-27 1986-02-20 Fujitsu Ltd 郡別同報通信方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6135645A (ja) * 1984-07-27 1986-02-20 Fujitsu Ltd 郡別同報通信方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528761A (en) * 1991-03-29 1996-06-18 International Business Machines Corporation Message passing apparatus for determining if counted acknowledgements from a set of processors are within a defined range

Similar Documents

Publication Publication Date Title
JP2770603B2 (ja) 並列計算機
US6363453B1 (en) Parallel processor with redundancy of processor pairs
US20090307703A1 (en) Scheduling Applications For Execution On A Plurality Of Compute Nodes Of A Parallel Computer To Manage temperature of the nodes during execution
US8095811B2 (en) Reducing power consumption while synchronizing a plurality of compute nodes during execution of a parallel application
SE444236B (sv) Databehandlingsanleggning innefattande en masterdator och minst tva slavdatorer
GB2024476A (en) Dynamic disc buffer control unit
JPH0550022B2 (ja)
EP0387871B1 (en) Extended memory address control system
US20180212894A1 (en) Fork transfer of data between multiple agents within a reconfigurable fabric
US20090049317A1 (en) Managing Power in a Parallel Computer
Ball et al. RIG, Rochester's intelligent gateway: System overview
JPH02230455A (ja) 外部記憶装置の割込み制御方式
KR960003045B1 (ko) 마이크로프로세서
JPH01251154A (ja) メッセージ転送制御方法
JP2518902B2 (ja) 並列計算機におけるイベントスケジュ―リング処理方式
US7254667B2 (en) Data transfer between an external data source and a memory associated with a data processor
JPH09330243A (ja) 計算機システム
Fisher A multi‐processor implementation of occam
JPS63268035A (ja) ロ−カル端末シミユレ−タによるリモ−ト端末制御方式
Hurst How to Accelerate Peripheral Monitoring in Low Power Wearables with DMA
JP2659410B2 (ja) データフローコンピュータの実行一時停止方式
Saeki et al. Intelligent CAMAC crate controller incorporating a transputer
JPH02224169A (ja) 計算機システムの処理分散方式
JPH0340169A (ja) 多重プロセツサシステムおよび複数の処理装置を制御する方法
JPH03223955A (ja) 情報処理システム