JPH012441A - Communication control device - Google Patents

Communication control device

Info

Publication number
JPH012441A
JPH012441A JP62-156518A JP15651887A JPH012441A JP H012441 A JPH012441 A JP H012441A JP 15651887 A JP15651887 A JP 15651887A JP H012441 A JPH012441 A JP H012441A
Authority
JP
Japan
Prior art keywords
counter
terminal
terminal address
control device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-156518A
Other languages
Japanese (ja)
Other versions
JPS642441A (en
Inventor
洋 白川
Original Assignee
株式会社東芝
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP15651887A priority Critical patent/JPS642441A/en
Priority claimed from JP15651887A external-priority patent/JPS642441A/en
Publication of JPH012441A publication Critical patent/JPH012441A/en
Publication of JPS642441A publication Critical patent/JPS642441A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は1つの親局と複数の端末局との間でシリアルデ
ータ通信を行う通信制6I1g置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a communication system 6I1g device that performs serial data communication between one master station and a plurality of terminal stations.

(従来の技術) 従来、この種の親局の通信制御装置は1つの端末に対し
てシリアルデータ通信を行うようになっており、複数の
端末に対して通信を行うようにはなっていなかった。し
かし、この種の通信制御装置を用いて複数の端末との間
でシリアルデータ通信を行わせるには第2図に示したよ
うな方法で行うことができる。
(Prior art) Conventionally, this type of master station communication control device has been designed to perform serial data communication to one terminal, but not to multiple terminals. . However, serial data communication can be performed with a plurality of terminals using this type of communication control device by a method as shown in FIG.

即ち、制御信号ラインERがオフ(ローレベル)の間に
端末番号選択パルスAをデータ送出ラインSDに出力し
、前記信号ラインERがオン(ハイレベル)の間にシリ
アル信号Bをデータ送出ラインSDに送出する。前記端
末番号選択パルスAにより複数の端末の中から特定の相
手端末を選択して、親局とこの端末との間でシリアルデ
ータ通信を行うことかできる。ところか、前記シリアル
信号Bはυ(局の通信制御装置に搭載されているパラレ
ルシリアル変換LSIを使って容易に1ヤ出することか
できるか、前記端末番号選択パルス△は前記通信制1j
lli置の\・+pu <マイクロプロセッサ)等を用
いてプログラムによって作出しな【プればならない。し
かし、このプログラムは、親局と端末間にデータ送受信
かないことを確認した後、端末番号選択パルスAのパル
ス数だけ一定時間間隔をおいてデータ送出ラインERを
ハイレベル、ローレベルに変化させるもので、かなり複
雑なものとなる。このため、\、・IPUに負荷かかか
り他のプログラムの実行か遅くなって、通信制御装置か
悪化するという欠点かあった。
That is, while the control signal line ER is off (low level), the terminal number selection pulse A is output to the data sending line SD, and while the signal line ER is on (high level), the serial signal B is output to the data sending line SD. Send to. A specific partner terminal can be selected from among a plurality of terminals by the terminal number selection pulse A, and serial data communication can be performed between the master station and this terminal. However, the serial signal B is υ(can be easily outputted using a parallel-to-serial converter LSI installed in the communication control device of the station), and the terminal number selection pulse △ is the communication system 1j.
It must be created by a program using a microprocessor or the like installed in the lli. However, this program changes the data transmission line ER to a high level and a low level at fixed time intervals equal to the number of pulses of the terminal number selection pulse A after confirming that no data is being sent or received between the master station and the terminal. And it becomes quite complicated. For this reason, there was a drawback that the load was placed on the IPU, slowing down the execution of other programs, and deteriorating the communication control device.

(R明か解決しにつとする問題点) 従来、1つの親局と複数の端末との間でシリアルデータ
通信を行わせるには、親局が端末特定のための端末番号
選択パルスをプログラムにより作出して送信しなければ
ならす、前記親局の通信制御装置のMP’Uに負担がか
かり、他のプログラムの処理が遅れ、通信効率が悪化す
るという欠点があった。そこで本発明は上記の欠点を除
去するもので、端末番号選択パルスをハードウェアで作
出することにより、MPUの負−担を減らして通信効率
を向上させることができる通信制御装置を提供すること
を目的としている。
(Problem to be solved by R) Conventionally, in order to perform serial data communication between one master station and multiple terminals, the master station had to create a terminal number selection pulse to identify the terminal by a program. This puts a burden on the MP'U of the communication control device of the master station, which has to transmit the data, which delays the processing of other programs and deteriorates communication efficiency. Therefore, the present invention aims to eliminate the above-mentioned drawbacks, and aims to provide a communication control device that can reduce the load on the MPU and improve communication efficiency by generating terminal number selection pulses using hardware. The purpose is

[発明の構成コ (問題点を解決するための手段) 本発明は、端末のアドレスに対応した端末アドレス選択
パルスを発生して複数の端末の中から通信相手の端末を
選択した後、この端末との間でシリアルデータの送受信
を行う通信制御装置において、端末のアドレスに対応し
た端末アドレス選択パルスを発生する第1のカウンタと
、数値が設定されると前記第1のカウンタを起動し、こ
の第1のカウンタのカウント値が前記設定数値となると
前記第1のカウンタの動作を停止する第2のカウンタと
、送受信信号線上の前記シリアルデータを構成するパル
スを入力すると所定信号を発生してこれを前記通信制御
装置のマイクロプロセッサに出力するマルチバイブレー
タと、このマルチバイブレータの出力値より送受信信号
線上にシリアルデータかないことを前記マイクロプロセ
ッサに確認させた後前記第2のカウンタに前記数値を設
定させる制御手段とを具備して構成される。
[Configuration of the Invention (Means for Solving Problems)] The present invention generates a terminal address selection pulse corresponding to the address of the terminal to select a communication partner terminal from among a plurality of terminals, and then In a communication control device that transmits and receives serial data between a second counter that stops the operation of the first counter when the count value of the first counter reaches the set value; and a second counter that generates a predetermined signal when a pulse constituting the serial data on the transmission/reception signal line is input. a multivibrator that outputs the value to the microprocessor of the communication control device; and after the microprocessor confirms that there is no serial data on the transmission/reception signal line based on the output value of the multivibrator, the second counter is set to the numerical value. and a control means.

(作用) 本発明の通信制御l装置において、制御手段は送受fg
 信号線上のパルスを入力するマルチバイブレータの出
力値より通信制御装置のMPUに前記送受信信号線上に
シリアルデータがないことを確認させた後、第2のカウ
ンタに通信対象の端末アドレスに対応する数値を設定さ
せる。これにより第2のカウンタは第1のカウンタを起
動するため、第1のカウンタ1よりラント出力部ち端末
アドレス選択パルスを送受信信号線上に出力する。第2
のカウンタは第1のカウンタのカラン1−1直が設定数
値となると前記第1のカウンタの動作を停止する。
(Function) In the communication control device of the present invention, the control means transmits/receives fg
After confirming to the MPU of the communication control device that there is no serial data on the transmitting/receiving signal line from the output value of the multivibrator that inputs the pulse on the signal line, a value corresponding to the terminal address to be communicated is input to the second counter. Let it be set. As a result, the second counter activates the first counter, so that the first counter 1 outputs a runt output terminal address selection pulse onto the transmission/reception signal line. Second
The counter stops the operation of the first counter when the count of the first counter reaches the set value.

(実施1tす) 以下本発明の一実施例を図面を参照して説明する。第1
図は本発明の通信制御装置の一実施例を示したブロック
図である。1は装置全体の制御を行うマイクロプロセッ
サ(MPU)、2はパラレルデータをシリアルデータに
相互に変換するパラレルシリアル変換LSI、3はデー
タ送信ラインSDにデータを送信するドライバ、4はデ
ータ受信ラインRDからデータを受信するレシーバ、5
は制御信号ラインERへ制御信号を送出する1−ライム
、6はデータ送受信ラインSD、RD上の信号を拾い出
すゲート、7はMPLllへの割込み信号を作出するリ
トリガブルモノステーブルマルチバイブレータ、8はリ
トリガブルモノステーブルマルチバイブレータ7の出力
を遅延させる立上がりデイレイ回路、9は端末アドレス
に対応した数値が設定され、カウンタ10のカウント動
作を制御するプリセッタブルダウンカウンタ、10は端
末アドレスに対応した端末アドレス選択パルス100を
出力するクリア付カウンタ、11は入力の一方がローレ
ベルとなると出力をローレベルとするゲートで、シリア
ルデータと端末ア1−レス選択パルスのいずれか一方を
出力する。12はクリア付力ウンタ10の出力を反転さ
せるインバータ、13はクリア付カウンタ10を駆動す
る信号を発生する発振器である。
(Embodiment 1t) An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing one embodiment of the communication control device of the present invention. 1 is a microprocessor (MPU) that controls the entire device; 2 is a parallel-to-serial conversion LSI that mutually converts parallel data to serial data; 3 is a driver that transmits data to the data transmission line SD; 4 is the data reception line RD a receiver receiving data from 5
1-lime sends a control signal to the control signal line ER, 6 is a gate that picks up signals on the data transmission/reception lines SD and RD, 7 is a retriggerable monostable multivibrator that generates an interrupt signal to MPLll, 8 9 is a rising delay circuit that delays the output of the retriggerable monostable multivibrator 7; 9 is a presettable down counter in which a value corresponding to the terminal address is set and controls the counting operation of the counter 10; 10 is a presettable down counter that corresponds to the terminal address. A clear counter 11 outputs a terminal address selection pulse 100, and 11 is a gate that outputs a low level when one of its inputs becomes a low level, and outputs either serial data or a terminal address selection pulse. 12 is an inverter that inverts the output of the clear force counter 10, and 13 is an oscillator that generates a signal to drive the clear counter 10.

次に本実施例の動作について説明する。先ず通信開始に
当ってN、I P U 1はデータ送信、受信ラインS
D、RD上に信号がないことを立上がりデイレイ回路8
からの信号によりjff 32.すると、パラレルシリ
アル変換LS I 2にハイレベル信号をドライバ5に
出力さけて、制御信号ラインERをローレベルとして端
末アドレス選択モードとする。次に\+PU1は通信先
の端末のアドレスに対応する数値をプリセッタブルダウ
ンカウンタ9にセットする。プリセッタブルカウンタ9
は前記数値がセットされると、信号ライン51をローレ
ベルとし、クリア付カウンタ10を起動する。これによ
りクリアイ寸カウンタ10はカウントパルスをインバー
タ12を介して信号ライン52に端末アドレス選択パル
ス200として出力する。この端末アドレス選択パルス
200はゲート11を介してドライバ3に入力されてデ
ータ送信ラインSDに送出されると共に、プリセッタブ
ルダウンカウンタ9に入力される。プリセッタブルダウ
ンカウンタっけセットされた数値より端末アドレス選択
パルス200の入力に同期してダウンカウントして行き
、カウント(直かOとなると信号ライン51をハイレベ
ルとして、り1ノア付カウンタ10の動作を停止する。
Next, the operation of this embodiment will be explained. First, when starting communication, N, IPU 1 is the data transmission and reception line S.
The rise delay circuit 8 detects that there is no signal on D and RD.
Due to the signal from jff 32. Then, a high-level signal is outputted to the parallel-serial conversion LSI 2 to the driver 5, and the control signal line ER is set to a low level to enter the terminal address selection mode. Next, \+PU1 sets a numerical value corresponding to the address of the communication destination terminal in the presettable down counter 9. Presettable counter 9
When the numerical value is set, the signal line 51 is set to low level and the clear counter 10 is activated. As a result, the clear size counter 10 outputs a count pulse to the signal line 52 via the inverter 12 as a terminal address selection pulse 200. This terminal address selection pulse 200 is input to the driver 3 via the gate 11 and sent to the data transmission line SD, and is also input to the presettable down counter 9. The presettable down counter starts counting down from the set value in synchronization with the input of the terminal address selection pulse 200. Stop operation.

このため、プリセッタブルダウンカウンタ9にセットさ
れた数値と同一のパルス数の端末アドレス選択パルス2
00がデータ送信ラインSD上に送出される。一方、プ
リセッタブルダウンカウンタ9のカウント1血かOとな
った時に信号線51がハイレベルとなると、これはレト
リガブルモノステーブルマルヂバイブレータ7のB入力
端子に入力されてこのりトリカブルモノステーブルマル
チバイブレークのQ出力端子をローレベルとする。この
ローレベル信号は立上がりデイレイ回路8によって1時
間遅延された後、信号ライン53を介して〜4PU1に
割込み信号として出力され、〜IPU1に端末アドレス
の選択が終了したことを知らせる。これによりM P 
Lllはパラレルシリアル変換LSI2を介してローレ
ベル信号をトライバ5に出力させて、制御ラインERを
ハイレベルとしてデータ送出モードとする。そのi!2
i’vIPU1はデータを送出すべくパラレルデータを
パラレルシリアル変換LSI2に与えると、これにより
LSI2はこのパラレルデータをシリアルデータに変換
して出力端子TXDからゲート11を介してドライバ3
に出力して、データ送信ラインSD上に送出する。
Therefore, the terminal address selection pulse 2 has the same number of pulses as the value set in the presettable down counter 9.
00 is sent out on the data transmission line SD. On the other hand, if the signal line 51 becomes high level when the count of the presettable down counter 9 reaches 1 or O, this is input to the B input terminal of the retrievable monostable multi-vibrator 7, and the retrievable monostable The Q output terminal of the table multi-by-break is set to low level. After this low level signal is delayed for one hour by the rise delay circuit 8, it is output as an interrupt signal to ~4PU1 via the signal line 53, notifying ~IPU1 that the selection of the terminal address has been completed. As a result, M P
Lll outputs a low level signal to the driver 5 via the parallel-to-serial conversion LSI 2, and sets the control line ER to a high level to enter the data sending mode. That i! 2
i'v IPU 1 gives parallel data to parallel-serial converter LSI 2 in order to send data, and LSI 2 converts this parallel data into serial data and sends it to driver 3 from output terminal TXD via gate 11.
and sends it out on the data transmission line SD.

一方、受信時には、データ受信ラインRD上のシリアル
データをレシーバ4によって受信し、これをパラレルシ
リアル変換LS’I2によって変換してパラレルデータ
としたものが〜IPU1に供給される。また、送受信時
に本通信制御装置が信号を送受している時は排他的オア
ゲート6に送信又は受信パルスか入力され、このオアゲ
ート6を介してリトリガブルモノステーブルマルチバイ
ブレータ7のへ入力端子にデータパルスが入力される。
On the other hand, during reception, the receiver 4 receives the serial data on the data reception line RD, converts it into parallel data by the parallel-serial conversion LS'I2, and supplies it to ~IPU1. Also, when this communication control device is transmitting and receiving signals during transmission and reception, a transmission or reception pulse is input to the exclusive OR gate 6, and the data is sent to the input terminal of the retriggerable monostable multivibrator 7 via this OR gate 6. A pulse is input.

このため、この間マルチハイブレーク7の出力端子ろは
ローレベルを維持し、このローレベル信号が立上がりデ
イレイ回路8を介して〜IPU1に入力されるため、M
PU1は現在自己の装置かデータを送受信していること
を認識することができる。
Therefore, during this time, the output terminal of the multi-high break 7 maintains a low level, and this low level signal is input to ~IPU1 via the rising delay circuit 8, so that the M
PU1 can recognize that its own device is currently transmitting and receiving data.

逆に信号線53よりハイレベル信号か入力されると、M
PU1はデータ送受信ラインSD、RD上に信号がない
ことを確認する。
Conversely, when a high level signal is input from the signal line 53, M
PU1 confirms that there is no signal on the data transmission/reception lines SD, RD.

本実施例によれば、プリセッタブルダウンカウンタ9と
クリア付カウンタ10とによってハードウェア的に端末
アドレス選択パルス200を作出しているため、MPU
1に負担をかけることなく複数端末との間でシリアルデ
ータ通信を効率よく行うことができる。
According to this embodiment, since the terminal address selection pulse 200 is generated by hardware using the presettable down counter 9 and the counter 10 with clear, the MPU
To efficiently perform serial data communication with multiple terminals without placing a burden on one terminal.

[発明の効果1 以上記述した如く本発明の通信制御装置によれば、端末
番@選択パルスをハードウェアで作出することにより、
MPUの負担を減らして通信効率を向上し得る効果があ
る。
[Effect of the invention 1 As described above, according to the communication control device of the present invention, by creating the terminal number @ selection pulse by hardware,
This has the effect of reducing the burden on the MPU and improving communication efficiency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の通信制御装置の一実施例を示したブロ
ック図、第2図は従来の通信制taII装置の動作例を
説明するタイムチャートて必る。 1・・・マイクロプロセッサ(MPU>訃・・パラレル
シリアル変換LSI 3.5・・・ドライバ 4・・・レシーバ 6・・・排他的論理和ゲーi〜 7・・・す1〜リカプルモノステーブルマルチパイブレ
ーク 9・・・プリセッタブルダウンカウンタ10・・・クリ
ア付カウンタ 11・・・ゲーlへ 代理人 弁理士 則 近 憲 佑 向  山王 − 10クリア第1iクンタ 第1図
FIG. 1 is a block diagram showing an embodiment of the communication control device of the present invention, and FIG. 2 is a time chart illustrating an example of the operation of a conventional communication system TAII device. 1...Microprocessor (MPU > Parallel-serial conversion LSI) 3.5...Driver 4...Receiver 6...Exclusive OR game i~ 7...S1~Recouple monostable Multi pie break 9...Presettable down counter 10...Counter with clear 11...Go to game agent Patent attorney Nori Chika Ken Yumukai Sanno - 10 clear 1st i Kunta 1st figure

Claims (1)

【特許請求の範囲】[Claims] 端末のアドレスに対応した端末アドレス選択パルスを発
生して複数の端末の中から通信相手の端末を選択した後
、この端末との間でシリアルデータの送受信を行う通信
制御装置において、端末のアドレスに対応した端末アド
レス選択パルスを発生する第1のカウンタと、数値が設
定されると前記第1のカウンタを起動し、この第1のカ
ウンタのカウント値が前記設定数値となると前記第1の
カウンタの動作を停止する第2のカウンタと、送受信信
号線上の前記シリアルデータを構成するパルスが入力さ
れると所定の信号を発生するマルチバイブレータと、こ
のマルチバイブレータの出力値より送受信信号線上にシ
リアルデータがないことを前記MPUに確認させた後前
記第2のカウンタに前記数値を設定させる制御手段とを
具備したことを特徴とする通信制御装置。
After generating a terminal address selection pulse corresponding to the terminal address and selecting a communication partner terminal from among multiple terminals, the communication control device that transmits and receives serial data to and from this terminal selects the terminal address selection pulse corresponding to the terminal address. a first counter that generates a corresponding terminal address selection pulse; and when a numerical value is set, the first counter is started; and when the count value of the first counter reaches the set value, the first counter is activated; A second counter that stops its operation, a multivibrator that generates a predetermined signal when the pulse forming the serial data on the transmitting/receiving signal line is input, and a multivibrator that generates the serial data on the transmitting/receiving signal line based on the output value of this multivibrator. and control means for causing the second counter to set the numerical value after the MPU confirms that the numerical value is not present.
JP15651887A 1987-06-25 1987-06-25 Communication control equipment Pending JPS642441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15651887A JPS642441A (en) 1987-06-25 1987-06-25 Communication control equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15651887A JPS642441A (en) 1987-06-25 1987-06-25 Communication control equipment

Publications (2)

Publication Number Publication Date
JPH012441A true JPH012441A (en) 1989-01-06
JPS642441A JPS642441A (en) 1989-01-06

Family

ID=15629536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15651887A Pending JPS642441A (en) 1987-06-25 1987-06-25 Communication control equipment

Country Status (1)

Country Link
JP (1) JPS642441A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430259B2 (en) * 2004-04-19 2008-09-30 Intersil Americas Inc. Two-wire chip-to-chip interface
JP2008135455A (en) * 2006-11-27 2008-06-12 Ngk Insulators Ltd Chip transfer apparatus

Similar Documents

Publication Publication Date Title
EP0132644A2 (en) Method and apparatus for interfacing between a multiple access bus and user devices
CA1070848A (en) Data communication system
JPH04222130A (en) Interference detection circuit
JP3140936B2 (en) Two-way simultaneous communication method, its communication device, and programmable controller using the communication method
JPH012441A (en) Communication control device
JP2767990B2 (en) Microprocessor control method
JPS62171349A (en) Communication control equipment
JP2581694B2 (en) Asynchronous data transfer method
JPH0644763B2 (en) Data transfer method
JPH0343657B2 (en)
JP2709720B2 (en) Line connection method between the numerical controller and its peripheral devices
JPS59127450A (en) Transmission control system
US20020099890A1 (en) Apparatus and method for processing interruptions in a data transmission over a bus
JPH0646736B2 (en) Communication failure detection method
CN113127401A (en) Earphone box and earphone communication method and system
JPH0145278B2 (en)
JPH02222240A (en) Transmission method for hierarchical system
JPH0681158B2 (en) Data transfer control device
JPH06103885B2 (en) Communication control device
JPH0156582B2 (en)
JPH0326582B2 (en)
JPS5941623B2 (en) Line monitoring method
JPS6221149B2 (en)
JPS61270929A (en) Wireless transmission system
JPS59204350A (en) Data transmission system