JPH01243554A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01243554A
JPH01243554A JP63069473A JP6947388A JPH01243554A JP H01243554 A JPH01243554 A JP H01243554A JP 63069473 A JP63069473 A JP 63069473A JP 6947388 A JP6947388 A JP 6947388A JP H01243554 A JPH01243554 A JP H01243554A
Authority
JP
Japan
Prior art keywords
metal
metal balls
integrated circuit
openings
positioning plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63069473A
Other languages
English (en)
Inventor
Kensuke Nakada
健介 中田
Toshihiko Sato
俊彦 佐藤
Tsuneo Kobayashi
恒雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63069473A priority Critical patent/JPH01243554A/ja
Publication of JPH01243554A publication Critical patent/JPH01243554A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造における集・積回路面のバ
ンプ電極の形成に係り、特に高密度実装用ＬＳＩに好適
な全面子バンブ電極形成技術に関する。
〔従来の技術〕
面付実装形の半導体装置におけるバンプ電極の形成技術
について記載されている例としては、アイ・ビー・エム
、ジャーナル・オブ・リサーチ・アンド・ディベラブメ
ント、５月（１９８２年）Ｐ　３６２〜Ｐ　３７１　　
（ＩＢＭ　Ｊ、ＲＥＳ、ＤＥＶＥＬＯＰ　ＶＯＬ、２６
゜・Ｎ０１３．ＭＡＹ　１９８２　　Ｐ　３６２〜Ｐ３
７１）がある。
また、その中でも特に、リフトオフ方式による低融点金
属パッド形成技術については、アイ・ビー・エム、テク
ニカル・ディスクロージャ・ブレティン、５月（１９８
５年）Ｐ７２６７〜Ｐ７２６　９　　　（ＩＢＭ　Ｔｅ
ｃｈｎｉｃａｌ　　Ｄｉｓｃｌｏｓｕｒｅ　　Ｂｕｌｌ
ｅｔｉｎ　　ＶＯＬ。
２７　Ｎｏ、１２　ＭＡＹ　１９８５　Ｆ　７２６７〜
Ｐ７９６９）がある。
上記文献においては、半導体集積回路の表面の所定部位
にバンプ電極を形成する際に、フォトレジスト工程を通
じて集積回路上にレジスト材からなるマスクを形成した
後、当該マスク上から低融点金属層を真空蒸着等の手段
で形成し、レジストマスクを除去することにより、所定
部位にバンブ電極を形成する技術が記載されている。
〔発明が解決しようとする課題〕
ところが、上記技術によるバンブ電極の形成方法におい
ては、フォトレジスト工程等の複雑なプロセス工程を必
要としているため、真空蒸着装置、加熱融解用連続熱処
理炉等の大規模な設備を要していた。
さらに、上記のように工程の複雑化にともなって、電極
形成のために多くの作業時間が必要となっていた。
本発明は、上記課題に着目してなされたものであり、そ
の目的は、バンブ電極の形成を小規模な設備で効率的に
行なうことのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。
すなわち、集積回路上の電極形成位置に対応した箇所が
開孔された位置決め板を用意し、この位置決め板の上面
より金属球を供給して上記開孔内に金属球をそれぞれ収
容する。次に、該金属球の加熱溶融を行うことにより開
孔下部に位置される集積回路の電極形成位置に電極を堆
積形成するものである。
〔作用〕
上記した手段によれば、フォトレジスト工程および真空
蒸着工程等を経ることなく、簡易な構造の位置決め板に
よってバンブ電極の形成が可能となる。このため、たと
えば全面子バンプ電極構造等の高集積形半導体装置にお
ける製造コストの低減および製造効率の向上を容易に実
現できる。
〔実施例〕
第１図（ａ）〜（ｅ）は本発明の一実施例である半導体
装置におけるバンブ電極の形成過程を順次示す説明図、
第２図は実施例により得られる半導体装置を示す全体断
面図である。
本実施例において得られる半導体装置１は、第２図に示
すようにセラミックパッケージ構造からなるビングリッ
ドアレイ形の半導体装置１であり、内部に収容された配
線基板２上には集積回路面を上記配線基板面に対面させ
た状態で半導体ペレット３が実装されている。
上記半導体ペレット３は、たとえばシリコン（Ｓｉ）単
結晶からなる円柱状のインゴットを幅方向にスライスし
て得られる半導体ウェハ上に、拡散工程等を経て所定の
特性領域を形成した後、アルミニウム（ＡＪ）等の蒸着
により配線と下地電極４とを形成し、さらに下地電極４
０部分にバンブ電極５を突出形成した後、各回路領域毎
に分割して得られるものである。
上記工程において、本実施例の特徴的な技術であるバン
ブ電極５の形成工程について、第１図（ａ）〜（ｅ）を
用いて説明する。なお、同図において６は所定の回路領
域が形成された半導体ウェハ等の集積回路基板、４は上
記にも説明した当該回路領域に形成された下地電極、７
は位置決め板である。
上記位置決め板７は例えば金属板を加工して得られるも
のであり、その要部には表裏面方向に貫通する開孔部８
を多数有している。当該開孔部８は、上記集積回路基板
６上の下地電極４の部位にそれぞれ対応して設けられて
いる。また、上記位置決め板７の側方は壁部１０を有し
ており、この壁部１０と位置決め板７とで囲まれる空間
Ｓ内に同図（ｂ）で示される金属球１１が供給される構
造となっている。
上記位置決め板７が集積回路基板６上に位置決めされて
図示されない固定手段によって一体的に固定されると、
当該位置決め板７の上方より所定量の金属球１１が落下
供給される。この金属球１１は、たとえば１（Ｓｎ）を
数パーセント含有した鉛（Ｐｂ）からなる半田で構成さ
れており、その直径は上記開孔部８の直径よりも僅かに
小径の構造となっている。一方、この金属球１１に対応
した開孔部８は、当該金属球１１を１個ずつ収容できる
構造となっており、上記位置決め板７を水平方向に移動
させることにより、各開孔部８内には金属球１１がそれ
ぞれ収容され、収容されなかった金属球１１は、位置決
め板７の板面上を自由移動可能な状態とされる（第１図
ら））。
この状態で、固定状態の位置決め板７と集積回路基板６
とが所定角度まで傾斜され、板面上に自由状態となって
いた金属球１１が位置決め板７上から落下除去される（
同図（Ｃ））。このとき、上記開孔部８内に収容されて
いる金属球１１は、開花部８内に留まり、除去されない
。このようにして、金属球１１は位置決め板７の開孔部
８内にのみ収容された状態となる。これにより、集積回
路基板６上の全ての下地電極４の上部にはそれぞれ１個
ずつの金属球１１が配置された状態となる。
なお、位置決め板７上の不要な金属球１１の除去は、上
記のように位置決め板７を傾斜させて金属球１１を自由
落下させる他、高圧流体の吹き付けによる除去、あるい
は位置決め板７の上面上を掃拭部材（図示せず）を移動
させて強制除去してもよい。
以上のような状態で、位置決め板７の固定された集積回
路基板６が図示されないＸＹステージ上に載置され、該
ステージ上において位置決めが行なわれると、レーデ照
射機構１２が位置決め板７の所定部位、すなわち所定の
開孔部８の直上に位置されて、レーザ光の照射が行なわ
れる（同図（ｄ））。
上記レーザ光の照射は、図示されない制御部によって予
めプログラムされたＸＹ力方向ＸＹステージあるいはレ
ーザ照射機構１２を移動させて各開孔部８内の全ての金
属球１１に対して順次行なう。これにより、開孔部８内
の金属球１１は加熱溶融されて開孔部８の直下に位置さ
れる集積回路基板６の下地電極４上に被着される。この
とき、金、属球１１が溶融した液状の金属は、下地電極
４上において、その表面張力によって半球状に冷却硬化
される。この硬化後、集積回路基板６の表面から位置決
め板７を取り外すことによって、第１図（ｅ）に示され
るようなバンブ電極５が得られる。
このように、本実施例では、下地電極４に対応した部位
に開孔部８を有する位置決め板７を用いて該開孔部８内
に金属球１１を収容した後に該金属球１１を加熱溶融し
て下地金属上にバンブ電極５を形成するため、フォトレ
ジスト工程あるいは真空蒸着工程等のように大規模な設
備および作業時間を必要とせず、簡易な技術で効率的に
バンブ電極５を形成できる。
また、レーザ照射機構１２によりレーザ光の照射を用い
て、金属球１１の溶融を行なうことにより、極めて短時
間でバンブ電極５の形成が可能となっている。
以上のようにしてバンブ電極５の形成された集積回路基
板６は、各回路領域毎に分割されて半導体ペレット３と
して配線基板２上に装着される。
当該半導体ペレット３の装着は、上記のようにして形成
されたバンブ電極５と、配線基板２上に形成されたバン
ブ電極５とを溶融接合することにより行なわれ、半導体
ペレット３の回路形成面が配線基板２の基板面と対面し
た状態の実装形式（フェイスダウンボンディング）が実
現されている。
上記半導体ペレット３が装着された配線基板２はセラミ
ックからなるパッケージ基板１３上に装着されており、
当該パッケージ基板１３にはパッケージ配線１４ととも
に、該パッケージ配線１４と導通されたり−ドビン１５
が裏面より垂直下方に突出形成されている。
配線基板２とパッケージ配線１４とは銅（Ｃｕ）、金（
Ａｕ）もしくはアルミニウム（Ａ、ｆりからなる導電性
のワイヤ１６によって結線されており、このような結線
は公知のワイヤボンディング技術により実現されている
。
パッケージ基板１３の表面において、上記半導体ペレッ
ト３の周囲にはセラミックからなる枠部材１７が低融点
ガラス等の接合材１８により取付けられており、その上
方にはキャップ２０が装着されて半導体ペレット３が気
密状態で封止されている。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、金属球１１の加熱溶融手段としては短時間照
射により加熱溶融の可能なレーザ照射機構１２を用いた
場合について説明したが、これに限らずたとえばランプ
アニール装置あるいは従来の加熱炉を用いてもよい。
また、バンブ電極５としては半田を用いた場合について
説明したが、他の低融点金属を用いてもよい。さらに、
半導体装置１のパッケージ構造についても、図示された
ピングリッドアレイ形状のものに限られず、デニアルイ
ンライン形状、フラットパッケージ形状等、如何なるパ
ッケージ形式％式％ さらに、金属球１１の金属材料は前記実施例における如
く、合金をも含むものである。
また、位置決め板の各開孔部における金属球１１に収容
数は、−度に２個以上であって”もよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、本発明によれば、フォトレジスト工程および
真空蒸着工程等の複雑な工程および大規模な設備を用い
ることなく、簡易な構造の位置決め板の操作によって集
積回路上にバンブ電極の形成が可能となる。このため、
半導体装置における製造コストの低減および製造効率の
向上を容易に実現できる。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明の一実施例である半導体
装置におけるバンブ電極の形成過程を順次示す説明図、 第２図は上記実施例により得られる半導体装置を示す全
体断面図である。 １・・・半導体装置、２・・・配線基板、３・・・半導
体ペレット、４・・・下地電極、５・・・バンブ電極、
６・・・集積回路基板、７・・・位置決め板、８・・・
開孔部、１０・・・壁部、１１・・・金属球、１２・・
・レーザ照射機構、１３・・・パッケージ基板、１４・
・・パッケージ配線、１５・・・リードピン、１６・・
・ワイヤ、１７・・・枠部材、１８・・・接合材、２０
・・・キャップ、Ｓ・・・空間。

Claims (1)

  1. 【特許請求の範囲】 １、集積回路上の所定部位にバンプ電極を形成する際に
    、当該集積回路の電極形成位置に対応した箇所に開孔部
    を有する位置決め板の上面より金属球を供給し、上記各
    開孔部内に金属球をそれぞれ収容した状態で、該金属球
    の加熱溶融を行い開孔下部に位置される集積回路の電極
    形成位置に電極を堆積形成することを特徴とする半導体
    装置の製造方法。 ２、上記加熱溶融が、位置決め板の開孔部内部に収容さ
    れた金属球に対してレーザ光の短時間照射によって行な
    われることを特徴とする請求項１記載の半導体装置の製
    造方法。
JP63069473A 1988-03-25 1988-03-25 半導体装置の製造方法 Pending JPH01243554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63069473A JPH01243554A (ja) 1988-03-25 1988-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63069473A JPH01243554A (ja) 1988-03-25 1988-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01243554A true JPH01243554A (ja) 1989-09-28

Family

ID=13403682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63069473A Pending JPH01243554A (ja) 1988-03-25 1988-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01243554A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
WO1998012738A1 (en) * 1996-09-20 1998-03-26 Lsi Logic Corporation Fluxless solder ball attachment process
WO2000011921A1 (de) * 1998-08-25 2000-03-02 Pac Tech - Packaging Technologies Gmbh Verfahren und vorrichtung zum plazieren und umschmelzen von lotmaterialformstücken
EP0862791B1 (en) * 1996-07-26 2002-09-18 Koninklijke Philips Electronics N.V. Method of manufacturing and transferring metallic droplets
KR100717145B1 (ko) * 1997-08-28 2007-05-10 팩 테크-패키징 테크놀로지스 게엠베하 기판상 땜납 배치 및 재용융 방법 및 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
EP0862791B1 (en) * 1996-07-26 2002-09-18 Koninklijke Philips Electronics N.V. Method of manufacturing and transferring metallic droplets
WO1998012738A1 (en) * 1996-09-20 1998-03-26 Lsi Logic Corporation Fluxless solder ball attachment process
US5899737A (en) * 1996-09-20 1999-05-04 Lsi Logic Corporation Fluxless solder ball attachment process
KR100717145B1 (ko) * 1997-08-28 2007-05-10 팩 테크-패키징 테크놀로지스 게엠베하 기판상 땜납 배치 및 재용융 방법 및 장치
WO2000011921A1 (de) * 1998-08-25 2000-03-02 Pac Tech - Packaging Technologies Gmbh Verfahren und vorrichtung zum plazieren und umschmelzen von lotmaterialformstücken
US6769599B1 (en) 1998-08-25 2004-08-03 Pac-Tech-Packaging Technologies Gmbh Method and device for placing and remelting shaped pieces consisting of solder material

Similar Documents

Publication Publication Date Title
US3921285A (en) Method for joining microminiature components to a carrying structure
US5466635A (en) Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US7078822B2 (en) Microelectronic device interconnects
KR100257420B1 (ko) 결합 재료 범프에 의해 상호접속되는 시스템
US7352055B2 (en) Semiconductor package with controlled solder bump wetting
US5349495A (en) System for securing and electrically connecting a semiconductor chip to a substrate
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
US3625837A (en) Electroplating solder-bump connectors on microcircuits
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
Kloeser et al. Fine pitch stencil printing of Sn/Pb and lead free solders for flip chip technology
US6179200B1 (en) Method for forming solder bumps of improved height and devices formed
US6258703B1 (en) Reflow of low melt solder tip C4's
US20050104187A1 (en) Redistribution of substrate interconnects
US6069026A (en) Semiconductor device and method of fabrication
JPH01243554A (ja) 半導体装置の製造方法
US7390732B1 (en) Method for producing a semiconductor device with pyramidal bump electrodes bonded onto pad electrodes arranged on a semiconductor chip
Klein et al. Single chip bumping and reliability for flip chip processes
US5505367A (en) Method for bumping silicon devices
US5573171A (en) Method of thin film patterning by reflow
US6905954B2 (en) Method for producing a semiconductor device and corresponding semiconductor device
US6573591B2 (en) Spherical semiconductor device and method of mounting the same on a substrate
US7601612B1 (en) Method for forming solder joints for a flip chip assembly
US6372623B1 (en) Semiconductor device and method of fabrication
CN101567353A (zh) 球栅阵列基板及其制造方法
JP4741201B2 (ja) 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法