JPH01238434A - 系統連系用インバータの出力制御回路 - Google Patents
系統連系用インバータの出力制御回路Info
- Publication number
- JPH01238434A JPH01238434A JP63062719A JP6271988A JPH01238434A JP H01238434 A JPH01238434 A JP H01238434A JP 63062719 A JP63062719 A JP 63062719A JP 6271988 A JP6271988 A JP 6271988A JP H01238434 A JPH01238434 A JP H01238434A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- control circuit
- current
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241000238631 Hexapoda Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、燃料電池、太陽電池、エネルギー貯蔵装置
等を直流電源とする直流−交流系統連系用インバータ、
あるいはアクティブフィルタ、調和装置等に用いられる
電圧形パルス幅変調方式の単相インバータの出力制御回
路に関する。
等を直流電源とする直流−交流系統連系用インバータ、
あるいはアクティブフィルタ、調和装置等に用いられる
電圧形パルス幅変調方式の単相インバータの出力制御回
路に関する。
この種のインバータとして従来電圧形パルス幅変調方式
の単相インバータ(以下単にインバータとよぶ)が広く
用いられており、スイッチング時間の不揃い、スイッチ
ング素子の電圧降下の補償。
の単相インバータ(以下単にインバータとよぶ)が広く
用いられており、スイッチング時間の不揃い、スイッチ
ング素子の電圧降下の補償。
過負荷電流の防止などを目的として電流制御ループを制
御系に含むものが知られている。
御系に含むものが知られている。
第5図は電力制御をメインルーズとする従来のインバー
タを示す回路構成図、第6図はその要部の波形図であシ
、直流電源1はインバータブリッジ2に接続され、イン
バータブリッジ2の二つの直列スイッチング素子組2人
のスイッチング素子2x、2uおよび2Bのスイッチン
グ素子2Y。
タを示す回路構成図、第6図はその要部の波形図であシ
、直流電源1はインバータブリッジ2に接続され、イン
バータブリッジ2の二つの直列スイッチング素子組2人
のスイッチング素子2x、2uおよび2Bのスイッチン
グ素子2Y。
2vはそれぞれ二つのスイッチング素子の接続点がりア
クドル3および交流電力系統4からなる交流出力回路に
接続される。11は搬送波方式の出力制御回路である。
クドル3および交流電力系統4からなる交流出力回路に
接続される。11は搬送波方式の出力制御回路である。
12は電流設定器であり、インバータが電力制御をメイ
ンループとする装置においては電力調節器出力と系統電
圧波形との掛算出力としての正弦波信号を電流設定値と
して出力する。13は自動電流調整器(ACR)であり
、前記電流設定値と電流検出器5の出力電流実際値とを
入力信号として第6図に示す差信号13Eを出力する。
ンループとする装置においては電力調節器出力と系統電
圧波形との掛算出力としての正弦波信号を電流設定値と
して出力する。13は自動電流調整器(ACR)であり
、前記電流設定値と電流検出器5の出力電流実際値とを
入力信号として第6図に示す差信号13Eを出力する。
一方、三角波発振器14から搬送波としての三角波14
Fが2反転器15からはその反転信号15Eが出力され
、それぞれ比較器16および17で差信号13Eと比較
され、比較器16からは三角波信号14′f2が差信号
13Fを下廻る期間Hレベルとなる信号16Eがスイッ
チング素子2Uの駆動パルスとして出力され、比較器1
7からは反転三角波信号15Eが差信号13Eを下廻る
期間Hレベルとなる信号17Bがスイッチング素子2Y
の駆動パルスとして出力される。また。
Fが2反転器15からはその反転信号15Eが出力され
、それぞれ比較器16および17で差信号13Eと比較
され、比較器16からは三角波信号14′f2が差信号
13Fを下廻る期間Hレベルとなる信号16Eがスイッ
チング素子2Uの駆動パルスとして出力され、比較器1
7からは反転三角波信号15Eが差信号13Eを下廻る
期間Hレベルとなる信号17Bがスイッチング素子2Y
の駆動パルスとして出力される。また。
駆動パルス16EFおよび17Eはインバータロジック
素子18および19にそれぞれ入力され、反転された駆
動パルスがスイッチング素子2Xおよび2■にそれぞれ
入力されることにより、インバータブリッジ2は駆動パ
ルス16Fおよび17Eの加算値と相似な電圧を出力し
、リアクトル3により位相が遅れた出力電流波彫工1
として交流電力系統4に向けて出力される。また、出力
電流工1が電流設定器12の電流設定値と等しくなるよ
うACHの11流調整制御が行われる。ところで、上述
のように構成されたインバータにおいては、三角波信号
14Fの周波数を交流電力系統4の周波数の少くとも1
0倍以上にしないと出力電流を安定に制御できないとい
う性質があシ、結果としてインバータの応答速度が遅い
という欠点がある。
素子18および19にそれぞれ入力され、反転された駆
動パルスがスイッチング素子2Xおよび2■にそれぞれ
入力されることにより、インバータブリッジ2は駆動パ
ルス16Fおよび17Eの加算値と相似な電圧を出力し
、リアクトル3により位相が遅れた出力電流波彫工1
として交流電力系統4に向けて出力される。また、出力
電流工1が電流設定器12の電流設定値と等しくなるよ
うACHの11流調整制御が行われる。ところで、上述
のように構成されたインバータにおいては、三角波信号
14Fの周波数を交流電力系統4の周波数の少くとも1
0倍以上にしないと出力電流を安定に制御できないとい
う性質があシ、結果としてインバータの応答速度が遅い
という欠点がある。
第7図は応答速度を改善した電流瞬時値制御方式の従来
のインバータを示す回路構成図、第8図祉その要部の波
形図であり、電流設定器12が上限設定11f12Et
および下限設定値12E2 を出力するヒステリシ
ス特性を持ち、この二つの設定111L12Etおよび
12E2 と電流検出器5の電流実際1直5Eとを比較
する比較器21が、実際値5Yに向けて出力し、かつイ
ンバータロジック22により返転された信号をスイッチ
ング素子2Xおよび2■に向けて出力するよう構成され
る。その精米、実際値5Eが下限設定値12E2に対し
て僅かに負となったときスイッチング素子2Uおよび2
Yをオンさせて出力vX流を正方向に増加させ、実際値
が上限設定1vi12Etに対して僅かに正となったと
きスイッチング素子2Xおよび2■をオンさせて電流を
負方向に増加させる制御を繰返すことになり、直流1!
源1の出力電圧をEdとし九場合、インバータブリッジ
2の出力電圧Vは第8図に示すように+Edと−Edと
の間で休みなく変化することになり、その振幅は2Ed
となる。
のインバータを示す回路構成図、第8図祉その要部の波
形図であり、電流設定器12が上限設定11f12Et
および下限設定値12E2 を出力するヒステリシ
ス特性を持ち、この二つの設定111L12Etおよび
12E2 と電流検出器5の電流実際1直5Eとを比較
する比較器21が、実際値5Yに向けて出力し、かつイ
ンバータロジック22により返転された信号をスイッチ
ング素子2Xおよび2■に向けて出力するよう構成され
る。その精米、実際値5Eが下限設定値12E2に対し
て僅かに負となったときスイッチング素子2Uおよび2
Yをオンさせて出力vX流を正方向に増加させ、実際値
が上限設定1vi12Etに対して僅かに正となったと
きスイッチング素子2Xおよび2■をオンさせて電流を
負方向に増加させる制御を繰返すことになり、直流1!
源1の出力電圧をEdとし九場合、インバータブリッジ
2の出力電圧Vは第8図に示すように+Edと−Edと
の間で休みなく変化することになり、その振幅は2Ed
となる。
また、スイッチング素子の切換がヒステリシス特性を有
する電流設定値の瞬時値に対応して行われるために、出
力電流の零クロス点近傍でスイッチング素子の切換頻度
が高く、シたがって周波数の暢 高い高周波成分が多く発生し、出力電流の波高値圓 近傍では切換頻度が低く周波数の低い高周波成分を多く
発生する。
する電流設定値の瞬時値に対応して行われるために、出
力電流の零クロス点近傍でスイッチング素子の切換頻度
が高く、シたがって周波数の暢 高い高周波成分が多く発生し、出力電流の波高値圓 近傍では切換頻度が低く周波数の低い高周波成分を多く
発生する。
以上二つの従来装置において、応答速度の遅い前者にお
いては系統電圧の急変にインバータの出力が追随できな
いばかシか、アクティブフィルタもn のように低次の高周波成分の低減が求められる用途には
対応できないという不都合を生ずる。また、後者におい
ては電圧の振幅が2P2dとなるために高調波の大きさ
が増大し、かつ高調波の周波数成分の広がりが大きくな
るため釦、これら高調波を吸収するりアクドルを高調波
の低周波成分を十分吸収できるよう大きなりアクタンス
とする必要がありリアクトルが大型化する。また、スイ
ッチング素子の周波数を高めの周波数成分を考慮して選
択しなければならず、安全動作領域の広い大型のスイッ
チング素子が必螢になる。
いては系統電圧の急変にインバータの出力が追随できな
いばかシか、アクティブフィルタもn のように低次の高周波成分の低減が求められる用途には
対応できないという不都合を生ずる。また、後者におい
ては電圧の振幅が2P2dとなるために高調波の大きさ
が増大し、かつ高調波の周波数成分の広がりが大きくな
るため釦、これら高調波を吸収するりアクドルを高調波
の低周波成分を十分吸収できるよう大きなりアクタンス
とする必要がありリアクトルが大型化する。また、スイ
ッチング素子の周波数を高めの周波数成分を考慮して選
択しなければならず、安全動作領域の広い大型のスイッ
チング素子が必螢になる。
び周波数成分の広がジが小さいインバータを得ることに
ある。
ある。
上記課題を解決するために、この発明によれく入力端が
直流電源に、出力側が交流系統に接続されて9:流出力
を流が制御される電圧形パルス幅変調方式の単相インバ
ータにおいて、交流出力電圧の極性に対応してHレベル
およびLレベルとなるイご号およびその反転信号からな
る駆動パルスをインバータブリッジの一方の直列スイッ
チング素子組に向けて出力する第1の制御回路と、交流
出力[流の設定値に対する実際値の偏差に対応する信号
を発する比較回路と、この比較回路の出力信号をクロッ
クパルスの立上りでラッチするフリッグ70ング回路と
を含み、その出力信号および反転18号を前記インバー
タブリッジの他力の直列スイッチング素子組に向けて出
力する第2の制御回路とを備えるものとする。
直流電源に、出力側が交流系統に接続されて9:流出力
を流が制御される電圧形パルス幅変調方式の単相インバ
ータにおいて、交流出力電圧の極性に対応してHレベル
およびLレベルとなるイご号およびその反転信号からな
る駆動パルスをインバータブリッジの一方の直列スイッ
チング素子組に向けて出力する第1の制御回路と、交流
出力[流の設定値に対する実際値の偏差に対応する信号
を発する比較回路と、この比較回路の出力信号をクロッ
クパルスの立上りでラッチするフリッグ70ング回路と
を含み、その出力信号および反転18号を前記インバー
タブリッジの他力の直列スイッチング素子組に向けて出
力する第2の制御回路とを備えるものとする。
上記手段において、インバータブリッジの二つの直列ス
イッチング素子組の一方を交流出力電圧の正負極性に対
応してHレベルおよびLレベルとなる駆動パルスを発す
る第1の制御回路により制御L2)他方を交流出力電流
の設定値に対する実際値の偏差をクロックパルスの立上
りでラッチして駆動パルスとする第2の制御回路により
制御するよう構成したことにより、例えば第1の制御回
路の駆動パルスによシ一方のスイッチング素子組の上側
アームのスイッチング素子が導通状態となる半サイクル
期間中に、第2の制御回路の駆動パルスによシ他方のス
イッチング素子組の下側アームのスイッチング素子が導
通して出力回路Km流を供給し、次の瞬時Vこは反転I
K駆動パルスより上側アームのスイッチング素子が導通
し、二つの直列スイッチング素子組の上側アームが同時
に導通して交流出力回路をリアクトルを介して短絡する
フライホイルモードにより電流が減衰する。このような
t流の供給と減衰がクロックパルスの周期またはその整
数倍を周期として半サイクル中に複数回交互に繰り返さ
れる。したがって、フライホイルモードの導入によって
従来装置のように出力回路に逆向きの電流を流す上下ア
ームのジノ換制御が不要になり、これに基づいてインバ
ータ出力電圧および高調波電圧の波高値が従来装置の約
二分の−に低減される。また、インバータ出力電圧の周
期がクロックパルスの周期またはその整数倍周期に限定
され°ることにより高調波の周波数成分の広がシも従来
装置のそれの約半分に縮小される。
イッチング素子組の一方を交流出力電圧の正負極性に対
応してHレベルおよびLレベルとなる駆動パルスを発す
る第1の制御回路により制御L2)他方を交流出力電流
の設定値に対する実際値の偏差をクロックパルスの立上
りでラッチして駆動パルスとする第2の制御回路により
制御するよう構成したことにより、例えば第1の制御回
路の駆動パルスによシ一方のスイッチング素子組の上側
アームのスイッチング素子が導通状態となる半サイクル
期間中に、第2の制御回路の駆動パルスによシ他方のス
イッチング素子組の下側アームのスイッチング素子が導
通して出力回路Km流を供給し、次の瞬時Vこは反転I
K駆動パルスより上側アームのスイッチング素子が導通
し、二つの直列スイッチング素子組の上側アームが同時
に導通して交流出力回路をリアクトルを介して短絡する
フライホイルモードにより電流が減衰する。このような
t流の供給と減衰がクロックパルスの周期またはその整
数倍を周期として半サイクル中に複数回交互に繰り返さ
れる。したがって、フライホイルモードの導入によって
従来装置のように出力回路に逆向きの電流を流す上下ア
ームのジノ換制御が不要になり、これに基づいてインバ
ータ出力電圧および高調波電圧の波高値が従来装置の約
二分の−に低減される。また、インバータ出力電圧の周
期がクロックパルスの周期またはその整数倍周期に限定
され°ることにより高調波の周波数成分の広がシも従来
装置のそれの約半分に縮小される。
以下この発明を実施例に基づいて説明する。
第1図はこの発明の実施例装置を示す構成図、第2図は
実施例装置における要部の波形因であり、従来装置と同
じ部分には同一参照符号を用いることにより詳細な説明
を省略する。第1図において、31は第1の制御回路で
あり、インバータの交流出力電圧(系統電圧)の検出器
6の出力電圧の極性を比較回路62で判別し、出力電圧
の正負各半サイクルに対応してHレベル、Lレベルに変
化する波形32Eで示す駆動パルスをインバータブリッ
ジ2の一方の直列スイッチング素子組2人の上側アーム
スイツチング素子2Uに向けて出力するとともに、イン
バータロジック33で反転された駆動パルスを下側アー
ムスイツチング素子2XK向けて供給する。したがって
、交流電圧の正の半サイクルでは2Uが、負の半サイク
ルでは2Xがそれぞれ導通する。
実施例装置における要部の波形因であり、従来装置と同
じ部分には同一参照符号を用いることにより詳細な説明
を省略する。第1図において、31は第1の制御回路で
あり、インバータの交流出力電圧(系統電圧)の検出器
6の出力電圧の極性を比較回路62で判別し、出力電圧
の正負各半サイクルに対応してHレベル、Lレベルに変
化する波形32Eで示す駆動パルスをインバータブリッ
ジ2の一方の直列スイッチング素子組2人の上側アーム
スイツチング素子2Uに向けて出力するとともに、イン
バータロジック33で反転された駆動パルスを下側アー
ムスイツチング素子2XK向けて供給する。したがって
、交流電圧の正の半サイクルでは2Uが、負の半サイク
ルでは2Xがそれぞれ導通する。
41は第2の制御回路であり、交流出力電流の検出!a
5で検出された実際値5Eと、電流設定器12の出力設
定値12Eは比較回路42で比較され、その偏差値がD
タイプフリッチフロップ43に入力され、クロック発生
器44の出力クロック信号44gの立上りでラッチされ
、駆動パルス46Fとしてインバータブリッジ2の他方
の直列スイッチング素子組2Bの下側アームスイッチン
グ素子2Yに向けて出力され、インバータロジック45
で反転された駆動パルスが上側アームスイツチング素子
2vに供給される。
5で検出された実際値5Eと、電流設定器12の出力設
定値12Eは比較回路42で比較され、その偏差値がD
タイプフリッチフロップ43に入力され、クロック発生
器44の出力クロック信号44gの立上りでラッチされ
、駆動パルス46Fとしてインバータブリッジ2の他方
の直列スイッチング素子組2Bの下側アームスイッチン
グ素子2Yに向けて出力され、インバータロジック45
で反転された駆動パルスが上側アームスイツチング素子
2vに供給される。
このように構成された装置においては、スイッチング素
子2Uが導通状態にある正の半サイクルにおいては、他
方の直列スイッチング素子fif12Bの下側アームス
イツチング素子2Yが導通するときインバータモードと
して動作して出力電流を正側に増加させ、上側アームス
イツチング素子2vが導通するとき上側スイッチング素
子2U 、 2Vが同時に導通し、スイッチング素子2
vK並列接続された図示しないダイオードを介してリア
クトル3を含む交流出力回路を短絡するフライホイルモ
ードとして動作し出力1!流が減少する。また、下側ア
ームスイツチング素子2Xが導通する負の牛サイクルに
おいては、スイッチング素子2vの導通で出力電流が負
方向に増加し、スイッチング素子2Yの導通で電流が減
少するインバータモードとフライホイルモートを繰返す
。したがって、インバータ出力電圧Vの波形は第2図に
示すように系統電圧の正負各半サイクルに対応して極性
が反転し、その波高値は+Edおよび−Ed となり、
第7図およびWIJ8図を用いて既に説明した従来装置
のインバータ出力電圧2Edの半分に低下し、これに伴
なって生ずる高調波電圧の波高値も二分の−に低下する
。
子2Uが導通状態にある正の半サイクルにおいては、他
方の直列スイッチング素子fif12Bの下側アームス
イツチング素子2Yが導通するときインバータモードと
して動作して出力電流を正側に増加させ、上側アームス
イツチング素子2vが導通するとき上側スイッチング素
子2U 、 2Vが同時に導通し、スイッチング素子2
vK並列接続された図示しないダイオードを介してリア
クトル3を含む交流出力回路を短絡するフライホイルモ
ードとして動作し出力1!流が減少する。また、下側ア
ームスイツチング素子2Xが導通する負の牛サイクルに
おいては、スイッチング素子2vの導通で出力電流が負
方向に増加し、スイッチング素子2Yの導通で電流が減
少するインバータモードとフライホイルモートを繰返す
。したがって、インバータ出力電圧Vの波形は第2図に
示すように系統電圧の正負各半サイクルに対応して極性
が反転し、その波高値は+Edおよび−Ed となり、
第7図およびWIJ8図を用いて既に説明した従来装置
のインバータ出力電圧2Edの半分に低下し、これに伴
なって生ずる高調波電圧の波高値も二分の−に低下する
。
一方、インバータモードとフライホイルモードの切換え
は出力N、流の実際値が設定値を上廻るか下廻るかを比
較回路42が判断し、これを7リツプフロツグ43がク
ロック信号44Eの立上シでラッチすることによりタイ
ミングが決定されるので、切換周期はクロック周波数ま
たはその整数倍となシ、インバータの過渡応答速度が改
善される。
は出力N、流の実際値が設定値を上廻るか下廻るかを比
較回路42が判断し、これを7リツプフロツグ43がク
ロック信号44Eの立上シでラッチすることによりタイ
ミングが決定されるので、切換周期はクロック周波数ま
たはその整数倍となシ、インバータの過渡応答速度が改
善される。
また、その除虫ずる高周波の周波数成分の広がりは、交
流出力電流実際値5Eに含まれるリップルの最大値およ
び最小値の比(以下電流変化率とよぶ)に依存するもの
の、その比がフライホイルモードの導入によって次のよ
うに低減されることにより、従来装置よシ縮小される。
流出力電流実際値5Eに含まれるリップルの最大値およ
び最小値の比(以下電流変化率とよぶ)に依存するもの
の、その比がフライホイルモードの導入によって次のよ
うに低減されることにより、従来装置よシ縮小される。
すなわち、フライホイルモードを導入せずインバータ出
力電圧Vが+Edと−Edの入替えにより生成される従
来装置においては、系統電圧波高値をEm、IJアクド
ル3のリアクタンスをLとした場合、電流変化率は最大
値、6j(Ed+ Em )/L、最小値が(Ed−E
m)/Lとなる。一方、実施例装置においてはインバー
タ出力電圧と系統電圧とが逆極性となることがないので
、電流変化率は最大値がEdlL最小値が(Ed −E
m ) /I、 となシ、最大、最小の比の縮小に伴
なって高調波の周波数成分の広が〕が従来装置のそれの
約半分近くに縮小される。
力電圧Vが+Edと−Edの入替えにより生成される従
来装置においては、系統電圧波高値をEm、IJアクド
ル3のリアクタンスをLとした場合、電流変化率は最大
値、6j(Ed+ Em )/L、最小値が(Ed−E
m)/Lとなる。一方、実施例装置においてはインバー
タ出力電圧と系統電圧とが逆極性となることがないので
、電流変化率は最大値がEdlL最小値が(Ed −E
m ) /I、 となシ、最大、最小の比の縮小に伴
なって高調波の周波数成分の広が〕が従来装置のそれの
約半分近くに縮小される。
そしてこのとき、電流変化率の最大値はクロック周波数
fに対してEd/I、・、fとなるから、クロック周波
数を増すことによ91m流の変化率、いいかえれば出力
電流の実際値5EK含まれるリップルの低減が可能にな
る。また、電流変化率の低減による電流の設定値12E
と実際値5Eとの差の縮小はインバータ動作に要する時
間の短縮をもたらすので、クロック周期とインバータ動
作時間との比、すなわち高調波の周波数成分の広がりを
縮小することが可能となシ、前記高調波電圧の低減と併
せて、高調波を吸収するために設けられるリアクトル3
に対する要求性能の単純化、およびこれに基づく小型化
が可能になる。
fに対してEd/I、・、fとなるから、クロック周波
数を増すことによ91m流の変化率、いいかえれば出力
電流の実際値5EK含まれるリップルの低減が可能にな
る。また、電流変化率の低減による電流の設定値12E
と実際値5Eとの差の縮小はインバータ動作に要する時
間の短縮をもたらすので、クロック周期とインバータ動
作時間との比、すなわち高調波の周波数成分の広がりを
縮小することが可能となシ、前記高調波電圧の低減と併
せて、高調波を吸収するために設けられるリアクトル3
に対する要求性能の単純化、およびこれに基づく小型化
が可能になる。
第3図はこの発明の異なる実施例装置を示す構成図、第
4図は実施例装置における要部の波形図である。図にお
いて、51は第1の制御回路31と第2の制御回路41
との間に設けられた切換回路であり、エクスクル−ジブ
−NOR回路(以下ex−NOR回路と略称する)52
1分局分周器。
4図は実施例装置における要部の波形図である。図にお
いて、51は第1の制御回路31と第2の制御回路41
との間に設けられた切換回路であり、エクスクル−ジブ
−NOR回路(以下ex−NOR回路と略称する)52
1分局分周器。
および切換スイッチング素子54Aおよび54Bで構成
される。第1および第2の制御回路31および41の出
力駆動パルス32Eおよび43Eはex−NOR回路5
2で両信号52E、43E−1)EともにHレベルまた
はともにLレベルのときHレベルとなる信号52EVC
変換されフライホイルモードが検出される。また信号5
2Eは分周器53によって信号52T2の周期が例えば
2倍に延長された切換スイッチング素子54A、54B
の駆動信号53Eに変換される。駆動信号53Fにょシ
切換スイッチング素子54A、54Bが切換制御される
ことにより、可動パルス32Eおよび46Eはインバー
タブリッジ2の二つの直列スイッチング素子組2Aおよ
び2Bに交互に切換接続ちれ、直列スイッチング索子1
2Aおよび2Bに交互に加えられる駆動パルスは波形5
4Fおよび55Eまたはその反転波形となり、二つの直
列スイッチング素子M2Aおよび2Bのスイッチング周
波数は平均化される。そして、インバータ電圧■は第4
図に示すように駆動パルス54Eおよび55T2がとも
にHレベルのとき+Ed となり、両者がともにLレ
ベルのとき−Edとなり、前述の実施列と同様にインバ
ータ電圧の波高値が従来装置のそれの三方の−に低減さ
れる。
される。第1および第2の制御回路31および41の出
力駆動パルス32Eおよび43Eはex−NOR回路5
2で両信号52E、43E−1)EともにHレベルまた
はともにLレベルのときHレベルとなる信号52EVC
変換されフライホイルモードが検出される。また信号5
2Eは分周器53によって信号52T2の周期が例えば
2倍に延長された切換スイッチング素子54A、54B
の駆動信号53Eに変換される。駆動信号53Fにょシ
切換スイッチング素子54A、54Bが切換制御される
ことにより、可動パルス32Eおよび46Eはインバー
タブリッジ2の二つの直列スイッチング素子組2Aおよ
び2Bに交互に切換接続ちれ、直列スイッチング索子1
2Aおよび2Bに交互に加えられる駆動パルスは波形5
4Fおよび55Eまたはその反転波形となり、二つの直
列スイッチング素子M2Aおよび2Bのスイッチング周
波数は平均化される。そして、インバータ電圧■は第4
図に示すように駆動パルス54Eおよび55T2がとも
にHレベルのとき+Ed となり、両者がともにLレ
ベルのとき−Edとなり、前述の実施列と同様にインバ
ータ電圧の波高値が従来装置のそれの三方の−に低減さ
れる。
異なる実施例装置は前述のように、インバータブリッジ
2のスイッチング素子2X、2U、2%。
2のスイッチング素子2X、2U、2%。
2Yのスイッチング回数が平均化されるので、前述の実
施例装置のように二つの直列スイッチング素子M2A、
2B相互のスイッチング回数が極端に異なることによっ
て生ずるスイッチング素子の発生損失の不平衡や、これ
に基づくインバータの高周波化に対する制約などの不利
益が排除される。
施例装置のように二つの直列スイッチング素子M2A、
2B相互のスイッチング回数が極端に異なることによっ
て生ずるスイッチング素子の発生損失の不平衡や、これ
に基づくインバータの高周波化に対する制約などの不利
益が排除される。
なお、上述の単相インバータを3台用いることにより三
相連係用インバータを構成できることはいうまでもない
ことである。
相連係用インバータを構成できることはいうまでもない
ことである。
この発明は前述のように、インバータブリッジの二つの
直列スイッチング素子組の一万を交流系統電圧の正負各
半波に対応してHレベル、Lレベルとなる駆動パルスを
発する第1の制御回路により制御し、他方を交流出力電
流の設定値に対する実際値の偏差をクロックパルスの立
上りでラッチして駆動パルスとする第2の制御回路で制
御するよう構成した。その結果、インバータブリッジが
インバータモードに基づく電流の増大とフライホイルモ
ードに基づく電流の減少を各半サイクルごとにその方向
を変えて繰返し動作することになり、そのインバータ電
圧および高調波電圧を電流瞬時値制御形の従来装置のそ
れの三方の−に低減することができる。またインバータ
ブリッジのスイッチング周期がクロック周期ま之はその
整数倍に限定され、かつクロック周波数・を高めること
によりリップル電流の変化率(リップルの大きさ)の減
少と、これに基づく高覆波の周波数成分の広がりff:
縮少できるので、搬送波方式の従来装置に比べて速い過
渡応答性を持ち、電流瞬時値制御方式の従来装置に比べ
て高調波の大きさにおよびその周波数成分の広がりの少
い系統連系用インバータとその制御回路を提供すること
ができる。
直列スイッチング素子組の一万を交流系統電圧の正負各
半波に対応してHレベル、Lレベルとなる駆動パルスを
発する第1の制御回路により制御し、他方を交流出力電
流の設定値に対する実際値の偏差をクロックパルスの立
上りでラッチして駆動パルスとする第2の制御回路で制
御するよう構成した。その結果、インバータブリッジが
インバータモードに基づく電流の増大とフライホイルモ
ードに基づく電流の減少を各半サイクルごとにその方向
を変えて繰返し動作することになり、そのインバータ電
圧および高調波電圧を電流瞬時値制御形の従来装置のそ
れの三方の−に低減することができる。またインバータ
ブリッジのスイッチング周期がクロック周期ま之はその
整数倍に限定され、かつクロック周波数・を高めること
によりリップル電流の変化率(リップルの大きさ)の減
少と、これに基づく高覆波の周波数成分の広がりff:
縮少できるので、搬送波方式の従来装置に比べて速い過
渡応答性を持ち、電流瞬時値制御方式の従来装置に比べ
て高調波の大きさにおよびその周波数成分の広がりの少
い系統連系用インバータとその制御回路を提供すること
ができる。
また、第1.第2のi!IJ御回路がその出力駆動パル
スを相互に切換えてインバータブリッジに供給する切換
回路を持つことにより、各スイッチング素子の切換回数
を平均化できる。したがって上述の効果を総合して、ス
イッチング素子を大容量化することなくインバータ周波
数を高めることができるとともに、リアクトルが吸収す
べき高調波の太ささおよび周波数の広がりが減少し、か
つ低次繻 高周波の周波数が高められることにより、リアクトル容
量を低減できる利点が得られる。
スを相互に切換えてインバータブリッジに供給する切換
回路を持つことにより、各スイッチング素子の切換回数
を平均化できる。したがって上述の効果を総合して、ス
イッチング素子を大容量化することなくインバータ周波
数を高めることができるとともに、リアクトルが吸収す
べき高調波の太ささおよび周波数の広がりが減少し、か
つ低次繻 高周波の周波数が高められることにより、リアクトル容
量を低減できる利点が得られる。
第1図はこの発明の実施例装置を示す構成図、第2図は
実施汐り装置における要部の波形図、第6図は異なる実
施例装置を示す構成図、第4図は異なる実施例装置にお
ける要部の波形図、第5図は従来装置tiを示す構成図
、第6図は従来装置における要部の波゛形図、第7図は
異なる従来装置を示す構成図、第8図は異なる従来装置
における要部の波形図である。 1・・・直流電源、2・・・インバータブリッジ、2A
。 2B・・・直列スイッチング素子組、2X、2U、2V
、2M・・・スイッチング素子、6・・・リアクトル、
4・・・交流電力系統、5・・・電流検出器、6・・・
電圧検出器、12・・・設定器、61・・・第1の制御
回路、41・・・第2の制御回路、51・・・切換回路
。 第3図 第4品 時間も+ 第乙図
実施汐り装置における要部の波形図、第6図は異なる実
施例装置を示す構成図、第4図は異なる実施例装置にお
ける要部の波形図、第5図は従来装置tiを示す構成図
、第6図は従来装置における要部の波゛形図、第7図は
異なる従来装置を示す構成図、第8図は異なる従来装置
における要部の波形図である。 1・・・直流電源、2・・・インバータブリッジ、2A
。 2B・・・直列スイッチング素子組、2X、2U、2V
、2M・・・スイッチング素子、6・・・リアクトル、
4・・・交流電力系統、5・・・電流検出器、6・・・
電圧検出器、12・・・設定器、61・・・第1の制御
回路、41・・・第2の制御回路、51・・・切換回路
。 第3図 第4品 時間も+ 第乙図
Claims (1)
- 【特許請求の範囲】 1)入力側が直流電源に、出力側が交流系統に接続され
て交流出力電流が制御される電圧形パルス幅変調方式の
単相インバータにおいて、交流出力電圧の極性に対応し
てHレベルおよびLレベルとなる信号およびその反転信
号からなる駆動パルスをインバータブリッジの一方の直
列スイッチング素組に向けて出力する第1の制御回路と
、交流出力電流の設定値に対する実際値の偏差に対応す
る信号を発する比較回路と、この比較回路の出力信号を
クロックパルスの立上りでラッチするフリップフロップ
回路とを含み、その出力信号および反転信号を前記イン
バータブリッジの他方の直列スイッチング素子組に向け
て出力する第2の制御回路とを備えたことを特徴とする
系統連系用インバータの出力制御回路。 2)特許請求の範囲第1項記載のものにおいて、第1お
よび第2の制御回路がそれぞれの出力信号を所定のタイ
ミングに基づいて互いに入替えて二組の直列スイッチン
グ素子組に供給する切換回路を有することを特徴とする
系統連系用インバータの出力制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63062719A JPH01238434A (ja) | 1988-03-16 | 1988-03-16 | 系統連系用インバータの出力制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63062719A JPH01238434A (ja) | 1988-03-16 | 1988-03-16 | 系統連系用インバータの出力制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01238434A true JPH01238434A (ja) | 1989-09-22 |
Family
ID=13208437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63062719A Pending JPH01238434A (ja) | 1988-03-16 | 1988-03-16 | 系統連系用インバータの出力制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01238434A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077950A (ja) * | 1993-06-14 | 1995-01-10 | Tokyo Electric Power Co Inc:The | 自励式電圧型交直変換装置の電流制御方式 |
JP2014525730A (ja) * | 2011-08-31 | 2014-09-29 | オプティストリング テクノロジーズ エービー | 太陽光発電システム用dc−acインバータ |
-
1988
- 1988-03-16 JP JP63062719A patent/JPH01238434A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077950A (ja) * | 1993-06-14 | 1995-01-10 | Tokyo Electric Power Co Inc:The | 自励式電圧型交直変換装置の電流制御方式 |
JP2014525730A (ja) * | 2011-08-31 | 2014-09-29 | オプティストリング テクノロジーズ エービー | 太陽光発電システム用dc−acインバータ |
US9685886B2 (en) | 2011-08-31 | 2017-06-20 | Optistring Technologies Ab | Photovoltaic DC/AC inverter with cascaded H-bridge converters |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bhagwat et al. | Generalized structure of a multilevel PWM inverter | |
Basha et al. | Single-phase thirteen-level dual-boost inverter based shunt active power filter control using resonant and fuzzy logic controllers | |
CN115224734A (zh) | 一种兼具有源阻尼器功能的多功能并网逆变器 | |
Samizadeh et al. | A new topology of switched-capacitor multilevel inverter for single-phase grid-connected with eliminating leakage current | |
US20240305218A1 (en) | Inverter and inverter control method | |
Gupta et al. | PV based QZS inverter with improved space vector modulation technique | |
CN109474197B (zh) | 一种新型的大容量多电平混合箝位型拓扑结构及拓扑方法 | |
Fang et al. | Series-type switched-inductor Z-source inverter | |
Samizadeh et al. | A new asymmetric switched-capacitor inverter for photovoltaic systems | |
Mu et al. | A semi-two-stage DC-AC power conversion system with improved efficiency based on a dual-input inverter | |
Midavaine et al. | Multilevel three-phase rectifier with sinusoidal input currents | |
JPH01238434A (ja) | 系統連系用インバータの出力制御回路 | |
US11695322B2 (en) | AC-side symmetrically-split single-phase inverter for decoupling | |
Barzegarkhoo et al. | Five-level grid-tied inverter employing switched-capacitor cell with common-grounded feature | |
KR910008549B1 (ko) | 교류전원장치 | |
Mhel et al. | Total Harmonic Distortion Reduction of 9-Level Packed E-Cell (PEC9) Inverter | |
Akbari et al. | Modified Topology and Modulation Technique for Z-Source Neutral-Point Clamped Inverter | |
Xupeng et al. | Improved Y-source inverter | |
Priyadarshi et al. | Grid Integration of a Reduced Switching Loss Single-Source Boost Multilevel Inverter with Independent Control of Power Transfer and DC-Link Voltage | |
Kirubakaran et al. | A New Common Ground Single-Phase Transformerless Five-Level Inverter for Photovoltaic Applications | |
Annapoorani et al. | An efficient single stage boost inverter with one cycle control for PV applications | |
Barzegarkhoo et al. | Active neutral point-clamped five-level inverter with single-stage dynamic voltage boosting capability | |
Muthukaruppasamy et al. | A Symmetric Multi-Level Cascaded H-Bridge Inverter for Renewable Energy Integration | |
Sharma et al. | Grid connected asymmetric cascaded H-bridge with LDN topology | |
Qin et al. | A Voltage Control Strategy of Differential Buck-Boost Inverter Based on Third Harmonic Injection |