JPH01233535A - 計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は計算機システムに関するもので、前景記憶装置
（フォアグラウンド・メモリ）を有する処理装置の形で
のサブ・システム、主記憶装置（メイン・メモリ）及び
前記サブ・システムを相互接続する通信回路網を具え、
前景記憶装置は処理装置による特権的使用のために主記
憶装置から少なくとも１つの情報ブロックを一時的に記
憶するのに適しており、前景記憶装置中の各最初の記憶
位置に対してそこに正しい情報記憶装置を指示するため
に正当度ビット（正当）とそこにもたらされた改修を指
示するための改修ビット（汚染）とを備えられている計
算機システムに関する。

（従来の技術） 出願人は先願の参照文献として、１９７５年５月９日の
英国特許出願第７９１６０２１号と英国特許第４３２２
８１５号とに一致し、参照文献によってこの中に統合さ
れた、欧州特許出願第１９３５８号を引用する。処理装
置が情報を読み出すことを望んだ場合に、この情報を含
むブロックが主記憶装置から前景記憶装置へ転送される
。技術的に一層速く履行できること及び／又は通信シス
テム（母線又はその他の方法）を介して輸送動作が要求
されないという事実との両者の理由によって、特権的な
前景記憶装置が一層速いアクセスを提供する。前景記憶
装置への転送に際して、関連する位置の正当度ビットが
位置“正当°°へ設定され、更に、関連するメモリ・ブ
ロックの主記憶装置アドレス又は他の識別が前景記憶装
置内の位置と一緒に連合的な組織内に記憶される。従っ
て、どのメモリ・ブロックが存在するかが位置的にわか
る。前景記憶装置内に存在する情報がその後改修された
場合には、そのような改修が改修ビットを切り換えるこ
とによって指示される。正当度ビットと改修ビットとに
対して同じ記憶容量を包含することは本質的に厳密には
必要なく；この容量は改修ビットに対しては一層小さく
てよい。部分的な情報が主記憶装置内の同じ情報の解釈
と適合しないことをこの改修ビットが指示する。関連す
る情報がその処理装置又はそこで実行される処理のみに
重要な場合には、これは反対されるべきことではない。

然し乍ら、所定の瞬間において、前景記憶装置内に存在
する改修された情報を基礎として主記憶装置内の情報を
更新することが必要となる。更新に対しては一般に次の
２つの理由が存在する； ａ、その処理装置に対して極めて重要な他の情報の記憶
のために、前景記憶装置内に記憶場所の所定の量が要求
される（奪取）； ｂ、現在の処理の遂行が一時的にか又は明確に終了され
、連合された情報がもはや部分的に要求されない（洗浄
）。関連する処理のために用いられた全ての記憶位置が
今や主記憶装置内ヘコピーされ得る。原理的には、改修
された記憶位置の内容のみがコピーされた場合に、加速
が達成される。

更に別の工程が取られない場合には、関連する位置の全
てのアドレスがアドレスされねばならぬことをこれは意
味する。直接サーチ動作は時間を消費し、連合的サーチ
動作は器具への複雑な付加を意味する。

（発明の概要） 単純な手段によって短い期間内に改修された情報のコピ
ーが主記憶装置ヘコピーされ得ることができる種類の計
算機システムを提供することが、数あるうちで、本発明
の一つの目的である。本発明の一つの局面に従って、所
定の第１のアドレス列で書き込み動作が実行され得る別
の記憶位置の列を具え、前記改修が行われた連合された
第１の位置のアドレスを前記別の記憶位置のそれぞれへ
記憶するために、その後に所定の第２のアドレス列で直
接的に読み出され得るレジスタ記憶装置が備えられるこ
とにより、これが達成される。レジスタ記憶装置は直接
アドレスされ得て、従って複雑な連合的動作が免除され
得る。第１及び第２のアドレス列が先入れ先出しくＦＩ
ＦＯ）記憶装置又は後入れ先出しくＬＩＦＯ）記憶装置
内として直接に関係され得る。前者の場合にはアドレス
列は書き込みと読み出しとの動作の間同じであり、第２
の場合にはそれらは対抗される。循環的にアドレスでき
るバッファ・メモリでは第３の可能性が存在する。

このとき無効の位置をアドレスすることを必要とせずに
、どこに次の情報が記憶されているかが常に直ちに知ら
れることによって、高速読み出しが実現される。ＲＡＭ
内に実施されるこのような記憶装置は本質的に既知であ
る。更に、原理的には、同じ魅力的な特性を有する他の
記憶装置組織も利用できる。前景記憶装置内の情報がソ
ート方法によってソートされず且つソートされる必要が
ないことで単純な組織が顕著に達成される。

前記第１の記憶位置について連合されたアドレスがレジ
スタ記憶装置内に記憶されたことを指示するために登録
ビットが備えられることが、本発明の好適な局面である
。

更に魅力的な局面は従属する請求項に列挙する。

（実施例） 以下、本発明を図面を参照しつつ詳細に説明する。

第１図は本発明に従った計算機システムのレイアウトを
示す。ブロック２２は、例えばメガバイト領域での容量
を有する大きいＲＡＭとして構成される主記憶装置を表
す。ブロック２４は背景記憶装置（バックグラウンド・
メモリ）、例えばディスク記憶装置の砲列は表す。ブロ
ック２６．２８．３０は３つの処理装置を表す。各処理
装置は、主記憶装置２２の記憶容量と比較すると一般に
比較的小さい容量を有するＲＡＭ技術による局所記憶装
置３２．３４゜３６を具える。この模範的な場合には母
線によって形成される通信システム２０の手段によって
個別のサブ・システムが相互接続される。単純化の目的
で母線の分類の設備は省略した。例えばスシテムが唯１
つの処理装置を具え、あるいは背景記憶装置が不在であ
り得るなど、このシステムの構成は一層単純であり得る
。また逆にこのスシテムはもっと複雑であり得て、ある
いはもっと複雑なスシテムの部分を形成できる。局所記
憶装置は（分割しては示されないが）前景記憶装置、レ
ジスタ記憶装置、及びその環境には関係がない多分更に
別の記憶装置が具えられる。

第２図は前景記憶装置のブロック線図を示す。

それは３つの記憶位置を具え、各記憶装置は１ブロツク
の記憶用に役立つ。単純な組織では、これらのブロック
は固定された長さを持ち得る。記憶位置５０は記述子位
置を具える。この位置は正当度ビットＶ　（４０）　、
改修ビットＤ　（４２）及び登録ビットＲ（４４）を含
む。記憶位置の内容を確認する識別子と呼ばれる即ちタ
グ４６のための場所も備えられる。

このタグが、例えばア゛ドレス又はアドレス部分又はセ
プメント番号を指示できる。この記憶位置は実際の使用
者情報の記憶用としてセクション４８をも具える。記憶
位置５２は同じ方法で組織されるが、もっと大きい記憶
容量を有する。記憶装置５４も又同じ方法で組織され、
毎回この位置５４の個別のセクションを特徴付ける２つ
の改修ビット及び２つの登録ビットが備えられる。従っ
て、改修がこの記憶位置の第１のセクションで起こった
か第２のセクションで起ったかが指示され得る。指示６
０において、Ｘで表されたビット位置は記述子とは無関
係であり；従ってそれらは使用者情報用として用い得る
。関連する処理装置が所定の情報を読み出すことを望む
場合には、まず別の連合的な組織（ここでは単純化の目
的で詳細しない）内の前景記憶装置がそこに関連する情
報が存在するかどうかをチエツクするためにアドレスさ
れる。これが無かった場合には、関連する情報ブロック
が、この位置に対して正当性ビットが値°“不正当゛を
有した、前景記憶装置内の空白の位置ヘコピーされる。

コピーに応答して、連合された正当性ビットが“正当”
になり、改修ビットが“非改修”になり、また登録ビッ
トが“非登録”になる。然し乍ら、関連するブロックが
前景記憶装置に存在した場合には、読み出し動作がその
後直ちに実行される。関連するブロックが前景記憶装置
内に存在せず且つどの自由位置も利用できない場合には
、奪取又は除去が起こる。所定のアルゴリズム、例えば
“最少近時使用（ＬＲＵ）　”アルゴリズムに従って、
ブロックが選択され、そのブロックの内容が主記憶装置
ヘコピーされ、またそのブロックの位置が新しい情報で
満たされる。３つの指示ビットはこのとき“正当”、“
非改修”になり、最後のビットはそのビットの状態に留
まり、従って状態“登録″が保持される。

関連する処理装置が所定の情報を書き込むことを望む場
合には、まず関連する情報を予定された記憶場所が前景
記憶装置ヘコピーされたかどうかを照合するために、読
み出し動作の場合と同じ方法で、前景記憶装置が連合的
な組織内でアドレスされる。この記憶場所は既に満たさ
れているか又は満たされていないかであろう。ブロック
内に空白の場所が存在するであろうから、これは挿入さ
れるべき別の情報用である。関連するブロックが前景記
憶装置内に存在しない場合には、若し必要なら、読み出
し動作について述べたと同じ方法でそのブロックがここ
にコピーされる。続いて、新しい情報が正しい位置で前
景記憶装置内へ書き込まれる。この書き込み動作の間に
、１つの工程又は他の工程で次の動作が実行される： ・正当度ビットが“不正当パ（例えばそれが空白ブロッ
クと関係した）であった場合には、正当度ビットが“正
当”へ設定される； ・主記憶装置内へのコピーが何時かの瞬間に要求される
であろうことを指示するために改修ビットが“改修″へ
設定される； ・関連するブロックの物理的前景記憶装置アドレスがレ
ジスタ記憶装置内へ記憶され、メモリ・ブロックの登録
ビットが“登録′”へ設定される。

続いて、前景記憶装置は局地処理装置による次のアクセ
ス動作に対する準備ができる。

第３図はレジスタ記憶装置のブロック線図を示す。この
記憶装置はＲＡＭとして組織されたセクション６２を具
える。各記憶装置の容量は前景記憶装置内のアドレスの
１つの対する指示子情報で足りる。開始アドレス・カウ
ンタ６４及び最終アドレス・カウンタ６６も備えられる
。開始アドレス・カウンタは最初の登録指示子が書き込
まれ得る位置を記憶する。最終アドレス・カウンタはど
こに次の登録指示子が書き込まれ得るかを記憶する。最
初は２つのカウンタ位置は同じである。登録の間に、最
終アドレス・カウンタは、例えば多くても、オーバーフ
ローによって、最終アドレス・カウンタの位置が開始ア
ドレス・カウンタの位置と等しくなるまで毎回増加する
。

改修の場合に情報が主記憶装置内ヘコピーされねばなら
ぬ場合には、次の場合が存在する；ａ、ｂ、それぞれ奪
取及び洗浄として知られる場合ａ、ｂは先に説明した。

Ｃ，レジスタ記憶装置内にオーバーフロー状況が起こる
場合。これはレジスタ記憶装置内の記憶位置の数を前景
記憶装置の改修ビットの数より小さく維持することによ
って防止され得る。この場合にはレジスタ記憶装置の記
憶位置が順次に質問され、従って前景記憶装置内の指示
された情報がこの情報の絶対解釈が存在した主記憶装置
内の同じ位置でコピーされる。前景記憶装置内のこの解
釈の改修ビットはこのとき“非改修′”に設定され、登
録ビットは°°非非登録へ設定される。この質問は最終
アドレス・カウンタを減少させることによると同様に、
開始アドレス・カウンタを増加させることによって実現
され得る。開始アドレス・カウンタと最終アドレス・カ
ウンタとの比較が、全ての登録された記憶位置が主記憶
装置内へコピーされたことを示した場合に、質問は終了
される。

前景記憶装置が１０２４個の位置を具え、レジスタ記憶
装置が６４個の位置を具えた場合に、前述の一例が得ら
れる。主記憶装置内のメモリ・ブロックの制限された数
のみをコピーすることによって、本質的にオーバーフロ
ー状況は取り消され得る。原理的には多くの場合に１ブ
ロツクですでに充分である。

ｄ、最後に、一般に関連する情報が存在することがあり
得て；この状況はスシテムが少なくとも２つの処理装置
を具える場合に起こり得る。ここで、処理装置は、例え
ば記憶内容の改修を独自に実現し得る周辺機器の制御ユ
ニットをも含むと理解されるべきである。そのような改
修は、例えばダイレクト・メモリ・アクセス（ＤＭＡ）
と呼ばれる場合に起こり得る。この場合には整合問題が
起こり得て；複数の処理装置が同じ情報を望んだ場合に
、それらは利用できる同じ情報を持たねばならない。

後者の問題を種々の方法で解決され得る。第１の可能性
は、前景記憶装置内に関連する共有された情報を記憶す
ることを禁止されることにある。第２の可能性は、異な
る処理装置の間に不同等が創造されることにあり：所定
の処理装置がその情報の“所有者°”となり、あたかも
その情報がその処理装置自身にのみ重要であるかのよう
に振る舞い得る。この情報が改修された場合には、全て
の他の処理装置は所有者処理装置へ直ちに通告しなけれ
ばならず、又その改修をこの処理装置へ供給しな（では
ならず、あるいはそれら自身で関連する情報の所有者に
なることを試みなくてはならない。

後者の場合には、所有者のみが改修する権利を所有する
。第３の可能性は、共有された情報は種々の前景記憶装
置内に記憶され得るが、主記憶装置へのコピーは他の処
理装置へ不一致が存在することを警告すると同時に常に
起こることにあり；これはアドレス母線上の関連するア
ドレスを検出する特別検出子（ｓｐｙ）が備えられるこ
とで実現される。この段で述べたような機構は本発明の
範囲を越えても用いられ得る。

以下は前景記憶装置内でのオーバーフローの発生に対す
る最後の可能性である。前景記憶装置内のメモリ・ブロ
ックが他のブロックによって奪取される場合には、次の
３つの可能性が存在する；・関連するメモリ・ブロック
が改修されず；この場合には主記憶装置へのコピーは要
求されない；・関連するメモリ・ブロックが改修され；
この場合にはそれはコピーされて新しいメモリ、・ブロ
ックによって置き換えられ；登録ビットが備えられない
場合には、関連するブロック用の指示子がレジスタ記憶
装置に存在するかどうかがわからず；従って、若しある
なら、登録が有効のままで留まる。新しい登録がそれか
ら起こる。原理的にはこの機構はレジスタ記憶装置が完
全に満たされるまで継続する。非改修のメモリ・ブロッ
クの登録はコピーするのを先導する必要がな（、従って
レジスタ記憶装置内の関連するアドレスがアドレスされ
る場合に少しの時間しか失われないから、後者の策略そ
れ自身は更新するために要求される時間に鑑みて少しは
魅力的である。唯一の欠点はオーバーフロー状況が一層
起こり易く、従って処理の停止がその瞬間において関連
する処理装置で実施されることにある。

従ってレジスタ記憶装置でのオーバーフロー状況は次の
２つの原因を有し得る： ・前景記憶装置内のメモリ・ブロックに対して、複数の
登録が起こり得る（即ち、登録ビットが備えられない）
。この原因は登録ビットによって除去される。

・レジスタ記憶装置が小さ過ぎに選択される。登録ビッ
トが備えられ、レジスタ記憶装置のアドレスの数が前景
記憶装置内に登録されるべき位置の数と等しいか又はそ
れより大きい場合には、オーバーフローはもはや起こり
得ない。

【図面の簡単な説明】

第１図は本発明による計算機システムのレイアウトを示
し、 第２図は前景記憶装置のブロック線図を示し、第３図は
レジスタ記憶装置のブロック線図を示す。 ２０・・・通信スシテム　　　　２２・・・主記憶装置
２４・・・背景記憶装置　　　　２６．２８．３０・・
・処理装置３２、３４．３６・・・局所記憶装置 ４０・・・正当度ビットＶ　　　　４２・・・改修ビッ
トＤ４４・・・登録ピッ）Ｒ４６・・・識別子即ちタグ
４８、６２・・・セクション　　　５０．５２．５４・
・・記憶位置６０・・・指示 ６４・・・開始アドレス・カウンタ ６６・・・最終アドレス・カウンタ

Claims (1)

1. 【特許請求の範囲】 １、サブ・システムとしての前景記憶装置を有する処理
   装置と、主記憶装置と、前記サブ・スシテムを相互接続
   する通信回路網とを具え、前記前景記憶装置は複数の記
   憶部分を有していて、処理装置による特権的使用のため
   に主記憶装置から少なくとも１つの情報ブロックを一時
   的に記憶するのに適しており、前景記憶装置内の各記憶
   部分に対してそこに正しい情報記憶装置を指示するため
   の正当度ビット（正当）とそこにもたらされた改修を指
   示するための改修ビット（汚染）とを備えられている計
   算機システムにおいて、 所定の第１のアドレス列で書き込み動作が 実行され得る別の記憶装置の並びを具え、前記改修が行
   われた記憶部分のアドレスを毎回前記別の記憶装置のそ
   れぞれへ記憶するために、その後に所定の第２のアドレ
   ス列で直接的に読み出され得るレジスタ記憶装置が備え
   られ、 且つ、前記記憶部分のそれぞれについて連 合されたアドレスがレジスタ記憶装置内に記憶されたこ
   とを指示する登録ビットが備えられることを特徴とする
   計算機システム。 ２、記憶部分の全てのアドレスが厳密に一度にレジスタ
   記憶装置内へ記憶され得ることを特徴とする請求項１記
   載の計算機システム。 ３、第１のアドレス列と第２のアドレス列とが同じ方法
   で常に関係付けられていることを特徴とする請求項１又
   は２のいずれかに記載の計算機システム。 ４、記憶部分の内容の奪取に際して、連合された登録ビ
   ットがもとのままにしておかれることを特徴とする請求
   項１、２又は３のいずれかに記載の計算機システム。