JPH01231340A - Semiconductor wafer and mask for manufacture thereof - Google Patents

Semiconductor wafer and mask for manufacture thereof

Info

Publication number
JPH01231340A
JPH01231340A JP63057501A JP5750188A JPH01231340A JP H01231340 A JPH01231340 A JP H01231340A JP 63057501 A JP63057501 A JP 63057501A JP 5750188 A JP5750188 A JP 5750188A JP H01231340 A JPH01231340 A JP H01231340A
Authority
JP
Japan
Prior art keywords
semiconductor
wiring
pellets
peripheral region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63057501A
Other languages
Japanese (ja)
Inventor
Hideo Yamanaka
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63057501A priority Critical patent/JPH01231340A/en
Publication of JPH01231340A publication Critical patent/JPH01231340A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

PURPOSE:To remove a semiconductor device not related to a theoretical yield in the peripheral region of a semiconductor wafer positively on the basis of the result of the detection of the amount of light from the surface of the semiconductor, device before it is used for die bonding by making a wiring region of the semiconductor device in the peripheral region narrower than a wiring region of the semiconductor device in a region inner than the peripheral region. CONSTITUTION:Wiring regions in semiconductor devices 3 in a peripheral region 2 are made narrower than wiring regions in semiconductor devices inner than the peripheral region. Consequently, only wiring films as uppermost layers or the wiring films as the uppermost layers and wiring films as layers lower than the wiring films as the uppermost layers in the semiconductor pellets 3 in the peripheral region 2 are not formed completely in a wafer 1. According to such a wafer 1, the amounts of light of the pellets 3 are insufficient positively in decision discriminating a nondefective or a defective from the integral value of video signals acquired by image-sensing the surfaces of the semiconductor pellets after dicing and before die bonding, thus surely removing the pellets 3 from a process before die bonding.

Description

【発明の詳細な説明】 以Fの順序に従って本発明を説明する。[Detailed description of the invention] The present invention will be described in the following order.

A、産業上の利用分野 B6発明の概要 C9背景技術[第3図コ D9発明が解決しようとする問題点[第4図]E1問題
点を解決するための手段 F6作用 G、実施例[第1図、第2図] H8発明の効果 (A、産業上の利用分野) 本発明は半導体ウェハとその製造に用いるマスク、特に
周辺領域にある理論収率外の半導体装置がこれの表面か
らの光の量の検出結果によって不良品と確実に判定でき
るようにされた半導体ウェハと、この半導体ウェハの製
造に用いるマスクに関する。
A. Industrial field of application B6 Summary of the invention C9 Background art [Fig. 3 D9 Problems to be solved by the invention [Fig. 4] E1 Means for solving the problems F6 Effects G. Examples [Fig. [Figure 1, Figure 2] Effects of the H8 invention (A, industrial application field) The present invention is directed to semiconductor wafers and masks used in their manufacture, especially when semiconductor devices in the peripheral area that are outside the theoretical yield are removed from the surface of the wafer. The present invention relates to a semiconductor wafer that can be reliably determined to be a defective product based on the detection result of the amount of light, and a mask used for manufacturing the semiconductor wafer.

(B、発明の概要) 本発明は、半導体ウェハの周辺領域にある理論収率外の
半導体装置をダイボンデインクに供される前に半導体装
置表面からの光の量の検出結果に基づいて確実に除去で
きるようにするため、周辺領域の半導体装置の配線領域
を、周辺領域よりも内側の半導体装置の配線領域よりも
狭くしたものである。
(B. Summary of the Invention) The present invention provides a method for reliably detecting semiconductor devices with outside the theoretical yield in the peripheral area of a semiconductor wafer based on the detection result of the amount of light from the surface of the semiconductor device before being subjected to die bond deinking. In order to allow for quick removal, the wiring area of the semiconductor device in the peripheral area is made narrower than the wiring area of the semiconductor device inside the peripheral area.

(C,背景技術)[第3図] IC5LSI、VLSI等は1枚の半導体ウェハに多数
の半導体装置を同時に形成し、更に個々の半導体装置に
ついてベレットチエツクと称されるところの電極に針(
プローブ)をあてての電気的特性検査をし、その後、半
導体ウェハをダイシングして個々の半導体装置(半導体
ベレット)に分離し、しかる後ダイポンダによって半導
体装置をICパッケージ等にダイポンディングするとい
う方法で組み立てられる。
(C, Background Art) [Figure 3] In IC5LSI, VLSI, etc., a large number of semiconductor devices are simultaneously formed on a single semiconductor wafer, and a needle (
After that, the semiconductor wafer is diced and separated into individual semiconductor devices (semiconductor pellets), and then the semiconductor devices are die-ponded into IC packages etc. using a die-ponder. Can be assembled.

ところで、ダイボンダにおいては不良の半導体ベレット
がダイホンディングされてパッケージが無駄になる等大
きな無駄が生じるのを防IFするため、ダイボンティン
グに供されようとする半導体ベレットを撮像して得た例
えば第3図に示すような映像45号のレベルを測定し、
その例えば禎分値が所定範囲(−L限を規定するレベル
と下限を規定する2つのレベルの間)内にあるか否かに
よっても不良品か良品かを量定し、不良品については真
空コレクトに吸着せずダイポンディングに供しないよう
にしている。その良品と不良品の区別は、置体的には、
半導体ベレット表面の例えばアルミニウム八1かうなる
配線の領域とそれ以外の領域とで光反射率か異なり、半
導体装置の表面をスキャンしてその表面からの光の量を
積分した値がICの種類か決ることによって自ずと決ま
り、その値が一定の範囲内にない場合には一応不良品と
判断できるという原理を利用することによって行ってい
る。
By the way, in a die bonder, in order to prevent a large waste such as a package being wasted due to die bonding of a defective semiconductor pellet, for example, a third Measure the level of video No. 45 as shown in the figure,
For example, whether the product is defective or non-defective is determined based on whether or not the value is within a predetermined range (between the level that defines the -L limit and the two levels that define the lower limit). It is made so that it does not adsorb to the collect and is not subjected to die-ponding. The distinction between good and defective products is, in terms of physical appearance,
The light reflectance differs between the wiring area, such as aluminum 81, on the semiconductor pellet surface and the other areas, and the value obtained by scanning the surface of the semiconductor device and integrating the amount of light from the surface determines the type of IC. This is done by utilizing the principle that the value is determined by itself, and if the value is not within a certain range, it can be determined that the product is defective.

尚、ダイシング前の段階で行うベレットチックにおいて
不良品と判定された半導体ベレット(まだダイシングさ
れていないのでベレットとはいえずベレットとなる部分
というべきであるが便宜上ベレットという。)について
はベレットチエツク直後において自動的に表面に黒等の
不良インクマークを付けるようにしている。このように
すると、不良の半導体ベレットはダイシング後ダイホン
ディング而に行うところの半導体ベレット表面からの光
のrl(の検出結果から良品か不良品かの判定を行う際
に光壁不足となり不良品と判定され、ダイボンディング
の対象から除去されるようにすることができるからであ
る。
In addition, for semiconductor pellets that are determined to be defective in the pellet check performed at the stage before dicing (since they have not been diced yet, they should be referred to as pellets rather than pellets, but for convenience, they are called pellets). A black or other defective ink mark is automatically placed on the surface. In this way, when determining whether a defective semiconductor pellet is a good product or a defective product based on the detection result of the light rl from the surface of the semiconductor pellet during die bonding after dicing, the light wall is insufficient and the product is judged as a defective product. This is because it can be determined and removed from the die bonding target.

(D、発明か解決しようとする問題点)[第4図] ところで、半導体ベレットが正方形あるいは長方形を有
しているのに対して半導体ウェハは基本的には円形であ
るので、半導体ウェハの周辺領域に一部か切欠かれた不
完全な半導体ベレッl−(以後「半欠けの半導体ベレッ
ト」という。)かできてしまう。これは本来は当然のこ
とながら不良品となるべきものであり、ダイシング後タ
イボンティング前の良品か不良品かの判定で不良品と判
定され真空コレットに吸着されることなく工程から除去
されるへきものであり、また、ベレットチエツクによっ
ても不良品として処理(不良インクマーク付け)される
べきものである。にも拘らず真空コレットに吸着されダ
イポンディングされたり、あるいは真空コレットの真空
吸着孔の人11部に詰ワだままになったりするというこ
とがあった。そして、欠けた゛ト導体ベレットをタイボ
ディングした場合には大きな無駄が生じるし、真空吸着
孔の人口に欠けた半導体ベレットが詰った場合にはもっ
と深刻な問題が生じる。
(D. Invention or problem to be solved) [Figure 4] By the way, semiconductor pellets have a square or rectangular shape, whereas semiconductor wafers are basically circular, so the surrounding area of the semiconductor wafer This results in an incomplete semiconductor pellet (hereinafter referred to as a "half-chip semiconductor pellet") in which a portion of the region is notched. This should naturally be a defective product, but it is determined to be a defective product after dicing and before tie bonding, and is removed from the process without being adsorbed by the vacuum collet. It is a bad item and should also be treated as a defective product (marked with defective ink) by pellet check. Despite this, there have been cases where the material has been attracted to the vacuum collet and die-pond, or it has been stuck in the vacuum suction hole of the vacuum collet. If the chipped conductor pellets are tied-boarded, a large amount of waste will occur, and if the vacuum suction holes become clogged with the chipped semiconductor pellets, a more serious problem will occur.

というのは、半欠けの半導体ベレットが詰っても真空吸
着孔を空気か通ることが不可能ではなく、その状態で他
の半導体ベレットのダイポンディングを順次継続すると
いうことはダイポンディングか自動的に′4jわれてい
る以上起り得る。
This is because even if a half-chip semiconductor pellet is clogged, it is not impossible for air to pass through the vacuum suction hole, and if you continue die-ponding on other semiconductor pellets in that state, die-ponding will automatically occur. '4j It can happen as long as it has been said.

そして、その結果、真空吸着孔の人口に詰った半欠けの
半導体ベレットか真空コレットに次々と吸着される半導
体ベレットの表面を傷つけ、ロット全体がその傷によっ
て不良品になるということが起り得るからである。
As a result, the surface of the semi-chip semiconductor pellets clogged in the vacuum suction hole or the semiconductor pellets that are successively suctioned by the vacuum collet may be damaged, and the entire lot may be defective due to the scratches. It is.

そのようなことが起り得るのは面述のとおり第1に、ダ
イシング後ダイポンディング前の良品か不良品かの判定
で半欠けの半導体ベレットを不良品と判定できない場合
があるからである。そして、これは半導体ベレットが少
々欠けていても半導体ベレットの配線領域の状態あるい
は光の反射の仕方等によって光量不足とはならず光の量
が規格内に納ってしまうことがあるために生じるのであ
る。
This can happen because, as mentioned above, firstly, a semi-chip semiconductor pellet may not be determined to be a defective product when determining whether it is a good product or a defective product after dicing and before die bonding. This occurs because even if the semiconductor pellet is slightly chipped, the amount of light may not be insufficient and the amount of light may still be within the standard depending on the condition of the wiring area of the semiconductor pellet or the way the light is reflected. It is.

第2に、ベレットチエツクを半導体ウェハの周辺領域に
ある半欠けの半導体ベレットに対して行わないために半
欠けの半導体ベレットが不良品であるにも拘らずインク
で不良のマークを付けられないままにされるからである
。この点について詳しく述べると、元来牛久けか否かを
問わず全部の半導体ベレットに対してベレットチエツク
を行うべきものであるが、ベレットチエツクは半導体ベ
レットの各電極パッドに測定針(プローブ)を所定の針
圧であてて行うものであり、各測定針の圧力が所定の強
さになるようにした複雑な機構を備えている。ところが
、第4図に示すように半導体ウェハaの半欠けのベレッ
トbにd!り定針C,C1・・・を当てようとすると、
ベレットbに当った針c、c、・・・と欠けた部分に対
応した針C1C1・・・とで圧力のアンバランスが生じ
、各d!11定針の圧力をある値にしようとする機構が
狂ったり、場合によっては故障したりする虞れがある。
Second, because the bullet check is not performed on half-chip semiconductor pellets in the peripheral area of the semiconductor wafer, even though the half-chip semiconductor pellets are defective, they are not marked as defective with ink. This is because it will be done. To explain this point in detail, a bullet check should originally be performed on all semiconductor pellets, regardless of whether they are solid or not. This is done by applying a predetermined needle pressure, and is equipped with a complicated mechanism that ensures that the pressure of each measuring needle is a predetermined strength. However, as shown in FIG. 4, d! When you try to hit the fixed needle C, C1...
An unbalance of pressure occurs between the needles c, c,... that hit the bullet b and the needles C1C1... corresponding to the chipped parts, and each d! 11. There is a risk that the mechanism that tries to maintain the pressure of the fixed needle at a certain value may go awry or may even malfunction.

そのため、半欠けの半導体ベレットがある周辺領域の゛
i導体ベレット、即ち理論収率外の半導体ベレットにつ
いてはペレットチェッをしないようにしている(自動測
定装置をコントロールするコンピュータのプログラムに
よって、換言すればソフトウェアによって測定対象を任
意に設定することができる。)のが実情である。従って
、理論収率外の′I!−導体ベレットについては不良マ
ークのインク付けが行われることなくダイシングされ、
半導体ベレット表面からの光の星の検出結果による良品
か不良品かの判定が為されねることになる。そこで若し
不良品という判定が為された場合には上述したように半
欠けの半導体ベレットが真空吸着孔の人口に詰るという
可能性が出てくる。このようなことが起きる確率は非常
に低いけれども−・度起きるとロット全部不良という全
数不良が何ロットにわたって生じ莫大な損失が生じる可
能性がある。
Therefore, the pellet check is not performed on the i-conductor pellets in the surrounding area where there are half-chip semiconductor pellets, that is, semiconductor pellets with outside the theoretical yield (by the computer program that controls the automatic measuring device, The actual situation is that the measurement target can be set arbitrarily using software. Therefore, 'I! outside the theoretical yield! - Conductor pellets are diced without inking defective marks;
It becomes impossible to determine whether a product is good or defective based on the detection results of stars of light from the surface of the semiconductor pellet. Therefore, if it is determined that the product is defective, there is a possibility that the half-chip semiconductor pellet will clog the vacuum suction hole as described above. Although the probability of this happening is very low, if it happens once, all lots will be defective, which could result in huge losses.

本発明はこのような問題点を解決すべく為されたもので
あり、半導体ウェハの周辺領域にある理論収率外の半導
体装置をダイポンディングに供される而に半導体装置表
面からの光の量の検出結果に基づいて確実に除去できる
ようにすることを目的とする。
The present invention has been made to solve these problems, and when semiconductor devices in the peripheral area of a semiconductor wafer with outside the theoretical yield are subjected to die bonding, the amount of light from the surface of the semiconductor device is reduced. The purpose is to ensure removal based on the detection results.

(E、問題点を解決するための手段) 本発明は上記問題点を解決するため、周辺領域の半導体
装置の配線領域を、該周辺領域よりも内側の領域の半導
体装置の配線領域よりも狭くなるようにしたことを特徴
とする。
(E. Means for Solving the Problems) In order to solve the above problems, the present invention makes the wiring area of the semiconductor device in the peripheral area narrower than the wiring area of the semiconductor device in the area inside the peripheral area. It is characterized by the fact that it is made to be.

(F、作用) 本発明によりば、周辺領域の半導体装置の配線領域を、
周辺領域より内側の半導体装置の配線領域よりも状くし
たので周辺領域の半導体装置についてベレットチエツク
そして不良マーク付けをしなくても半導体装置表面から
の光の量の検出結果に基づく判定によって不良品と確実
に判断して工程から取り除くことができる。従って、半
欠けの半導体ベレットが真空コレットに吸着されて詰る
ようなiμ改を未然に確実に防止することが可能になる
(F. Effect) According to the present invention, the wiring area of the semiconductor device in the peripheral area is
Since the peripheral area is made smaller than the wiring area of the semiconductor device inside, the semiconductor device in the peripheral area is judged to be defective by judgment based on the detection result of the amount of light from the surface of the semiconductor device, without performing a pellet check and marking it as defective. This can be determined reliably and removed from the process. Therefore, it is possible to reliably prevent an iμ change in which a half-chip semiconductor pellet is attracted to the vacuum collet and becomes clogged.

(G、実施例)[第1図、第2図] 以下、本発明゛ト導体ウェハとその製造に用いるマスク
を図示実施例に従って詳細に説明する。
(G. Embodiment) [FIGS. 1 and 2] Hereinafter, a conductor wafer of the present invention and a mask used for manufacturing the same will be described in detail according to the illustrated embodiment.

第1図は本発明半導体ウェハの一つの実施例1を示す平
面図である。同図において、2は半導体ウェハ1の周辺
領域(斜線で示す)で、該周辺領域2内の半導体ベレッ
ト3.3、・・・は半導体ウェハの理論収率外の半導体
ベレットとしてダイボンディングの而の段階で工程から
りジェツトされるべきものである。
FIG. 1 is a plan view showing one embodiment 1 of the semiconductor wafer of the present invention. In the figure, reference numeral 2 denotes a peripheral region (indicated by diagonal lines) of the semiconductor wafer 1, and semiconductor pellets 3, 3, . It should be removed from the process at this stage.

4は上記周辺領域2よりも内側の領域で、該領域4内の
半導体ベレット5.5、・・・は普通の半導体ベレット
である。尚、各半導体ベレット5の形状は複雑なので図
面に表さない。
4 is a region inside the peripheral region 2, and semiconductor pellets 5, 5, . . . within the region 4 are ordinary semiconductor pellets. Note that the shape of each semiconductor pellet 5 is complicated and is therefore not shown in the drawings.

本半導体ウェハ1においては上記周辺領域2内の半導体
ベレット3.3・・・はその最上層の配線膜のみ、ある
いは最−F層の配線膜とそれより1層の配線膜が全く形
成されていない。その点で、この周辺領域2内の半導体
ベレット3.3、・・・は周辺領域2よりも内側の領域
4内の半導体ベレット4.4、・・・と全く異なってい
る。即ち、元来半導体ベレットは例えばアルミニュウム
からなる配線膜を何層か有しているが、本半導体ウェハ
lの周辺領域2内の半導体ベレット3.3、・・・には
その配線膜の全部あるいは少なくとも最上層の配線膜が
形成されていないのである。
In this semiconductor wafer 1, the semiconductor pellets 3.3... in the peripheral region 2 have only the uppermost layer wiring film, or the uppermost F layer wiring film and one more layer wiring film formed thereon. do not have. In this respect, the semiconductor pellets 3.3, . . . in the peripheral region 2 are completely different from the semiconductor pellets 4.4, . That is, originally, a semiconductor pellet has several layers of wiring films made of aluminum, for example, but the semiconductor pellets 3, 3, . At least the uppermost layer wiring film is not formed.

このような半導体ウェハ1によれば、ダイシング後ダイ
ボンディング0ηの半導体ベレット表面を撮像して1;
Iだ映像信号の41分値から良品か不良品かを区別する
判定において周辺領域2内の半導体ベレット3,3、・
・・が確実に光量不足になるので、その周辺領域2内の
半導体ベレット3.3、・・・をダイボンディング而に
確実に工程から除くことができる。そして、半導体ベレ
ット3.3、・・・表面に配線膜が存在しないことに起
因して光!11不足による不良品という判定結果が確実
にit!られるようになったので周辺領域2の半導体ベ
レット3,3、・・・に対してはベレットチエツクをし
なくても、より具体的にはベレットチエツクの結果に基
づいて牛久は不良と判定される筈の半導体ベレット3.
3、・・・に不良マークをインクにより付けることをし
なくても問題は生じなくなった。従って、ベレットチエ
ツクは針に、あるいは針圧を所定の値に保つ機構に故障
をもたらす虞れのないところの周辺領域2より内側の領
域4内の半導体ベレット5.5、・・・に対してのみ行
えば済むのである。
According to such a semiconductor wafer 1, the surface of the semiconductor pellet with die bonding of 0η after dicing is imaged and 1;
In determining whether the product is good or defective based on the 41-minute value of the video signal, the semiconductor pellets 3, 3, .
. . will definitely be insufficient in light quantity, so that the semiconductor pellets 3, 3, . . . in the surrounding area 2 can be reliably removed from the die bonding process. And, semiconductor pellet 3.3... Due to the absence of a wiring film on the surface, light! The judgment result that the product is defective due to lack of 11 is definitely IT! Now, Ushiku is determined to be defective based on the result of the pellet check without having to perform a pellet check on the semiconductor pellets 3, 3, ... in the peripheral area 2. The supposed semiconductor pellet 3.
3. The problem no longer occurs even if the defect mark is not marked with ink. Therefore, the bullet check is performed on the semiconductor bullets 5, 5, . All you have to do is just do it.

第2図は第1図に示した半導体ウェハ1の配線膜フォト
エツチングのための露光用マスク6を示すものである。
FIG. 2 shows an exposure mask 6 for photoetching the wiring film of the semiconductor wafer 1 shown in FIG.

7はマスク6のなかの半導体ウェハ1の周辺領域2の内
側領域で、該領域7においては形成すべき配線膜と同じ
パターンの遮光1摸(例えばクロムからなる)が形成さ
れている。この遮光膜は形状が複雑なので図面には示さ
ない。
Reference numeral 7 denotes a region inside the peripheral region 2 of the semiconductor wafer 1 in the mask 6. In the region 7, a light shielding layer 1 (made of chromium, for example) having the same pattern as the wiring film to be formed is formed. This light-shielding film has a complicated shape, so it is not shown in the drawings.

8は領域7の外側の周辺領域(斜線で示す)で、該周辺
領域8内には遮光膜が全く形成されていない。即ち所謂
白抜きになっている。
Reference numeral 8 denotes a peripheral region (indicated by diagonal lines) outside the region 7, and no light shielding film is formed within the peripheral region 8. In other words, it is so-called white.

この第2図に示すようなマスク7で第1図に示す半導体
ウェハ1の配線膜(未だバターニングされていない)上
のポジタイプフォトレジストに対して露光処理を施し、
現象、エツチングを続けると、半導体ウェハlの周辺領
域2には配線膜が全く形成されないことになる。尚、ネ
ガタイプのフォトレジストに対して露光するときは周辺
領域8に遮光膜を全面的に形成したものをマスクとして
用いることになる。
Using the mask 7 as shown in FIG. 2, the positive type photoresist on the wiring film (not yet patterned) of the semiconductor wafer 1 shown in FIG. 1 is exposed to light.
If etching is continued, no wiring film will be formed in the peripheral region 2 of the semiconductor wafer 1. Incidentally, when exposing a negative type photoresist, a mask in which a light shielding film is entirely formed in the peripheral region 8 is used.

尚、第2図に示すようなマスク7を使用すると、間接的
に歩留りを良くすることができる。この点について説明
すると、一般にマスクは第2図に示すもの6とは全く異
なり半導体ウェハ1の周辺領域2と対応するところであ
っても周辺領域2の内側の領域4と対応するところであ
っても1つの半導体ベレットをつくるに必要なパターン
が多数同じように配列されており、そのため、マスク合
せの際マスク6の中心0と、半導体ウェハ1の中心0と
を完全に合致させるということは余りしていない。従っ
て、その間に多少のズレがある状態で露光等が行われる
場合が多い。しかし、収差その他の問題から最も歩留り
を良くできるのはマスクの中心0とウェハの中心0とを
完全に位置合せした状態で行ったときである。そのため
、その中心0と0どうじのずれに起因した歩留り低下も
無視できない存在であった。
Incidentally, if a mask 7 as shown in FIG. 2 is used, the yield can be indirectly improved. To explain this point, in general, the mask is completely different from the mask 6 shown in FIG. Many of the patterns required to make one semiconductor pellet are arranged in the same way, so it is not often possible to perfectly match the center 0 of the mask 6 with the center 0 of the semiconductor wafer 1 when aligning the masks. do not have. Therefore, exposure etc. are often performed with some deviation between the two. However, due to aberrations and other problems, the best yield can be achieved when the mask center 0 and the wafer center 0 are perfectly aligned. Therefore, the decrease in yield due to the deviation between the center 0 and the 0 edge cannot be ignored.

しかるに、第2図に示すように周辺領域8が白抜きにさ
れたマスク6を用いた場合(フォトレジストとしてポジ
タイプのものを用いる場合)には、半導体ウェハ1とマ
スク6の中心。、0どうしにずれがあるとマスク6の周
辺領域8の一部が半導体ウェハ1の内側の領域4と対応
した状態になり不良の半導体ベレットが半導体ウェハl
の領域4内に多数確実に発生することになるので、必然
的にきちんと中心o、oどうしを合わせて露光処理をす
ることが促され、その結果、中心0.0どうじのずれに
よる歩留り低下がなくなり、延いては合格率が高くなる
ことになる。
However, as shown in FIG. 2, when using the mask 6 in which the peripheral region 8 is outlined (when using a positive type photoresist), the center of the semiconductor wafer 1 and the mask 6. , 0, a part of the peripheral region 8 of the mask 6 will correspond to the inner region 4 of the semiconductor wafer 1, and the defective semiconductor pellet will be placed on the semiconductor wafer l.
Since a large number of them will definitely occur in area 4, it is necessary to perform exposure processing by properly aligning the centers o and o, and as a result, the yield decrease due to the deviation of the center 0.0 is reduced. This will lead to a higher passing rate.

尚、上記実施例においては半導体ウェハ1の周辺領域2
の各半導体ベレット3.3、・・・はそれぞれ全面的に
配線膜が不存在であった。しかし、周辺領域2よりも内
側の領域4の各半導体ベレット5.5、・・・の面積よ
りも周辺領域2内の半導体ベレット3.3、・・・の配
、1!i!領域の面積か顕著に狭ければ良く、各半導体
ベレット3.3、・・・の表面に配線膜が全く存在して
いないことは必ずしも必要ではない。
In the above embodiment, the peripheral area 2 of the semiconductor wafer 1
Each of the semiconductor pellets 3.3, . . . had no wiring film on the entire surface. However, the area of the semiconductor pellets 3.3, . . . in the peripheral region 2 is larger than the area of each semiconductor pellet 5.5, . . . in the region 4 inside the peripheral region 2, 1! i! It is sufficient that the area of the region is significantly small, and it is not necessarily necessary that no wiring film exists on the surface of each semiconductor pellet 3, 3, . . . .

(H,発明の効果) 以上に述べたように、本発明は、周辺領域の半導体装置
の配線領域を、周辺領域よりも内側の半導体装置の配線
領域よりも狭くしたことを特徴とするものである。
(H, Effect of the Invention) As described above, the present invention is characterized in that the wiring area of the semiconductor device in the peripheral area is narrower than the wiring area of the semiconductor device inside the peripheral area. be.

従って、本発明によれば、周辺領域の半導体装置の配線
領域を、周辺領域より内側の半導体装置の配線領域より
も狭くしたので周辺領域の半導体装置についてベレット
チエツクそして不良マーク付けをしなくても半導体装置
表面がらの光の量の検出結果に基つく判定によって不良
品と確実に判断して工程から取り除くことができる。従
って、半欠けけの半導体ベレットが真空コレットに吸着
されたり、詰ったりすることを未然に確実に防止するこ
とが可能になる。
Therefore, according to the present invention, since the wiring area of the semiconductor device in the peripheral area is made narrower than the wiring area of the semiconductor device inside the peripheral area, there is no need to perform a pellet check and mark the semiconductor device as defective in the peripheral area. By making a determination based on the detection result of the amount of light from the surface of the semiconductor device, it is possible to reliably determine that it is a defective product and remove it from the process. Therefore, it is possible to reliably prevent a partially chipped semiconductor pellet from being attracted to or clogging the vacuum collet.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明半導体ウェハの一つの実施例を示す平面
図、第2図は本発明マスクの一つの実/ih例を示す平
面図、第3図は背景技術を説明するための映°像信号の
波形図、第4図は問題点を説明するための半導体ウェハ
の断面図である。 符号の説明 1・・・半導体ウェハ、2・・・周辺領域、3・・・周
辺領域にある半導体装置、 4・・・周辺領域の内側の領域、 5・・・内側の領域にある半導体装置、6・・・マスク
、7・・・内側の領域、8・・・周辺領域。 島 第1図   3東1倉°16 平場イ本装置 マスクの平面図 第2図 スキτニレグイ立胃 映像信号−波形図 (背京技抹〒説哨) 第3図 ウェハ/)断面図 (問題点説明) 第4図 手続ネ甫正書(自発) 昭和63年12月29E1 特許庁長官  吉 1)文 毅 殿 2、発明の名称 半導体ウェハとその製造に用いるマスク3、補正をする
者 事件との関係  特許出願人 住所 東京部品用区北品用6丁目7番35号名称 (2
+8)   ソニー株式会社4、代理人 住所 東京都荒川区西日暮里2丁目53番5号ニューハ
ウス西日暮里703号室 6、補正の内容 (1)明細書筒4頁8行目、「コレクト」を「コレット
」に訂正する。 (2)明細書第8百最F行、「為されわる」を「為され
る」に訂正1−る。 (3)明細書第9頁1行目、「不良品」を「良品」に訂
正する。 (4)明細書第11頁9行目、「のみ、」と「あるいは
」との間に[あるいはそれより下層の配線膜のみ、」を
挿入する。 (5)明細書第13頁14行目、「現象」を「現像」に
訂正する。
FIG. 1 is a plan view showing one embodiment of the semiconductor wafer of the present invention, FIG. 2 is a plan view showing an actual/Ih example of the mask of the present invention, and FIG. 3 is a screen diagram for explaining the background art. The waveform diagram of the image signal and FIG. 4 are cross-sectional views of a semiconductor wafer for explaining the problem. Explanation of symbols 1... Semiconductor wafer, 2... Peripheral area, 3... Semiconductor device in the peripheral area, 4... Area inside the peripheral area, 5... Semiconductor device in the inner area , 6... Mask, 7... Inner area, 8... Surrounding area. Island Fig. 1 3 East 1 degree 16 flat field A Plan view of the device mask Fig. 2 Situation of the vertical stomach video signal - waveform diagram (Seikyo technique removed〒sensou) Fig. 3 Wafer/) Cross-sectional view (problem) (Explanation of points) Figure 4 Procedural Neho Authorization (Spontaneous) December 1988 29E1 Director General of the Japan Patent Office Yoshi 1) Moon Takeshi 2 Name of the invention Semiconductor wafer and mask used in its manufacture 3 Case of person making amendments Relationship Patent applicant address: 6-7-35, Kitashinyo, Tokyo Parts Store Name (2
+8) Sony Corporation 4, Agent Address: Room 6, 703, New House Nishi-Nippori, 2-53-5, Nishi-Nippori, Arakawa-ku, Tokyo Contents of Amendment (1) On page 4, line 8 of the statement tube, "Collect" has been changed to " Corrected to ``Colette.'' (2) In the 800th line F of the specification, "made" is corrected to "made". (3) On page 9, line 1 of the specification, "defective product" is corrected to "good product." (4) On page 11, line 9 of the specification, insert "[or only the underlying wiring film]" between "only" and "or". (5) On page 13, line 14 of the specification, "phenomenon" is corrected to "development."

Claims (2)

【特許請求の範囲】[Claims] (1)半導体装置が複数個形成されてなる半導体ウェハ
において、 周辺領域の半導体装置の配線領域を該周辺領域よりも内
側の領域内の半導体装置の配線領域よりも狭くした ことを特徴とする半導体ウェハ
(1) A semiconductor wafer formed with a plurality of semiconductor devices, characterized in that the wiring area of the semiconductor devices in the peripheral area is narrower than the wiring area of the semiconductor devices in the area inside the peripheral area. wafer
(2)半導体装置を半導体ウェハに複数個同時に形成す
るためのパターンを有するマスクにおいて、 上記パターンの周辺領域の配線領域を該周辺領域よりも
内側の領域の上記配線領域よりも狭くした ことを特徴とする半導体ウェハ
(2) A mask having a pattern for simultaneously forming a plurality of semiconductor devices on a semiconductor wafer, characterized in that the wiring area in the peripheral area of the pattern is narrower than the wiring area in the area inside the peripheral area. semiconductor wafer
JP63057501A 1988-03-11 1988-03-11 Semiconductor wafer and mask for manufacture thereof Pending JPH01231340A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63057501A JPH01231340A (en) 1988-03-11 1988-03-11 Semiconductor wafer and mask for manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63057501A JPH01231340A (en) 1988-03-11 1988-03-11 Semiconductor wafer and mask for manufacture thereof

Publications (1)

Publication Number Publication Date
JPH01231340A true JPH01231340A (en) 1989-09-14

Family

ID=13057473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63057501A Pending JPH01231340A (en) 1988-03-11 1988-03-11 Semiconductor wafer and mask for manufacture thereof

Country Status (1)

Country Link
JP (1) JPH01231340A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168050A (en) * 1982-03-29 1983-10-04 Hitachi Ltd Photomask
JPS5916139B2 (en) * 1974-07-28 1984-04-13 宗幸 坂本 Both tongue punching
JPS6134732B2 (en) * 1978-03-01 1986-08-09 Teijin Ltd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916139B2 (en) * 1974-07-28 1984-04-13 宗幸 坂本 Both tongue punching
JPS6134732B2 (en) * 1978-03-01 1986-08-09 Teijin Ltd
JPS58168050A (en) * 1982-03-29 1983-10-04 Hitachi Ltd Photomask

Similar Documents

Publication Publication Date Title
EP0126621B1 (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
JP4946668B2 (en) Substrate position detection device and substrate position detection method
CN1080927C (en) Method for detecting wafer defects
US6412326B1 (en) Semiconductor calibration structures, semiconductor calibration wafers, calibration methods of calibrating semiconductor wafer coating systems, semiconductor processing methods of ascertaining layer alignment during processing and calibration methods of
JP2006287230A (en) Detecting method for eliminating incomplete peripheral coating on disk-like object
US8349708B2 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
JPH01231340A (en) Semiconductor wafer and mask for manufacture thereof
JP4271939B2 (en) Semiconductor wafer having process control module
KR100755353B1 (en) Manufacturing method of semiconductor device, and wafer and manufacturing method thereof
JP3523819B2 (en) Substrate processing equipment
JPS60120519A (en) Photomask automatic defect inspection device
JPH06181156A (en) Pattern verification in photolithography
JPH07142309A (en) Method for exposing wafer
JPH0414812A (en) Formation method of pattern
JPS6252849B2 (en)
JP3765352B2 (en) Pad appearance inspection method
JPH0214749B2 (en)
JP2007184345A (en) Semiconductor device, manufacturing method therefor, and alignment inspection mark
KR20200030403A (en) Aligner Capable of Inspecting Wafer Chipping and Robot Repeatability, and Wafer Chipping Inspection Method Using the Same
JP2001085309A (en) Method of manufacturing semiconductor device
JPH0494522A (en) Alignment mark structure
JPH01129433A (en) Automatic inspection of pattern
JPH04133307A (en) Method and apparatus for manufacturing semiconductor device
JP2004303907A (en) Semiconductor wafer and method for identifying semiconductor device
JPS5966112A (en) Semiconductor chip