JPH01231141A - Relative access memory device - Google Patents

Relative access memory device

Info

Publication number
JPH01231141A
JPH01231141A JP5625388A JP5625388A JPH01231141A JP H01231141 A JPH01231141 A JP H01231141A JP 5625388 A JP5625388 A JP 5625388A JP 5625388 A JP5625388 A JP 5625388A JP H01231141 A JPH01231141 A JP H01231141A
Authority
JP
Japan
Prior art keywords
address
relative access
data
access
relative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5625388A
Other languages
Japanese (ja)
Inventor
Nobuta Shibuya
展太 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5625388A priority Critical patent/JPH01231141A/en
Publication of JPH01231141A publication Critical patent/JPH01231141A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To rearrange data and to hold single data in common without passing through software by reading out a relative access pointer in which an address being its contents is edited arbitrarily, when a relative access exists. CONSTITUTION:When an address conversion mode switching signal is a linear access, an input address 12 is inputted as it is to address decoders 151-15N through an address converting part 13. On the other hand, when a switching signal 11 is a relative access, the input address 12 passes through the converting part 13 without stopping once and inputted to the address concerned of the decoders 151-15N. Subsequently, in relative access pointers 201, 20N, a relative access pointer being in the address corresponding to the input address 12 is read out to the converting part 13, inputted to the decoders 151-15N again, and the data concerned is read out.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ装置に係わり、特にデータの並べ換え
や単一データの共有を容易に実施し得る相対アクセスメ
モリ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a memory device, and particularly to a relative access memory device that can easily rearrange data and share single data.

〔従来の技術〕[Conventional technology]

一般に、メモリをユーザの立場から見ると、メモリその
ものや情報の記憶場所よりも、そこに記憶されている情
報そのものに関心がある。そこで、主記憶装置とか、2
次記憶装置などを用い、物理的な実体よりも、仮想記憶
とか、ファイルなどの形でユーザが利用するようにし、
その制御は制御プログラムなどによるようにするのが現
状である。
Generally, when looking at memory from a user's perspective, they are more interested in the information stored there than in the memory itself or where the information is stored. Therefore, the main memory device, 2
Next, use storage devices, etc., so that users can use them in the form of virtual memory or files rather than physical entities.
At present, the control is performed using a control program or the like.

その場合、仮想記憶システムでは、プログラムが実行さ
れる主記憶装置の大きさは大きい方がよいので、大きな
主記憶装置を第一の目標にしているが、このような場合
は、システムの資源は、プログラムの実行中に必要な時
点でだけ用いられる。
In this case, in a virtual memory system, the main memory on which the program is executed should be large, so a large main memory is the primary goal, but in such a case, the system resources are limited. , used only when necessary during program execution.

そこで主記憶装置を動的に利用するなどの方法が採られ
ている。このように記憶装置は、大容量化、柔軟性、高
速性などの点で種々の工夫がなされているが、その実施
においては、全てプログラムによっている。本発明に係
わるデータの移動、並べ換え、同一データの共有なども
プログラムによるのが従来の方式であった。
Therefore, methods such as dynamically using the main memory have been adopted. As described above, various improvements have been made to storage devices in terms of increased capacity, flexibility, high speed, etc., but all of these are implemented using programs. In the past, data movement, rearrangement, and sharing of the same data related to the present invention were performed using programs.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記のように、従来のメモリ装置においては、仮想記憶
装置におけるような動的システム利用を初めとして、記
憶装置内でのデータのある形式から他の形式への変換や
単一データのメモリ上への展開などにおいてもプログラ
ムを用いてこれらを実現していた。しかしながら、この
ように−旦プログラムを介すると、例えばその作成の工
数などに時間がかかり、全体として処理速度が低下する
などの問題があった。
As mentioned above, in conventional memory devices, starting with dynamic system usage such as in virtual storage devices, conversion of data from one format to another within the storage device, and transfer of single data onto memory Programs were also used to achieve these goals. However, once a program is used in this way, it takes time to create the program, and there are problems such as a decrease in the overall processing speed.

そこで本発明の目的は、プログラムを用いずにデータの
並べ換えや単一のデータの共有を可能とし、データを自
動的に高速にアクセスできる相対アクセスメモリ装置を
提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a relative access memory device that allows data to be rearranged and a single piece of data to be shared without using a program, and that allows data to be automatically accessed at high speed.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の相対アクセスメモリ装置は、(1)線形アクセ
スのときは入力アドレスをそのまま通過させ、相対アク
セスのときはこの入力アドレスに対応するアドレスにあ
る、その内容であるアドレスが任意に編集された相対ア
クセスポインタを読み出して処理するアドレス変換部と
、(ii )このアドレス変換部からの、前記線形アク
セス時に、そのまま出力された入力アドレスと、上記相
対アクセス時の、上記アドレス変換部からの入力アドレ
スに対応するアドレスにある、その内容であるアドレス
が任意に編集された相対アクセスポインタを一旦上記ア
ドレス変換部に送出し、再び入力して処理するアドレス
デコーダと、(iii )このアドレスデコーダから上
記入力アドレスに対応するデータを読み出して出力する
データ続出部とを具備している。
The relative access memory device of the present invention (1) allows an input address to pass through as it is during linear access, and allows the content of the address at the address corresponding to this input address to be arbitrarily edited during relative access. an address conversion unit that reads and processes a relative access pointer; (ii) an input address outputted as is from this address conversion unit during the linear access; and an input address from the address conversion unit during the relative access; (iii) an address decoder that sends the relative access pointer whose content is arbitrarily edited to the address conversion section, which is located at the address corresponding to the address, and then inputs it again for processing; and a data output unit that reads and outputs data corresponding to an address.

従って、本発明による相対アクセスメモリ装置を用いる
と、線形アクセスのときは、線形なアドレス上のデータ
を直接アクセスし、相対アクセスのときは、この入力ア
ドレスに対応するアドレスにあり、その内容であるアド
レスが任意に編集された相対アクセスポインタを読み出
すことにより、相対的なデータのアクセスが可能になる
Therefore, when using the relative access memory device according to the present invention, in the case of linear access, data at a linear address is directly accessed, and in the case of relative access, the address located at the address corresponding to this input address and whose contents are By reading the arbitrarily edited relative access pointer, relative data access becomes possible.

〔実施例〕〔Example〕

以下実施例につき本発明の詳細な説明する。 The present invention will be described in detail below with reference to Examples.

第1図は本発明による相対アクセスメモリ装置を示すブ
ロック図、第2図は、この相対アクセスメモリ装置を用
いた場合のデータ編集を説明する図である。
FIG. 1 is a block diagram showing a relative access memory device according to the present invention, and FIG. 2 is a diagram illustrating data editing when this relative access memory device is used.

第1図において、アクセスモードを切り換えるアドレス
変換モード切換信号11が線形アクセスのときは、入力
アドレス12は、そのまま、アドレス変換部13を通し
てアドレスデコーダ15□〜15.に入力される。そし
て、これらのアドレステ゛コーダ15.〜15、の、該
当するアドレスに存在するデータ16.〜16.のいず
れかが、データ読出部17を通して読出データ18とし
て出力される。これらのデータ16.〜16.Iおよび
次に説明する相対アクセスポインタ201〜2ON は
、データ切換部19を通し、データ切換信号21に従っ
て書込データ22を書き込むことにより得られる。
In FIG. 1, when the address conversion mode switching signal 11 for switching the access mode is linear access, the input address 12 is directly passed through the address conversion section 13 to the address decoders 15□ to 15. is input. These address coders 15. ~15, data existing at the corresponding address 16. ~16. Either one of them is outputted as read data 18 through the data reading section 17. These data 16. ~16. I and relative access pointers 201 to 2ON to be described next are obtained by writing write data 22 through the data switching section 19 in accordance with the data switching signal 21.

一方、アドレス変換モード切換信号11が相対アクセス
のときは、入力アドレス12は、−旦、そのままアドレ
ス変換部13を素通りして、アドレスデコーダ15.〜
15.の該当するアドレスに入力される。そして、相対
アクセスポインタ20、〜20.のうち、入力アドレス
12に該当するアドレスにある相対アクセスポインタが
アドレス変換部13に読み出され、再びアドレスデコー
ダ15.〜15.の該当するアドレステ゛コーダに入力
される。ここで、この相対アクセスポインタに該当する
アドレスに存在するデータ16.〜16Nの該当するデ
ータが続出部17を通して続出データ18として読み出
される。
On the other hand, when the address conversion mode switching signal 11 is a relative access, the input address 12 directly passes through the address conversion section 13 and is output to the address decoder 15. ~
15. will be entered into the corresponding address. And relative access pointers 20, to 20. Among them, the relative access pointer located at the address corresponding to the input address 12 is read out by the address conversion unit 13, and is again read out by the address decoder 15. ~15. is input to the corresponding address coder. Here, data 16. which exists at the address corresponding to this relative access pointer. The corresponding data of ~16N are read out as successive data 18 through the successive output unit 17.

次に、第2図により、この相対アクセスメモリ装置によ
るデータ編集について説明する。
Next, data editing using this relative access memory device will be explained with reference to FIG.

入力アドレス12である線形アドレス31(31o〜3
1.)に該当するデータ32(32゜〜32、)が入力
されたとする。ここで、これらの線形アドレス31(3
1゜〜31.)に対応する相対アクセスポインタ22.
〜22S (ここでは5つとする。)に書き込まれた繍
集済みのアドレスパターン33(33゜〜335)が図
示のように線形アドレス3i(3to 〜31.)の配
列として31..31゜、312.31s 、31− 
とじて与えられたとする。これらの相対アクセスポイン
タ22.〜22s(編集アドレスパターンは316.3
1o1315.312.315.314 )が、第1図
のアドレス変換部13に読み出され、再びアドレスデコ
ーダ15、〜15.に入力され、ここで始めて、相対ア
クセス時の読出データ35(35,〜35s 〉として
、上記相対アクセスポインタ22.〜22s の編集ア
ドレスパターン31s、31゜、31s、31..31
s 、31=  に対応するデータ32s、32゜、3
2s 、322.32s 、324 がデータ読出部1
7を通して出力される。このようにして自動的に編集結
果が読み出される。従って、データの並べ換えや単一デ
ータの共有などのデータ処理が、相対アクセスポインタ
を編集することにより、ハードウェアを用いて容易に実
施できる。
Linear address 31 (31o to 3
1. ) is input. Now, these linear addresses 31 (3
1°~31. ) corresponding to the relative access pointer 22.
The embroidery-collected address patterns 33 (33° to 335) written in ~22S (in this case, five) are arranged as linear addresses 3i (3to to 31.) in the form of 31. as shown in the figure. .. 31°, 312.31s, 31-
Suppose that it is given in a fixed manner. These relative access pointers 22. ~22s (edit address pattern is 316.3
1o1315.312.315.314) is read out to the address conversion unit 13 in FIG. is input, and starting here, as read data 35 (35, ~35s>) at the time of relative access, edit address patterns 31s, 31°, 31s, 31..31 of the relative access pointer 22.~22s are input.
Data 32s, 32°, 3 corresponding to s, 31=
2s, 322.32s, 324 are data reading section 1
It is output through 7. In this way, the editing results are automatically read out. Therefore, data processing such as rearranging data and sharing single data can be easily performed using hardware by editing relative access pointers.

〔発明の効果〕  ′ このように、本発明の相対アクセスメモリ装置は、線形
アクセスのときは、線形なアドレス上のデータを直接ア
クセスし、相対アクセスのときは、この入力アドレスに
対応するアドレスにあり、その内容であるアドレスが任
意に編集された相対アクセスポインタを読み出すことに
より、相対的なデータのアクセスを可能にする効果があ
る。従って、ソフトウェアを介さずにデータの並べ換え
や単一データの共有が可能になり、データの編集を自動
的に、しかも高速で実施できる効果がある。
[Effects of the Invention] ′ As described above, the relative access memory device of the present invention directly accesses data at a linear address during linear access, and accesses data at the address corresponding to this input address during relative access. By reading out a relative access pointer whose content is an address that has been arbitrarily edited, it is possible to access relative data. Therefore, data can be rearranged and single data can be shared without using software, and data can be edited automatically and at high speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による相対アクセスメモリの一実施例を
示すブロック図、第2図はこの実施例を用いた場合のデ
ータ編集を説明する図である。 13・・・・・・アドレス変換部、 15、〜15、・・・・・・アドレスデコーダ、17・
・・・・・データ読出部、 20、〜20、・・・・・・相対アクセスポインタ。 出  願  人 日本電気株式会社 代  理  人
FIG. 1 is a block diagram showing an embodiment of a relative access memory according to the present invention, and FIG. 2 is a diagram illustrating data editing when this embodiment is used. 13...Address converter, 15, ~15,...Address decoder, 17.
...Data reading section, 20, to 20, ...Relative access pointer. Applicant: NEC Corporation Representative

Claims (1)

【特許請求の範囲】 線形アクセスのときは入力アドレスをそのまま通過させ
、相対アクセスのときはこの入力アドレスに対応するア
ドレスにある、その内容であるアドレスが任意に編集さ
れた相対アクセスポインタを読み出して処理するアドレ
ス変換部と、 このアドレス変換部からの、前記線形アクセス時に、そ
のまま出力された入力アドレスと、前記相対アクセス時
の、前記アドレス変換部からの入力アドレスに対応する
アドレスにある、その内容であるアドレスが任意に編集
された相対アクセスポインタを一旦前記アドレス変換部
に送出し、再び入力して処理するアドレスデコーダと、 このアドレスデコーダから前記入力アドレスに対応する
データを読み出して出力するデータ読出部 とを具備することを特徴とする相対アクセスメモリ装置
[Claims] In the case of linear access, the input address is passed through as is, and in the case of relative access, the relative access pointer at the address corresponding to this input address is read out, the content of which has been arbitrarily edited. an address conversion unit to process; an input address outputted as is from this address conversion unit during the linear access; and the contents at an address corresponding to the input address from the address conversion unit during the relative access; an address decoder that once sends a relative access pointer whose address has been arbitrarily edited to the address converter and then inputs it again for processing; and a data readout that reads and outputs data corresponding to the input address from this address decoder. 1. A relative access memory device comprising:
JP5625388A 1988-03-11 1988-03-11 Relative access memory device Pending JPH01231141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5625388A JPH01231141A (en) 1988-03-11 1988-03-11 Relative access memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5625388A JPH01231141A (en) 1988-03-11 1988-03-11 Relative access memory device

Publications (1)

Publication Number Publication Date
JPH01231141A true JPH01231141A (en) 1989-09-14

Family

ID=13021918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5625388A Pending JPH01231141A (en) 1988-03-11 1988-03-11 Relative access memory device

Country Status (1)

Country Link
JP (1) JPH01231141A (en)

Similar Documents

Publication Publication Date Title
EP0213843B1 (en) Digital processor control
JPH01231141A (en) Relative access memory device
KR0184454B1 (en) Real time interfacing method between emulator and host
JP2895892B2 (en) Data processing device
SU734686A1 (en) Command shaping device
JPH02100154A (en) Address converter for virtual storage
JPH04237346A (en) Microprocessor system
JP2906449B2 (en) Bitmap display control device
JPS61165134A (en) Instruction decoder circuit of single chip microcomputer
JPS6356746A (en) Paging by-pass system in virtual computer
JPH01131936A (en) Memory data editing system
JPH0232449A (en) Register designating system
JPS63237143A (en) Programmable controller
JPS6121541A (en) Storage circuit
JPH01120628A (en) Data processor
JPH01124163A (en) Address control circuit
JPS6224338A (en) Memory access system
JPH0310977B2 (en)
JPH0264828A (en) Address trace circuit
JPS63217461A (en) Digital signal processor
JPH04340143A (en) Digital computer
JPH03150647A (en) High speed access device for input/output device
JPS61220045A (en) Information processor
JPS6061851A (en) Input and output processor
JPS58196678A (en) Address converting system for virtual machine system