JPH01224819A - Bus control system - Google Patents

Bus control system

Info

Publication number
JPH01224819A
JPH01224819A JP4955288A JP4955288A JPH01224819A JP H01224819 A JPH01224819 A JP H01224819A JP 4955288 A JP4955288 A JP 4955288A JP 4955288 A JP4955288 A JP 4955288A JP H01224819 A JPH01224819 A JP H01224819A
Authority
JP
Japan
Prior art keywords
bus
type
data
bus2
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4955288A
Other languages
Japanese (ja)
Inventor
Hisashi Tada
久 多田
Masahiro Iwamura
将弘 岩村
Tatsumi Yamauchi
辰美 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4955288A priority Critical patent/JPH01224819A/en
Publication of JPH01224819A publication Critical patent/JPH01224819A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To attain the simultaneous using of buses which have different polarities in the same digital system and to attain the independent parallel using of the buses by connecting the bus of a precharging type and the bus of a discharging type, and controlling. CONSTITUTION:A bus switch circuit 103 to control the discharging means of a bus BUS1 side of a precharging type by the data of a bus BUS2 of a discharg ing type and to control the precharging means of the bus BUS2 side of the discharging type by the data of the bus BUS1 of the precharging type is pro vided between the buses which have different polarities. Thus, the connecting and controlling of the bus of the precharging type and the bus of the discharging type which have the different 2,... polarities can be executed, and in a period when registers R1-1, R1-2, and R2-1, R2-2,... output the data to the BUS1 and the BUS2, the parallel using of the BUS1 and the BUS2 is attained by keeping a SW1 an 'L' and a SW2 an 'H'.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタルシステム内における極性の違うバス
間の接続及び切断の制御に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to control of connection and disconnection between buses of different polarity within a digital system.

〔従来の技術〕[Conventional technology]

上記従来方式によれば、プリチャージタイプのバス間の
みにおいて、バススイッチが可能であった。しかし、プ
リチャージタイプとディスチャージタイプのバス間にお
いては考慮されていない。
According to the above conventional system, bus switching was possible only between precharge type buses. However, no consideration is given between precharge type and discharge type buses.

第2図に従来方式によるバスの使用形態を示す。FIG. 2 shows how a conventional bus is used.

BUS−A及びBus−Bはともにプリチャージタイプ
のバスであり、クロック信号7丁が低位側電圧源レベル
(以降taL”とする)L”のときPチャネルMoSト
ランジスタ202及び203によりBUS−AとBUS
−Bはプリチャージされる。そして7丁が高位側電圧源
レベル(以降“HHとする)“H″のときRA−1,R
A−2゜・・・、及びRB−1,RB−2,・・・のう
ちいずれか1つがBUS−AもしくはBUS−Bディス
チャージする。例えばRA−1がBUS−Aをディスチ
ャージした場合は、上記従来技術によるバススイッチ回
路201を介してIt L TlデータがBUS−Bに
伝えられる。BUS−BからBUS−Aへの41 L 
71データ伝送も同様に行なうことができる。
Both BUS-A and Bus-B are precharge type buses, and when the clock signal 7 is at the low side voltage source level (hereinafter referred to as taL) L'', the P-channel MoS transistors 202 and 203 connect to BUS-A. BUS
-B is precharged. When the 7th unit is at the high side voltage source level (hereinafter referred to as HH) “H”, RA-1, R
A-2°...and one of RB-1, RB-2,... discharges BUS-A or BUS-B. For example, when RA-1 discharges BUS-A, It L Tl data is transmitted to BUS-B via the bus switch circuit 201 according to the prior art. 41 L from BUS-B to BUS-A
71 data transmission can be performed similarly.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、バスの極性が異なる場合のバスの接続
制御について配慮されていなかった。
The above-mentioned conventional technology does not take into consideration bus connection control when the polarities of the buses are different.

本発明の目的は、極性の違うプリチャージタイプのバス
とディスチャージタイプのバスの接続制御を行なうこと
にある。
An object of the present invention is to perform connection control between a precharge type bus and a discharge type bus having different polarities.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、極性の違うバス間に、プリチャージタイプ
のバス側のディスチャージ手段をディスチャージタイプ
のバスのデータによって制御し。
The above object is to control the discharge means on the bus side of the precharge type by the data of the discharge type bus between buses of different polarities.

ディスチャージタイプのバス側のプリチャージ手段をプ
リチャージタイプのバスのデータによって制御するよう
な、バススイッチ回路を設けることにより達成される。
This is achieved by providing a bus switch circuit that controls the precharge means on the discharge type bus side using the data on the precharge type bus.

〔作用〕[Effect]

プリチャージタイプのバスに設けられたディスチャージ
手段は、ディスチャージタイプのバスの信号と1個以上
の制御信号で制御される。この制御信号により、ディス
チャージタイミングを、プリチャージタイプのバスに接
続されているレジスタの出力、即ちディスチャージ動作
、のタイミングと同期させることにより、プリチャージ
タイプのバスが有するプリチャージ手段と、前記ディス
チャージ手段との競合はない。同様に前記ディスチャー
ジタイプのバスに設けられたプリチャージ手段は、プリ
チャージタイプのバスの信号と1個以上の制御信号で制
御される。この制御信号により、プリチャージタイミン
グを、ディスチャージタイプのバスに接続されているレ
ジスタの出力、即ちプリチャージ動作のタイミングと同
期させることにより、ディスチャージタイプのバスが有
するディスチャージ手段と、前記プリチャージ手段との
競合はない。
The discharge means provided on the precharge type bus is controlled by the discharge type bus signal and one or more control signals. By synchronizing the discharge timing with the output of the register connected to the precharge type bus, that is, the timing of the discharge operation, by this control signal, the precharge means of the precharge type bus and the discharge means There is no competition with Similarly, the precharge means provided on the discharge type bus is controlled by the precharge type bus signal and one or more control signals. By using this control signal, the precharge timing is synchronized with the output of the register connected to the discharge type bus, that is, the timing of the precharge operation, so that the discharge means of the discharge type bus and the precharge means are synchronized. There is no conflict.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。BU
Slは、プリチャージタイプのバスである。又、BUS
2は、ディスチャージタイプのバスである。φ1信号が
“′H″のとき、即ち7丁信号が“L ItのときPチ
ャネルトランジスタ101が導通状態になりBUS 1
がVccレベルにプリチャージされ、Nチャネルトラン
ジスタ102が導通状態になりBUS2がGNDレベル
にディスチャージされる。次にφ1信号が“L”即ち、
T子信号がl Hljになり、Pチャネルトランジスタ
101とNチャネルトランジスタ102が非導通となっ
ている期間に、R1−1,R1−2,・・・のうちのい
ずれか1つのレジスタが、Buslに、BUSIをディ
スチャージすることによりデータの出力を行なうとき、
この期間SW2が“′L”であったならば、Pチャネル
トランジスタ105が導通状態となり、Pチャネルトラ
ンジスタ104もBUSIのllL”データにより導通
状態となり、BUS2がプリチャージされる。即ち、B
US 1の″L′″データがBUS2に“H”データと
して伝えられた事になり、レジスタR1−2,R1−1
、−・・のうちの1つのレジスタの出力データが、R2
−1,R2−2,・・・のうち1つもしくは複数のレジ
スタへの伝送が実現した事になる。次にPチャネルトラ
ンジスタ101とNチャネルトランジスタ102が非導
通状態となっている期間に、R2−1,R2−2,・・
・のうちいずれか1つのレジスタが、BUS2に、BU
S2をプリチャージすることによりデータの出力を行な
うとき、この期間SW1が“′H”であったならば、N
チャネルトランジスタ106が導通状態となり、Nチャ
ネルトランジスタ107もBUS2の“H”データによ
り導通状態となり、BUS 1がディスチャージされる
。即ち、BUS2の“HTlデータがBUS”1”に“
L″′′データて伝えられた事になり、レジスタR2−
1,R2−2,・・・のうちの1つのレジスタの出力デ
ータが、R1−1゜R1−2,・・・のうちの1−もし
くは複数のレジスタへの伝送が実現した事となる。
An embodiment of the present invention will be described below with reference to FIG. B.U.
Sl is a precharge type bus. Also, BUS
2 is a discharge type bus. When the φ1 signal is “H”, that is, when the 7th signal is “L It”, the P channel transistor 101 becomes conductive and BUS 1
is precharged to Vcc level, N-channel transistor 102 becomes conductive, and BUS2 is discharged to GND level. Next, the φ1 signal is “L”, that is,
During the period when the T signal becomes lHlj and the P channel transistor 101 and the N channel transistor 102 are non-conductive, any one of the registers R1-1, R1-2, . . . When outputting data by discharging BUSI,
If SW2 is "'L" during this period, the P-channel transistor 105 becomes conductive, the P-channel transistor 104 also becomes conductive due to the BUSI llL" data, and BUS2 is precharged. That is, B
The "L'" data of US1 is transmitted to BUS2 as "H" data, and registers R1-2 and R1-1
, -..., the output data of one register is R2
This means that transmission to one or more registers among -1, R2-2, . . . has been realized. Next, during the period when the P-channel transistor 101 and the N-channel transistor 102 are in a non-conducting state, R2-1, R2-2,...
・If any one of the registers is connected to BUS2, BU
When data is output by precharging S2, if SW1 is "'H" during this period, N
Channel transistor 106 becomes conductive, N-channel transistor 107 also becomes conductive due to the "H" data on BUS2, and BUS1 is discharged. In other words, "HTl data of BUS2 is transferred to BUS"1".
This means that the data is transmitted as L'''' data, and the register R2-
This means that the output data of one register among R1-1, R2-2, . . . is transmitted to one or more registers among R1-1, R1-2, .

また、レジスタR1−1,R1−2,・・・及びR2−
1,R2−2,・・・がBUSl及びBUS 2にデー
タを出力する期間、SWIを“L uにSW2をitH
”に保ち続ける事により、BUSlとBUS2の並列利
用が可能となる。
In addition, registers R1-1, R1-2, ... and R2-
1, R2-2, ... output data to BUS1 and BUS2, SWI is set to "L u" and SW2 is set to itH.
” By continuing to maintain it, BUS1 and BUS2 can be used in parallel.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、プリチャージタイプのバスとディスチ
ャージタイプのバスの接続制御ができるので、同一デジ
タルシステム内で、極性の違うバスの同時使用が可能と
なり、また、それらのバスの独立した並列利用も可能と
なる効果がある。
According to the present invention, it is possible to control the connection of precharge type buses and discharge type buses, so it is possible to use buses with different polarities simultaneously within the same digital system, and to use these buses independently and in parallel. It also has the effect of making it possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるバス制御方式を示す図、第2図は
従来技術によるバス制御方式を示す図である。 R1−4,R1−2,・・・、・・・“L”データをバ
スに出力するレジスタ、R2−1,R2−2,・・・。 ・・・パII”データをバスに出力するレジスタ。 101.104,105・・・Pチャネルトランジスタ
、102,106,107−Nチャネルトランジスタ、
103・・・本発明のバス利用方式に基づくバススイッ
チ回路。
FIG. 1 is a diagram showing a bus control method according to the present invention, and FIG. 2 is a diagram showing a bus control method according to the prior art. R1-4, R1-2, . . . , registers that output “L” data to the bus, R2-1, R2-2, . . . . A register that outputs "Pa II" data to the bus. 101.104, 105 . . . P channel transistor, 102, 106, 107 - N channel transistor,
103... Bus switch circuit based on the bus usage method of the present invention.

Claims (1)

【特許請求の範囲】[Claims] 1、プリチヤージタイプのバスとディスチャージタイプ
のバスとにおいて、プリチヤージタイプのバスはディス
チャージ手段を具備し、ディスチャージタイプのバスは
プリチヤージ手段を具備し、前記ディスチャージ手段に
よる前記プリチヤージタイプのバスのディスチャージ動
作は、前記ディスチャージタイプのバスのデータと1個
又は複数の制御線により制御され、前記プリチヤージ手
段による前記ディスチャージタイプのバスのプリチヤー
ジ動作は、前記プリチヤージタイプのバスのデータと1
個又は複数の制御線により制御され、前記プリチヤージ
タイプのバスとディスチャージタイプのバスの間で相互
にデータ伝送を可能とすることを特徴とするバス制御方
式。
1. Between a pre-charge type bus and a discharge type bus, the pre-charge type bus is equipped with a discharge means, the discharge type bus is equipped with a pre-charge means, and the pre-charge type bus is equipped with a pre-charge type bus by the discharge means. The discharge operation of the bus is controlled by the data of the discharge type bus and one or more control lines, and the precharge operation of the discharge type bus by the precharge means is controlled by the data of the precharge type bus and one or more control lines.
1. A bus control system, characterized in that the bus is controlled by one or more control lines, and enables mutual data transmission between the precharge type bus and the discharge type bus.
JP4955288A 1988-03-04 1988-03-04 Bus control system Pending JPH01224819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4955288A JPH01224819A (en) 1988-03-04 1988-03-04 Bus control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4955288A JPH01224819A (en) 1988-03-04 1988-03-04 Bus control system

Publications (1)

Publication Number Publication Date
JPH01224819A true JPH01224819A (en) 1989-09-07

Family

ID=12834358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4955288A Pending JPH01224819A (en) 1988-03-04 1988-03-04 Bus control system

Country Status (1)

Country Link
JP (1) JPH01224819A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689196A (en) * 1994-12-02 1997-11-18 U.S. Philips Corporation Circuit comprising a data communication bus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689196A (en) * 1994-12-02 1997-11-18 U.S. Philips Corporation Circuit comprising a data communication bus

Similar Documents

Publication Publication Date Title
DE69320503D1 (en) Three-state buffer for a system with double supply voltage
JPH04130770A (en) Semiconductor integrated circuit
JPH01224819A (en) Bus control system
JPH0260341A (en) Data transmission system
JPH04123217A (en) Switching circuit for state of external terminal
SE9502180D0 (en) Interference-free connection to a tedsmultiplex bus
US5225722A (en) Signal transmission circuit and signal transmission method
US7218147B2 (en) Input buffer and method of operating the same
JPH0432096A (en) Semiconductor memory
JP2735268B2 (en) LSI output buffer
JPS62266645A (en) Serial interface circuit
KR100365561B1 (en) Data transfer device with postcharge logic
JPH02101819A (en) Digital comparator
JPH02283123A (en) Semiconductor device
JPH04123519A (en) Output circuit
JP2782946B2 (en) Semiconductor integrated circuit
KR940005690B1 (en) Current mirror sense amplifier
KR100336556B1 (en) Clock delay control circuit
JPS61252707A (en) Latch circuit
JPS6330018A (en) Input and output buffer circuit
JP2582661Y2 (en) Bidirectional shift register
JPH04271516A (en) Semiconductor integrated circuit device
JPH05335926A (en) Output circuit with short-circuit protection
JPH07106932A (en) Bus output circuit
JPH05129914A (en) Logic circuit