JPH01221957A - System for protecting bit error of packet sequence number - Google Patents

System for protecting bit error of packet sequence number

Info

Publication number
JPH01221957A
JPH01221957A JP63045761A JP4576188A JPH01221957A JP H01221957 A JPH01221957 A JP H01221957A JP 63045761 A JP63045761 A JP 63045761A JP 4576188 A JP4576188 A JP 4576188A JP H01221957 A JPH01221957 A JP H01221957A
Authority
JP
Japan
Prior art keywords
packet
sequence number
code
bit error
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63045761A
Other languages
Japanese (ja)
Inventor
Takaaki Azuma
孝明 東
Satoru Fujii
悟 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63045761A priority Critical patent/JPH01221957A/en
Publication of JPH01221957A publication Critical patent/JPH01221957A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PURPOSE:To perform the bit error protection of a packet sequence number with simple circuit constitution by containing a sequence number code having an inter-code distance with respect to the packet sequence number in the packet of a packet switching system, and deciding a packet number corresponding to the number code. CONSTITUTION:When a voice packet 60 with the sequence number 0 is transmitted from the transmission origin packet switching unit of a system, it is inputted from a packet input terminal A to a shift register 10 via the transmission path of a switching network, and the sequence number code 50 of the packet 60 is sent from a signal line 100 to a ROM12 for bit error correction. When the ROM12 inputs 000 of the code 50, the address of the ROM12 set in advance is referred, and ROM data 0 corresponding to the address is outputted from a signal line 102 as the sequence number of the packet 60. The sequence number is compared with the one sent from a (m) bit counter 16 at a comparator 18 inputting the sequence number 0, and 0 or 1 synchronized with the sequence number of the packet 60 is outputted. Thereby, it is possible to protect the bit error of the packet sequence number with the simple circuit constitution.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はパケット交換システム、より具体的にはパケッ
ト交換網で伝送される音声パケットに有利に適用される
パケット順序番号のビット誤り保護方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a packet-switched system, and more particularly, to a bit error protection method for packet sequence numbers that is advantageously applied to voice packets transmitted in a packet-switched network. .

(従来の技術) 通常、パケット交換システムでは誤り制御を行ない、誤
りが生じた場合には再送処理が行なわれる。しかし、再
送処理を行なうとパケットに遅れが生じるため、実時間
性を重視するたとえば音声パケットの場合にはこの処理
を行なわない傾向にある。このため、音声パケットの順
序番号が伝送中にデータ化けしたときには、ビット誤り
保護方式を用いそのデータを修正するか、または何も行
なわなかった°。
(Prior Art) Normally, error control is performed in a packet switching system, and retransmission processing is performed when an error occurs. However, since retransmission processing causes a delay in packets, this processing tends not to be performed when real-time performance is important, for example, in the case of voice packets. Therefore, when the sequence number of a voice packet becomes garbled during transmission, the data is corrected using a bit error protection scheme or nothing is done.

従来のビット誤り保護方式としてFill:S(Fra
meCheck 5equence)方式がある。これ
は音声パケットの順序番号の後にFCSチエツクピット
を設け、このチエツクビットにより順序番号が正確に伝
送されたかどうかを判断するものである。そして、この
方式により音声パケットの順序番号が違っていると判断
されると、訂正回路で順序番号を訂正する。
Fill:S (Fra
There is a meCheck 5equence) method. This is to provide an FCS check pit after the sequence number of a voice packet, and use this check bit to determine whether or not the sequence number has been transmitted correctly. If this method determines that the sequence number of the voice packet is incorrect, the correction circuit corrects the sequence number.

(発明が解決しようとする課題) この従来方式では、 FCSチエツクピットによりパケ
ットの順序番号をチエツクするFCSチエツク回路と、
FCSチエツク回路の指示に従い順序番号を訂正する訂
正回路を必要とするため、実現する回路構成が複雑にな
るという欠点があった。
(Problems to be Solved by the Invention) This conventional method includes an FCS check circuit that checks the sequence number of a packet using an FCS check pit;
Since a correction circuit is required to correct the sequence number according to instructions from the FCS check circuit, there is a drawback that the circuit configuration to be realized becomes complex.

本発明はこのような従来技術の欠点を解消し、ビット誤
り保護を簡単な回路構成で実現可能な、パケット順序番
号のビット誤り保護方式を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a bit error protection method for packet sequence numbers that can overcome the drawbacks of the prior art and can realize bit error protection with a simple circuit configuration.

(課題を解決するための手段) 本発明は上述の課題を解決するために、パケット交換シ
ステムの交換網を伝送中にデータ化けしたパケットの順
序番号を補正するパケット順序番号のビット誤り保護方
式において、パケットは、パケットの順序番号に関連し
た所定の符号間距離を有する順序番号コードを含み、パ
ケット交換システムは、パケットより該パケットの順序
番号コードを取り出す抽出手段と、パケットの順序番号
コードによりパケットの順序番号を決定するビット誤り
保護手段とを有し、ビット誤り保護手段は、抽出手段で
抽出された順序番号コードから所定の符号間距離を除去
してパケットの順序番号を決定することにより、パケッ
トの順序番号コードがデータ化けしても、パケットの送
信時の順序番号が回復される。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides a bit error protection method for packet sequence numbers that corrects sequence numbers of packets whose data is garbled during transmission through a switching network of a packet switching system. , the packet includes a sequence number code having a predetermined inter-symbol distance related to the sequence number of the packet, and the packet switching system includes an extracting means for extracting the sequence number code of the packet from the packet, and a sequence number code of the packet according to the sequence number code of the packet. The bit error protection means determines the sequence number of the packet by removing a predetermined inter-symbol distance from the sequence number code extracted by the extraction means. Even if the sequence number code of a packet becomes garbled, the sequence number at the time of packet transmission is recovered.

(作 用) 本発明によれば、パケットが抽出手段に入力されると、
これによりパケットの順序番号コードが取り出され、ビ
ット誤り保護手段に送られる。順序番号コードがビット
誤り保護手段に送られると、ビット誤り保護手段は入力
した順序番号コードに対応する順序番号を決定し、これ
を出力する。
(Function) According to the present invention, when a packet is input to the extraction means,
This extracts the packet's sequence number code and sends it to the bit error protection means. When the sequence number code is sent to the bit error protection means, the bit error protection means determines the sequence number corresponding to the input sequence number code and outputs it.

(実施例) 次に添付図面を参照して本発明によるパケット順序番号
のビット誤り保護方式の実施例を詳細に説明する。
(Embodiment) Next, an embodiment of the packet sequence number bit error protection method according to the present invention will be described in detail with reference to the accompanying drawings.

第2図には本実施例における音声バケツ)80の構成例
が示されている。同図に示すように本実施例における音
声パケット80は、音声信号である情報部52の前にこ
のパケットの順序番号を示す順序番号コード50が付加
されている。順序番号コード50はmanビットで構成
され、mビットでパケット60の実際の順序番号を示し
、nビットはmビットで示された実際の順序番号のビッ
ト誤り検出に使用される。
FIG. 2 shows an example of the configuration of the audio bucket 80 in this embodiment. As shown in the figure, in the audio packet 80 of this embodiment, a sequence number code 50 indicating the sequence number of this packet is added before the information part 52 which is the audio signal. The sequence number code 50 consists of man bits, the m bits indicate the actual sequence number of the packet 60, and the n bits are used to detect bit errors in the actual sequence number indicated by the m bits.

第1図には、本発明によるパケット順序番号のビット誤
り保護方式を、音声パケットに適用したパケット交換シ
ステムの誤り保護回路の機能ブロック図が示されている
。なお、同図では本発明に直接関係のないたとえばパケ
ット分解/組立装置およびネットワークスイッチなどの
構成要素は図示されていない。
FIG. 1 shows a functional block diagram of an error protection circuit of a packet switching system in which the packet sequence number bit error protection method according to the present invention is applied to voice packets. Note that components not directly related to the present invention, such as a packet disassembly/assembly device and a network switch, are not shown in the figure.

シフトレジスタ10は音声パケット80より順序番号コ
ード50を取り出すレジスタである。シフトレジスタl
Oに入力された音声パケット60の順序番号コード50
は、シフトパルスに従って所定のビット位置までシフト
された時、並列に信号線100を介しビット誤り補正用
ROM !2に出力される。
The shift register 10 is a register for extracting the sequence number code 50 from the voice packet 80. shift register l
Sequence number code 50 of audio packet 60 input to O
When shifted to a predetermined bit position according to the shift pulse, the bit error correction ROM ! is sent in parallel via the signal line 100. 2 is output.

補正用ROW 12は、入力した順序番号コード50か
ら音声パケットBOの順序番号を出力する回路である。
The correction ROW 12 is a circuit that outputs the sequence number of the audio packet BO from the input sequence number code 50.

すなわち補正用ROM 12は、manビットのROM
アドレスを有し、それぞれのアドレスに対しmビットの
ROMデータが割り付けられている。そして補正用RO
M 12は、入力したm◆nビットの順序番号コード5
0で指定されるROMアドレスの記憶位置からROMデ
ータを音声パケット80の順序番号として信号線102
により出力する。この処理によりパケット80の順序番
号コード50が伝送中にデータ化けしても、正しい順序
番号が出力される。
In other words, the correction ROM 12 is a man bit ROM.
It has addresses, and m-bit ROM data is allocated to each address. And correction RO
M12 is the input m◆n bit sequence number code 5
The ROM data is transferred from the storage location of the ROM address specified by 0 to the signal line 102 as the sequence number of the audio packet 80.
Output by Through this processing, even if the sequence number code 50 of the packet 80 becomes garbled during transmission, a correct sequence number is output.

mビットカウンタ16は一連のパケット60の順序番号
を計数し、その結果を出力104を介し比較器18に出
力するカウンタである。比較器18は、カウンタ16の
出力104を、また補正用ROW 12の出力102を
信号線10Bを介し入力し、これらの出力値を比較する
比較器である。パケット交換網では、たとえば交換機ま
たは伝送路障害などによって網内でパケットが紛失した
り、また網内の輻幀状態によりパケットが廃棄されるこ
とがある。このためカウンタ16で一連のパケット60
の順序番号を計数し、比較器18で実際に送られてきた
パケット60の順序番号と比較することによって、パケ
ット60の紛失または廃棄があったかどうかを調べる。
The m-bit counter 16 is a counter that counts the sequence number of a series of packets 60 and outputs the result to the comparator 18 via an output 104. The comparator 18 is a comparator that receives the output 104 of the counter 16 and the output 102 of the correction ROW 12 via the signal line 10B, and compares these output values. In a packet-switched network, packets may be lost within the network due to, for example, a switch or transmission path failure, or packets may be discarded due to congestion within the network. Therefore, a series of packets 60
By counting the sequence number of the packet 60 and comparing it with the sequence number of the packet 60 actually sent by the comparator 18, it is determined whether the packet 60 has been lost or discarded.

比較器18は、カウンタ18および補正用ROM 12
より出力されたパケット順序番号の値が異なる場合には
パケット60がパケット網内で紛失または廃棄されたも
のとして欠損検出信号を出力する。
The comparator 18 includes a counter 18 and a correction ROM 12.
If the values of the output packet sequence numbers are different, it is determined that the packet 60 has been lost or discarded within the packet network, and a loss detection signal is output.

第3図には順序番号が「0」と「1」で示される実施例
のパケット60の順序番号および順序番号コード50の
対応図が示されている。順序番号が「0」と「1」の場
合には順序番号に用いるビット数mは1ビツトで足りる
。また、ビット数mが1ビツトの場合には、ビット誤り
検出ビットに用いるビット数nはその2倍の2ビツトと
なる。このため、順序番号コード50はm+nm3ビッ
トになる。順序番号が「0」の場合には、2ビツトのビ
ット誤り検出ビットも「00」となり番号コード50は
rooOJとなる。また順序番号が「1」のときには、
ビット誤り検出ビットが「11」 となり番号コード5
0はrill J となる。
FIG. 3 shows a correspondence diagram of the sequence number and sequence number code 50 of the packet 60 of the embodiment in which the sequence numbers are indicated by "0" and "1". When the sequence numbers are "0" and "1", 1 bit is sufficient as the number of bits m used for the sequence number. Further, when the number m of bits is 1 bit, the number n of bits used for bit error detection bits is twice that number, which is 2 bits. Therefore, the sequence number code 50 has m+nm3 bits. When the sequence number is "0", the two bit error detection bits are also "00" and the number code 50 is rooOJ. Also, when the sequence number is "1",
The bit error detection bit is “11” and the number code is 5.
0 becomes rill J.

第4図には、第3図に示した順序番号ニート50を用い
たときのビット誤り補正用ROM 12のROMアドレ
スおよびRO14データの対応図の実施例が示されてい
る。第4図に示すようにこの例では、順序番号コード5
0のビット誤り保護数を1ビツトとしたときのROMデ
ータが示されている。すなわち、3ビツトの順序番号コ
ード50のいずれか1ビツトが伝送中にデータ化けして
も、順序番号コードと等しいROMアドレスに対応する
 ROMデータをパケット60の順序番号とすることに
より、パケット60の発送時の実際の順序番号に修正す
ることができる。
FIG. 4 shows an example of a correspondence diagram of the ROM address of the bit error correction ROM 12 and the RO 14 data when the sequence number NEET 50 shown in FIG. 3 is used. In this example, as shown in Figure 4, the sequence number code is 5.
The ROM data is shown when the bit error protection number of 0 is set to 1 bit. That is, even if any one bit of the 3-bit sequence number code 50 becomes garbled during transmission, the sequence number of the packet 60 is set to the ROM data corresponding to the ROM address equal to the sequence number code. It can be modified to the actual order number at the time of shipment.

具体的には ROMアドレスが「000」、rooI 
J、rolo Jおよび「100」の場合にはROMデ
ータが「0」になり、rollJ、rlolJ、r’1
lOJおよびrlllJのときにはROMデータがrl
Jになる。このため、番号コード50がたとえば1ビツ
ト「0」から「1」にデータ化けしてrool J、r
olo JおよびrlooJになっても、roooJと
同様にROMデータがrQJになり、パケット80の発
送時の実際の順序番号に修正することができる。
Specifically, the ROM address is "000", rooI
In the case of J, rollo J and "100", the ROM data becomes "0", and rollJ, rlolJ, r'1
When lOJ and rllllJ, the ROM data is rl
Become J. For this reason, the number code 50 is garbled, for example, from 1 bit "0" to "1" and becomes rool J, r.
For olo J and rlooJ, the ROM data becomes rQJ, similar to roooJ, and can be corrected to the actual sequence number at the time the packet 80 was sent.

動作を説明する。パケット交換システムの送信元パケッ
ト交換機(図示せず)より順序番号がrOJのパケット
60が送信されると、このパケット80はパケット交換
網の伝送路を経由してパケット入力端子Aよりシフトレ
ジスタ10に入力される。シフトレジスタ10は、パケ
ット60を入力すると、このバケツ)130の順序番号
コード50を信号線100を介しビット誤り補正用RO
M 12に送る。
Explain the operation. When the packet 60 with the sequence number rOJ is transmitted from the source packet switch (not shown) of the packet switching system, this packet 80 is sent from the packet input terminal A to the shift register 10 via the transmission path of the packet switching network. is input. When the shift register 10 receives the packet 60, the sequence number code 50 of the packet 130 is sent to the bit error correction RO via the signal line 100.
Send to M12.

順序番号がrOJのパケット60は、送信時には順序番
号コード50がrooo Jに設定され送信元パケット
交換機より発送される。このため、伝送中に順序番号コ
ード50がデータ化けしなければ、誤り補正用ROM 
12はrooOJのコード50を入力する。誤り補正用
ROM 12がrooOJのコード50を入力すると、
あらかじめ設定されているROMアドレスを参照し、r
ooOJのROMアドレスに対応するROMデータ、す
なわち「0」を信号線102を介しパケット80の順序
番号として出力する。
At the time of transmission, the packet 60 with the sequence number rOJ has the sequence number code 50 set to rooo J and is sent from the source packet switch. Therefore, if the sequence number code 50 is not garbled during transmission, the error correction ROM
12 inputs the code 50 of rooOJ. When the error correction ROM 12 inputs the code 50 of rooOJ,
Refer to the preset ROM address, and
The ROM data corresponding to the ROM address of ooOJ, that is, "0", is output as the sequence number of the packet 80 via the signal line 102.

比較器18は、この順序番号rQJを信号線106を介
し入力すると、mビットカウンタ1Bより送られてくる
順序番号と比較する。バケツ)80の順序番号は本実施
例では、「O」または「1」のいずれかである。このた
めカウンタ1Bは1本実施例では送信元パケット交換機
より送信されたパケット60の順序番号に同期してrO
Jまたは「1」のいずれかを比較器18に出力する。比
較器18は誤り補正則ROM 12およびカウンタ16
より入力した数値を比較し、異なる場合にのみ欠損検出
信号を出力する。したがって、パケット6oが伝送中に
紛失または廃棄されても欠損検出信号が出力されるため
、パケット交換機はパケット60の紛失または廃棄を知
ることができる。
When the comparator 18 receives this sequence number rQJ via the signal line 106, it compares it with the sequence number sent from the m-bit counter 1B. In this embodiment, the sequence number of bucket) 80 is either "O" or "1". Therefore, in this embodiment, the counter 1B is rO
Either J or "1" is output to the comparator 18. Comparator 18 includes error correction law ROM 12 and counter 16
The input values are compared and a defect detection signal is output only if they are different. Therefore, even if packet 6o is lost or discarded during transmission, a loss detection signal is output, so that the packet switch can know that packet 60 is lost or discarded.

パケット60の順序番号コード50が伝送中に1ビツト
データ化けした場合、たとえばコード50のLSBがデ
ータ化けしてrool Jになったときでも、誤り補正
用ROM 12は、シフトレジスタlOよりrool 
Jのコード50を入カレ、rool JのROMアドレ
スに対応する「0」のROMデータを選択するため、前
述と同様に発送時と同じの順序番号を出力することがで
きる。
If one bit of the sequence number code 50 of the packet 60 becomes garbled during transmission, for example, when the LSB of code 50 becomes garbled and becomes rool J, the error correction ROM 12 will still
Since the code 50 of rool J is input and the ROM data of "0" corresponding to the ROM address of rool J is selected, the same sequence number as at the time of shipping can be output as described above.

送信元パケット交換機より順序番号が「0」のパケット
の次に順序番号がrlJの音声パケット60が送信され
ると、前述と同様にシフトレジスタ10で順序番号コー
ド50のみ取り出され、誤り補正用ROM 12に送ら
れる。番号コード50がデータ化けしていない場合には
、誤り補正用ROM 12は、rlllJの番号ニード
50を受信し、これに対応するrlJのROMデータを
順序番号として出力する。また、もし順序番号50のい
ずれか1ビツトがデータ化けして「0」になっても、 
ROMデータはlとなるため、送信時の順序番号を出力
することができる。
When the voice packet 60 with the sequence number rlJ is transmitted next to the packet with the sequence number "0" from the source packet switch, only the sequence number code 50 is taken out by the shift register 10 in the same way as described above, and the sequence number code 50 is taken out from the error correction ROM. Sent to 12th. If the number code 50 is not garbled, the error correction ROM 12 receives the number need 50 of rlllJ and outputs the corresponding ROM data of rlJ as a sequence number. Also, if any one bit of sequence number 50 becomes garbled and becomes "0",
Since the ROM data is 1, the sequence number at the time of transmission can be output.

第6図には従来の音声パケットの構成例が示されている
。同図に示すように従来の音声パケット80は、先頭に
mビットで構成される順序番号と、これに続いて順序番
号のデータ化けをチエツクす□る0ビツトで構成される
FCSチエツクピットが音声信号である情報部の前に付
加されている。第5図には従来技術によるビット誤り保
護方式を適用した機能ブロック図が示されている。同図
に示すように従来技術では、ビット誤り補正用ROM1
2の代わりに音声バケツ)80の順序番号が正しく伝送
されたかどうかをFCSチエツクピットにより確認する
FCSチエツク回路20と同回路20の指示に従って順
序番号を訂正する訂正回路22を必要とする。
FIG. 6 shows an example of the structure of a conventional voice packet. As shown in the figure, the conventional audio packet 80 has a sequence number consisting of m bits at the beginning, followed by an FCS check pit consisting of 0 bits to check for garbled data in the sequence number. It is added before the information section, which is a signal. FIG. 5 shows a functional block diagram to which a bit error protection method according to the prior art is applied. As shown in the figure, in the conventional technology, bit error correction ROM1
This requires an FCS check circuit 20 for checking whether the sequence number of voice bucket 80 (instead of voice bucket 2) has been correctly transmitted using the FCS check pit, and a correction circuit 22 for correcting the sequence number according to instructions from the circuit 20.

このため、回路構成が複雑になるという問題点があった
Therefore, there was a problem that the circuit configuration became complicated.

これに対して本実施例では、順序番号に適当な符号間距
離を有するコード、すなわち順序番号コード50を用い
、そのコード50をビット誤り補正用ROW 12のR
OMアドレスに対応させることにより、簡単な回路構成
でビット誤りを検出でき、ビット誤りを補正することが
できる。
On the other hand, in this embodiment, a code having an appropriate inter-symbol distance in the sequence number, that is, a sequence number code 50, is used, and the code 50 is used as the R of ROW 12 for bit error correction.
By making it correspond to the OM address, bit errors can be detected and corrected with a simple circuit configuration.

なお、本実施例では順序番号ビットが1ビツト、m=1
の場合を説明したが、勿論本発明はこれに限定されるも
のではなくmが自然数であれば適用可能である。たとえ
ばm=2の場合には、ビット誤り検出ビットがn=4と
なり、順序番号コード50が6ビツトで構成される。こ
のため、ROMアドレスも6ビツトとなり、64種類の
ROMアドレスを用いればビット誤りを検出、補正でき
る。同様に順序番号コード50がmanビットのときは
、 ROMアドレスもmanビットで構成され、2m+
1種類のROMアドレスを用いればビット誤りを検出、
補正可能である。さらに、本実施例では本発明が有利に
適用される比較的順序番号数の少ない音声パケットの例
で説明したが、勿論データパケットにも本発明が適用可
能である。
Note that in this embodiment, the sequence number bit is 1 bit, m=1
Although the case has been described, the present invention is of course not limited to this, and can be applied as long as m is a natural number. For example, when m=2, the bit error detection bit is n=4, and the sequence number code 50 is composed of 6 bits. Therefore, the ROM address is also 6 bits, and bit errors can be detected and corrected by using 64 types of ROM addresses. Similarly, when the sequence number code 50 is man bits, the ROM address also consists of man bits, and 2m+
Bit errors can be detected by using one type of ROM address,
Can be corrected. Further, in this embodiment, the present invention is advantageously applied to voice packets having a relatively small number of sequence numbers, but the present invention is of course applicable to data packets as well.

(発明の効果) このように本発明によれば、パケットの順序番号に適当
な符号間距離を有する順序番号コードを有する順序番号
コードを使用し、このコードに対応してパケットの順序
番号を決定する。このため、簡易な構成の回路によって
パケットの順序番号のビット誤り保護が行なえる。
(Effects of the Invention) According to the present invention, a sequence number code having a sequence number code having an appropriate inter-symbol distance is used for the sequence number of the packet, and the sequence number of the packet is determined in accordance with this code. do. Therefore, bit error protection for packet sequence numbers can be performed using a circuit with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるパケット順序番号のビット誤り保
護方式を音声パケットに適用したパケット交換機の誤り
保護回路の機能ブロック図。 第2図は、第1図の実施例の保護方式における音声パケ
ットの構成図、 第3図は1本実施例における順序番号およびこれに対応
する順序番号コードの一例を示した対応図。 第4図は、第3図に示した順序番号コードの場合のビッ
ト誤り補正用ROMのROMアドレスおよびROMデー
タの対応例を示したデータ構成図、第5図は従来技術に
よるパケット交換機の誤り保護回路の機能ブロック図、 第6図は、第5図の保護回路に適用される音声パケット
の構成図である。 主要部分の符号の説明 10、、、シフトレジスタ 12、、、ビット誤り補正用ROM IE1...mビットカウンタ 18、、、比較器 20、 、 、  FCSチエツク回路22、、、訂正
回路 50、、、順序番号コード 52、、、情報部 go、、、音声パケット へ失 五 ト ド ? 音声バ1ット涌へのア1ヒ4勿J 猫 2′ 起 ?11q庁着号コートhア]ヒ4列 第 31 放 従来の黴戸バグット項八4列 瑯  6  日 ヒ゛・ンヒ府W正頃ギiTi?o〆トテ一タの笑方とイ
列第  4−1
FIG. 1 is a functional block diagram of an error protection circuit of a packet switch in which the packet sequence number bit error protection method according to the present invention is applied to voice packets. 2 is a configuration diagram of a voice packet in the protection system of the embodiment shown in FIG. 1, and FIG. 3 is a correspondence diagram showing an example of sequence numbers and corresponding sequence number codes in this embodiment. Fig. 4 is a data configuration diagram showing an example of correspondence between the ROM address and ROM data of the bit error correction ROM in the case of the sequence number code shown in Fig. 3, and Fig. 5 shows error protection of the packet switch according to the prior art Functional Block Diagram of Circuit FIG. 6 is a configuration diagram of a voice packet applied to the protection circuit of FIG. 5. Explanation of symbols of main parts 10, Shift register 12, ROM IE1 for bit error correction. .. .. m-bit counter 18, comparator 20, FCS check circuit 22, correction circuit 50, sequence number code 52, information section go? A1 Hi 4 Naru J Cat 2' Wake up to the audio bat 1 button? 11q Office Arrival Court H A] Hi 4th Row 31 Broadcasting Conventional Koto Bagut Section 84th Row 6 Days Hi-Nhi-fu W Around the Time GiiTi? o〆Tote Ichita's smile and A row No. 4-1

Claims (1)

【特許請求の範囲】 パケット交換システムの交換網を伝送中にデータ化けし
たパケットの順序番号を補正するパケット順序番号のビ
ット誤り保護方式において、前記パケットは、該パケッ
トの順序番号に関連した所定の符号間距離を有する順序
番号コードを含み、 該パケット交換システムは、前記パケットより該パケッ
トの順序番号コードを取り出す抽出手段と、該パケット
の順序番号コードにより該パケットの順序番号を決定す
るビット誤り保護手段とを有し、 該ビット誤り保護手段は、前記抽出手段で抽出された前
記順序番号コードから前記所定の符号間距離を除去して
前記パケットの順序番号を決定することにより、前記パ
ケットの順序番号コードがデータ化けしても、該パケッ
トの送信時の順序番号が回復されることを特徴とするパ
ケット順序番号のビット誤り保護方式。
[Claims] In a packet sequence number bit error protection method for correcting the sequence number of a packet whose data is garbled during transmission through a switching network of a packet switching system, the packet has a predetermined sequence number associated with the sequence number of the packet. The packet switching system includes an extraction means for extracting a sequence number code of the packet from the packet, and a bit error protection for determining the sequence number of the packet based on the sequence number code of the packet. means, the bit error protection means determines the order of the packet by removing the predetermined inter-symbol distance from the order number code extracted by the extraction means and determining the order number of the packet. A bit error protection method for packet sequence numbers, characterized in that even if the number code becomes garbled, the sequence number at the time of transmission of the packet is recovered.
JP63045761A 1988-03-01 1988-03-01 System for protecting bit error of packet sequence number Pending JPH01221957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63045761A JPH01221957A (en) 1988-03-01 1988-03-01 System for protecting bit error of packet sequence number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63045761A JPH01221957A (en) 1988-03-01 1988-03-01 System for protecting bit error of packet sequence number

Publications (1)

Publication Number Publication Date
JPH01221957A true JPH01221957A (en) 1989-09-05

Family

ID=12728277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63045761A Pending JPH01221957A (en) 1988-03-01 1988-03-01 System for protecting bit error of packet sequence number

Country Status (1)

Country Link
JP (1) JPH01221957A (en)

Similar Documents

Publication Publication Date Title
US4809273A (en) Device for verifying operation of a checking code generator
US6643818B1 (en) Storing and using the history of data transmission errors to assure data integrity
US7516393B2 (en) System and method of error detection for unordered data delivery
KR100387005B1 (en) Reed-solomon decoding apparatus and method for controlling the same
KR930007928B1 (en) Error correcting method and device
JPH01221957A (en) System for protecting bit error of packet sequence number
JP5322433B2 (en) Error detection method and control system during data processing in processing system
JP3071482B2 (en) Error correction circuit of packet receiver
JPH0259660B2 (en)
JPH0113249B2 (en)
JPH02166848A (en) Signal transmitting system
JPH03147041A (en) Error correction system
JP3520308B2 (en) How to receive teletext data
JPH03288935A (en) Error correcting device for information processor
JP2000101447A (en) Device and method of error correction
JPH10117193A (en) Data transmission system
JP2900550B2 (en) Bit error detection and correction circuit
JP2728410B2 (en) Frame synchronizer
KR100246526B1 (en) Automatic detector for communication error and compensation system and method thereof
RU2152130C1 (en) Noise-immune decoder computer
JPH0425741B2 (en)
JPH0152939B2 (en)
JPH088508B2 (en) Code synchronization circuit
JPS6363927B2 (en)
JPH04369135A (en) Data transmission method