JPH01220431A - レーザ表面処理方法 - Google Patents

レーザ表面処理方法

Info

Publication number
JPH01220431A
JPH01220431A JP4430488A JP4430488A JPH01220431A JP H01220431 A JPH01220431 A JP H01220431A JP 4430488 A JP4430488 A JP 4430488A JP 4430488 A JP4430488 A JP 4430488A JP H01220431 A JPH01220431 A JP H01220431A
Authority
JP
Japan
Prior art keywords
thin film
temperature
laser
vessel
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4430488A
Other languages
English (en)
Inventor
Yoshitaka Kawada
義高 川田
Shuichi Ishida
修一 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4430488A priority Critical patent/JPH01220431A/ja
Publication of JPH01220431A publication Critical patent/JPH01220431A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はCV D (Chea+Ical Vapor
 Deposition)技術に係り、レーザを用いた
表面処理方法に関する。
(従来の技術) ウェハプロセスによって製造された半導体装置は、その
品質および歩留り向上が常に望まれている。歩留りを低
下させるものの一つに、形成された微細回路上の欠陥が
ある。この欠陥は不要箇所が除去されないために生じた
線間の短絡と、必要な箇所が除去されるために生じた線
の一部欠落の2種類がある。前者については余分な箇所
にレーザ光を照射して除去することが一般的に行われて
いる。後者についてもいわゆるレーザCVD技術を適用
して欠落部分に導体膜を形成して補修することが提案さ
れている。この技術に関連して、アプライド フィジッ
クス レターズ(Appl fedPhyslcs L
etters 4g(1B)、21 April 19
8B、p1051〜1053)には、レーザCVD技術
として原料ガスにトリイソブチルアルミニウム(T I
 BA)を用い、KrFエキシマレーザをマスクを通し
て250℃に保たれたシリコン基板上に照射し、アルミ
ニウム膜を形成する技術が紹介されている。また、この
レーザCVDで半導体ウェハ上に直接描画して所定のパ
ターンを得る技術も提案されている。
(発明が解決しようとする課題) 上記の補修にしても直接描画にしても、薄膜が成長する
温度の下でレーザ光を照射しているので、例えば補修の
場合、通常補修箇所は複数箇所あるので、最初の部分か
ら最終の部分に行くに従って時間的にずれ、薄膜の成長
時間に差が生じ、最初の部分側のパターン幅が成長し過
ぎ隣の線に接触してしまう問題があった。また、マスク
を用いて一度に照射する場合でも、基板のほぼ全面にマ
スクパターンを複数個形成するために、マスクは相対的
に移動されるので、上記照射における時間的な問題は残
っていた。このことは直接描画の場合でも同様な問題を
生じていた。本発明はこのような問題を解決するために
なされたもので、レーザ照射の時間差に関係なくパター
ンを均一に形成するレーザ表面処理方法を提供すること
を目的とする。
[発明の構成] (課題を解決するための手段と作用) 透光部を有した容器内に設置された基板を薄膜成長の核
が形成される温度内に保つ工程と、金属成分を含む原料
ガスを上記容器内に導入して上記温度に保たれた基板の
表面上に流すとともにレーザ光を上記透光部を通して基
板表面の複数箇所に照射してそれぞれに上記核を形成す
る工程と、上記レーザ光の照射を停止し上記原料ガスを
流しながら基板を薄膜成長する温度に所定時間加熱する
工程とを備えた構成としたもので、核形成温度と、薄膜
成長温度との2段階に別けたので、薄膜成長が同時に行
われる。
(実施例) 以下、実施例を示す図面に基づいて本発明を説明する 第1図は本発明を実施するための装置の一例で、気密容
器(1)(以下、単に容器)と、この容器(1)内にト
リイソブチルアルミニウム(TIBA)からなる原料ガ
ス(G)を供給する供給装置(2)と、容器(1)内の
ガスを排気する排気装置(3)と、容器(1)内に置か
れた基板である半導体ウニハク4)を加熱するヒータ(
5)と、上記半導体ウェハ(4)にレーザ光(6)を照
射するレーザ発振装置(7)とから構成されている。レ
ーザ発振装置(7)は紫外域の短波長光を放出するエキ
シマレーザ発振装置からなっている。容器(1)の上部
には透光部としてレーザ光(6)を通過させる透光窓(
8)が気密に設けられている。また、ヒータ(5)の近
傍にはセンサ(9)が取付けられていて、このセンサ(
9)からの検出信号を入力した制御器(lO)がヒータ
(9)の温度を調節するようにしている。さらに、容器
(1)には上記供給される原料ガス(G)を排気するた
めの排気管(11)が接続され、この排気管(ll)に
は吸収体(12)が備えられている。
上記の装置で次のように薄膜形成を行った。すなわち、
先ず、容器(1)内に半導体ウェハ(4)を置いた後、
容器(1)内をlO〜10  Torr程度に減圧し、
同時に加熱する。加熱温度は熱分解により薄膜成長する
温度より低い温度、具体的には半導体ウェハ(4)自体
が、180℃となるように設定される。
次に、原料ガス(G)を50cc/sinで容器(1)
内に供給して半導体ウェハ(4)の表面に流す。流され
た原料ガス(G)は排気管(11)から排気され、吸収
体(12)を経て人体に無害なものにされて外部に排気
される。この状態で第2図(a)に示すようにレーザ光
(8)を透光窓(8)から容器(1)内に導き、半導体
ウェハ(4)表面の設定された複数箇所にそれぞれレー
ザ光を照射する。なお、上記加熱温度は上記180℃を
上限として、下限は第3図の成膜実験から透光窓(8)
上に原料ガス(G)が結露する温度(約70℃)と設定
した。上記のレーザ照射で薄膜形成の下地となる核が形
成される。上記複数箇所へのレーザ照射後、第2図(b
)に示すように原料ガス(G)はそのまま流した状態で
、制御装置をして容器(1)を180℃以上に加熱し、
薄膜が成長する温度まで半導体ウェハ(4)自体を温度
上昇させて所定時間薄膜を成長させる。上記の薄膜成長
工程で必要な膜厚を形成した後、原料ガス(G)の供給
を止める。
なお、上記実施例では基板に半導体ウェハを適用したが
、これに限定されることなくガラス基板等地の基板を適
用してもよい。
[発明の効果] レーザ照射時の温度状態を薄膜成長が起きず核が生じる
比較的低い温度状態にしたので、温度を高めて薄膜成長
する過程でレーザ照射部が同時に薄膜成長し、レーザ照
射時間差による膜形成状態のばらつきがなくなった。ま
た、レーザ照射時の温度が低いために、レーザ光の透過
光量に影響を及ぼす透光窓への薄膜の付着が抑制された
。すなわち、基板(半導体ウェハ)温度と、透光窓上に
おけるレーザ光のエネルギ密度とを変化量として調べた
ところ、第4図に示す結果を得た。第4図から明らかな
ように、基板温度が低いと透光窓へ膜を付着させるエネ
ルギ密度は反比例的に高くなる。通常、透光窓への膜の
付着を抑制するために、透光窓上でのレーザ光のエネル
ギ密度を低くする対策をとっているが、本発明では特に
低くしなくてもよいので、上記のような対策は不要とな
り、生産管理が軽減された。
【図面の簡単な説明】
第1図は本発明を実施するための装置の一例を示す構成
図、第2図は本発明の一実施例を示す工程図、第3図は
基板温度とレーザ光のエネルギ密度を変化量として基板
上の成膜状態を示す図、第4図は同じく透光窓における
成膜状態を示す図である。 (1) ・・・気密容器 (2)・・・供給 (4)・・・半導体ウェハ(基板) (5)・φ・ヒータ (6)・・・レーザ光

Claims (1)

    【特許請求の範囲】
  1.  透光部を有した容器内に設置された基板を薄膜成長の
    核が形成される温度内に保つ工程と、金属成分を含む原
    料ガスを上記容器内に導入して上記温度に保たれた基板
    の表面上に流すとともにレーザ光を上記透光部を通して
    基板表面の複数箇所に照射してそれぞれに核を形成する
    工程と、上記レーザ光の照射を停止し上記原料ガスを流
    しながら基板を薄膜成長する温度に所定時間加熱する工
    程とを備えたことを特徴とするレーザ表面処理方法。
JP4430488A 1988-02-29 1988-02-29 レーザ表面処理方法 Pending JPH01220431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4430488A JPH01220431A (ja) 1988-02-29 1988-02-29 レーザ表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4430488A JPH01220431A (ja) 1988-02-29 1988-02-29 レーザ表面処理方法

Publications (1)

Publication Number Publication Date
JPH01220431A true JPH01220431A (ja) 1989-09-04

Family

ID=12687753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4430488A Pending JPH01220431A (ja) 1988-02-29 1988-02-29 レーザ表面処理方法

Country Status (1)

Country Link
JP (1) JPH01220431A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425392A (en) * 1993-05-26 1995-06-20 Micron Semiconductor, Inc. Method DRAM polycide rowline formation
US5716862A (en) * 1993-05-26 1998-02-10 Micron Technology, Inc. High performance PMOSFET using split-polysilicon CMOS process incorporating advanced stacked capacitior cells for fabricating multi-megabit DRAMS
US7677198B2 (en) * 2005-11-28 2010-03-16 Industrial Technology Research Institute Method and apparatus for growing a composite metal sulphide photocatalyst thin film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425392A (en) * 1993-05-26 1995-06-20 Micron Semiconductor, Inc. Method DRAM polycide rowline formation
US5716862A (en) * 1993-05-26 1998-02-10 Micron Technology, Inc. High performance PMOSFET using split-polysilicon CMOS process incorporating advanced stacked capacitior cells for fabricating multi-megabit DRAMS
US7677198B2 (en) * 2005-11-28 2010-03-16 Industrial Technology Research Institute Method and apparatus for growing a composite metal sulphide photocatalyst thin film

Similar Documents

Publication Publication Date Title
US7700376B2 (en) Edge temperature compensation in thermal processing particularly useful for SOI wafers
JPH0669027B2 (ja) 半導体ウエハの薄膜形成方法
JPS5959876A (ja) 光照射炉の運転方法
JPH01220431A (ja) レーザ表面処理方法
JPH08316185A (ja) 紫外線処理装置
JP2000173946A (ja) 基板熱処理方法および基板熱処理装置
JPS60189927A (ja) 気相反応容器
KR100278977B1 (ko) 레이저 장비
JPS60223112A (ja) 半導体熱処理装置
JP4094127B2 (ja) アモルファスシリコン製造装置
JPS60216549A (ja) 半導体装置の製造方法
JPS5892216A (ja) 半導体装置の製造方法
JPS63207125A (ja) 半導体素子の製造方法
JPH02307221A (ja) Cvd膜の成長方法
JPH0529232A (ja) 常圧気相成長装置
JPS6173324A (ja) 熱処理装置
JPS60253212A (ja) 気相成長装置
JPH0456447B2 (ja)
JPS61198733A (ja) 薄膜形成方法
JPH042118A (ja) Cvd膜の形成方法及び形成装置
JPH02221120A (ja) 超伝導薄膜の製造方法
JPS60164321A (ja) 半導体製造装置
JPH09102534A (ja) 真空成膜装置に於ける温度制御方法及び装置
JPS61196525A (ja) 半導体エピタキシヤル成長装置
JPH02216817A (ja) 基板処理方法