JPH01215031A - Resin-sealed pin grid array type semiconductor package - Google Patents

Resin-sealed pin grid array type semiconductor package

Info

Publication number
JPH01215031A
JPH01215031A JP3945888A JP3945888A JPH01215031A JP H01215031 A JPH01215031 A JP H01215031A JP 3945888 A JP3945888 A JP 3945888A JP 3945888 A JP3945888 A JP 3945888A JP H01215031 A JPH01215031 A JP H01215031A
Authority
JP
Japan
Prior art keywords
resin
carrier tape
conductor wiring
pellet
grid array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3945888A
Other languages
Japanese (ja)
Inventor
Seiichi Ichihara
誠一 市原
Tomoko Tono
朋子 東野
Kumiko Okano
岡野 久美子
Yasuhisa Hagiwara
靖久 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP3945888A priority Critical patent/JPH01215031A/en
Publication of JPH01215031A publication Critical patent/JPH01215031A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To decrease the number of processes, and to reduce cost by incorporating a semiconductor pellet into a carrier tape while drooping ly providing the tape with a pin, introducing an assembly to a molding die and transfer-molding and resin-sealing the assembly. CONSTITUTION:A conductor foil is stuck onto a carrier tape 2, a conductor wiring 3 is formed through etching working, and through-holes for droopingly providing pins 4 for external connection are bored to the conductor wiring 3 and the carrier tape 2. Conductive resin adhesives 5 are applied to a pellet fixing section on the carrier tape 2 and the joining sections of the conductor wiring 3 and the pins 4 for external connection, and a pellet 6 is fixed onto the surface of the carrier tape 2 while the pins 4 for external connection are inserted in the downward direction in the through-holes, and fastened to the conductor wiring 3. The pellet 6 and the conductor wiring 3 are connected electrically by wires 7 for connectors, and an assembly is admitted into a molding die, transfer molded, and resin-sealed by a resin seal section 8.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は樹脂封止のピング17ツドアレイ型半導体パッ
ケージに関し、特に、テープに外部接続用ピンを垂設し
、トランスファモールドしたピングリッドアレイ型半導
体プラスチックパッケージに関する。 〔従来の技術〕 バックージ本体より、プリント基板などの実装用基板と
の接合用リードであるアワターリードを垂直に出した半
導体パッケージ(以下、単にパッケージという)は、プ
ラグインラインパッケージとかピングリッドアレイ型パ
ッケージとか称されている。 当該パッケージでは、上記アクタ−リードを基盤目様に
多数配設するので、当該リードの本数が多いときに有利
である。 当該パッケージのパッケージベース(i&)Kはセラミ
ック基板が使用されていたか、高価につくので、ガラス
エボ苛シ基板などの樹脂基板を使用し、ボッティングに
より樹脂封止を行うことが提案されている。 ソノ樹脂封止のピングリッドアレイ型パッケージの製造
は、一般に次のよ5にして行われている。 すなわち、ガラスエポキシ基板の両面に導体箔(Cu箔
)を張付けし、半導体ペレット搭載用のザーグリ(溝)
を設けるとともに外部接続用リード(ピン)立設用の穴
を明け、Cu箔をエツチングして導体配線を形成し、ン
ルダーレジストを塗布し、メツキし、切断を行ない、ピ
ンを立設し、ポツティング枠(ダム)を接合し、半導体
ペレットを接合し、コネクタ用ワイヤによりカラスエポ
キシ基板表面の導体配線と半導体ペレットとをワイヤボ
ンディングし、上記ダムの内部にボッティング用レジン
をポツティングして、樹脂封止を行ってなる。 なお、当該樹脂封止のピングリッドアレイ型パッケージ
につい
[Industrial Application Field] The present invention relates to a resin-sealed pin grid array type semiconductor package, and more particularly to a pin grid array type semiconductor plastic package in which external connection pins are vertically disposed on a tape and transfer molded. [Prior art] Semiconductor packages (hereinafter simply referred to as packages) in which outer leads, which are leads for connection with a mounting board such as a printed circuit board, extend vertically from the backboard body are called plug-in line packages or pin grid array packages. It is called. In this package, a large number of the above-mentioned actor leads are arranged in the same manner as the base, so it is advantageous when the number of the leads is large. Since the package base (i&)K of the package used was a ceramic substrate or was expensive, it has been proposed to use a resin substrate such as a glass embossed caustic substrate and perform resin sealing by botting. Manufacturing of a pin grid array type package sealed with resin is generally performed as follows. That is, conductive foil (Cu foil) is pasted on both sides of a glass epoxy substrate, and a counterbore (groove) for mounting semiconductor pellets is formed.
At the same time, holes were made for external connection leads (pins) to be erected, Cu foil was etched to form conductor wiring, a resist was applied, plated, and cut, and the pins were erected. The potting frame (dam) is joined, the semiconductor pellet is joined, the conductor wiring on the surface of the glass epoxy board and the semiconductor pellet are wire-bonded using a connector wire, the resin for potting is potted inside the dam, and the resin is bonded. It will be sealed. Regarding the resin-sealed pin grid array type package,

【述べた文献の例としては、Mc−Gr aw−
1旧目 Book  Company  Japan1
983年発行のrVLSI  TECHNOLOGYJ
p:5F72〜573があげられる。 〔発明が解決しようとする課題〕 上記のようにして、ガラスエポキシ基板を用い、ボッテ
ィングによる樹脂封止を行なうことにより、セラミック
基板を用いた気密封止のパッケージよりも低価格のパッ
ケージを得ることができるが、以前として高価なものに
ついている。 これは、上記のように、ボッティング枠を設けるなど工
程数が多く、また、材料費が高いものにつき、さらに樹
脂封止の自動化がなかなか図りづらいなどに基因してお
り、パッケージの加工費が未だ高いものにつ(からであ
る。 本発明は工slaを低減し、価格の安い樹脂封止のピン
グリッドアレイ型パッケージを提供することを目的とす
る。 本発明の前記ならびにそのほかの目的と新規な特徴は、
不明細書の記述および添付図面からあきらかになるであ
ろう。 〔課題を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。 不発明では、送り用のスプロケットホールなもつキャリ
アテープに半導体ペレットを組込みするとともに、当該
テープにピンを垂設し、モールド金型に当該組立品を入
tて、トランスファモールドして樹脂封止を行って成る
。 〔作用〕 このように、主要工程として、キャリアテープにピンを
立設し、TAB(Tape AutomatedBon
ding)方式にて半導体ペレット(以下単にペレット
という)を組込みし、次いで、トランスファモールドす
ればよいので、ポツティング枠の接合などを要せず、工
程数が低減され、材料費も安くなり、また、TAB方式
による自動化やトランスファモールドによる工程の自動
化が図られるので、全体としてコストの安い樹脂封止の
ピングリッドアレイ型パッケージを得ることができる。 〔実施例〕 次に、本発明の実施例を図面に基づいて説明する。 第1図に本発明によるパッケージの一実施例断面図を示
す。 当該パッケージ1は、例えば、次のようにして製造され
る。 キャリアテープ2上に導体箔を貼着し、エツチング加工
して導体配置!j13を形成する。導体配@3およびキ
ャリアテープ2には上下に貫通する外部接続用ピン4を
垂設するための貫通孔を孔設しておく。キャリアテープ
2よのペレット固定部および導体配置1113と外部接
続用ピン4との接合部に、金属粉を含む導電性樹脂接着
剤5をI!!布し、ペレット6をキャリアテープ2fi
面に固着するとともに外部接続用ピン4を前記貫通孔を
下方向に挿通し、導体配置3に固着させる。次いで、コ
ネクタ用ワイヤ7により、ペレット6と導体配#3とを
電気的に接続する。当該ワイヤボンディング後に、モー
ルド金型内に、当該組立品を入れ、トランスファモール
ドを行ない、ペレット6やコネクタ用ワイヤ7や外部接
続用ピン4と導体配置13との接合部周辺を、樹脂封止
部8により樹脂封止する。 最後に、キャリアテープ2より打抜きする。 第2図は本発明の他の実施例を示すパッケージの断面図
である。 当該パッケージ9は、TAB方式を利用している。キャ
リアテープ2の中央部にはデバイスホー^10をパンチ
ングしである。 第3図には当該キャリアテープ2の平面図を示す。キャ
リアテープ2の両端部には送り(位置合ゼ)用のスプロ
ケットホール11がパンチングされている。 なお、第1図に示すキャリアテープ2でも同様のスゲロ
ケットホールかパンチングされている。 第2図および第3図に示すように、デバイスホール10
には、導体配Itj13の先端部が突出している。 導体配線3の形成は前記と同様に行われ、また、同様に
外部接続用ビ/4を垂設するための貫通孔】2が設けら
tている。 当該貫通孔12に外部接続用ピン4を挿通し、図示のよ
うに、上方向に当該ピン4を垂設する。 当該ピン4は、前記と同様に導体配線3と導電性樹脂接
着剤5により固着される。 キャリアテープ2のデバイスホール10内において、ペ
レット6を接合する。ペレット6には、例えばAuバン
プよりなる突起電極13が設けられており、TAB万式
におけるギヤングポンディングにより、ペレット6を導
体配lI3の先端部に接合する。 次いで、当該組立品をモールド金型に入れて、トランス
ファモールドを行ない、樹脂封止を行なう6 当該実施例では、デバイスホール10にモ樹脂が流動し
、樹脂封止部14の一部を構成している。 上記ギヤリアテープ2は、例えば、樹脂フィルムを適宜
幅にスリットしてなる帯状テープにより構成される。 導体配II!I3は、例えば、Cu配麿により構成され
る。 外部接綬用ピンは、例えば金属により構成さnる。 金属粉を含む導電性樹脂接着剤5は、例えはいわゆるA
gペーストと称されるものにより構成される。 コネクタ用ワイヤ7は、例えばAgMJPAJ線により
構成される。 ペレット6は、例えばシリコン単結晶基板から成り、周
知の技術によってこのペレット(チップ)円には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えはMOS)ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。 本発明によればピン4付きのキャリアテープ2を用い、
トランスファモールドにより樹脂封止部8.14を形成
することにより、樹脂封止のピングリッドアレイ型パッ
ケージ1,9を得ることができるので、従来に比して工
程数か短くして当該パッケージを得ることができ、また
、ポツティング方式によらない自動化が可能なトランス
ファモールド方式による樹脂封止が可能なので、全体と
してコストの安い当該パッケージを得ることができた。 また、キャリアテープ2を、用い連続的なペレット6の
組込みを可能とした。 以上不発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。 〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。 不発明によれば従来に比してコストの低減された樹脂封
止のピングリッドアレイ型半導体パッケージを得ること
ができた。
[Examples of the literature mentioned include Mc-Graw-
1st Old Book Company Japan1
rVLSI TECHNOLOGYJ published in 1983
Examples include p:5F72-573. [Problem to be solved by the invention] As described above, by using a glass epoxy substrate and performing resin sealing by botting, a package is obtained that is lower in price than a hermetically sealed package using a ceramic substrate. You can, but it's still expensive. This is due to the fact that, as mentioned above, there are many steps such as installing a botting frame, the material costs are high, and it is difficult to automate the resin sealing process, resulting in lower package processing costs. This is because the present invention is still expensive.An object of the present invention is to reduce labor costs and provide an inexpensive resin-sealed pin grid array type package. The characteristics are
This will become clear from the description in the unclear specification and the attached drawings. [Means for Solving the Problems] A brief overview of typical inventions disclosed in this application is as follows. In the present invention, semiconductor pellets are incorporated into a carrier tape that has a sprocket hole for feeding, pins are provided vertically on the tape, the assembled product is placed in a mold, and the assembly is transfer-molded and resin-sealed. Go and become. [Function] As described above, the main process is to set pins upright on the carrier tape and use TAB (Tape Automated Bones).
Semiconductor pellets (hereinafter simply referred to as pellets) can be incorporated using the ding method and then transfer molded, so there is no need to join potting frames, the number of steps is reduced, and material costs are reduced. Since the process can be automated by the TAB method or by transfer molding, it is possible to obtain a resin-sealed pin grid array type package that is inexpensive overall. [Example] Next, an example of the present invention will be described based on the drawings. FIG. 1 shows a sectional view of an embodiment of a package according to the present invention. The package 1 is manufactured, for example, as follows. Attach conductor foil to carrier tape 2 and perform etching to arrange the conductor! form j13. The conductor arrangement @3 and the carrier tape 2 are provided with through holes for vertically penetrating external connection pins 4. A conductive resin adhesive 5 containing metal powder is applied to the pellet fixing part of the carrier tape 2 and the joint part between the conductor arrangement 1113 and the external connection pin 4. ! cloth and pellet 6 with carrier tape 2fi.
At the same time, the external connection pin 4 is inserted downward through the through hole and fixed to the conductor arrangement 3. Next, the pellet 6 and the conductor arrangement #3 are electrically connected using the connector wire 7. After the wire bonding, the assembled product is placed in a molding die, transfer molding is performed, and the area around the joint between the pellet 6, the connector wire 7, the external connection pin 4, and the conductor arrangement 13 is sealed with resin. 8 to seal with resin. Finally, the carrier tape 2 is punched out. FIG. 2 is a sectional view of a package showing another embodiment of the present invention. The package 9 uses the TAB method. A device hole 10 is punched in the center of the carrier tape 2. FIG. 3 shows a plan view of the carrier tape 2. As shown in FIG. Sprocket holes 11 for feeding (alignment) are punched at both ends of the carrier tape 2. Note that the carrier tape 2 shown in FIG. 1 is also punched with similar sedge rocket holes. As shown in FIGS. 2 and 3, the device hole 10
The tip of the conductor arrangement Itj13 protrudes. The conductor wiring 3 is formed in the same manner as described above, and similarly, a through hole 2 for vertically installing an external connection via 4 is provided. The external connection pin 4 is inserted into the through hole 12, and the pin 4 is vertically provided upward as shown in the figure. The pin 4 is fixed to the conductor wiring 3 with the conductive resin adhesive 5 in the same manner as described above. The pellets 6 are joined within the device holes 10 of the carrier tape 2. The pellet 6 is provided with a protruding electrode 13 made of, for example, an Au bump, and the pellet 6 is bonded to the tip of the conductor arrangement II3 by Guyang bonding in TAB. Next, the assembled product is placed in a mold, transfer molded, and resin-sealed.6 In this embodiment, the resin flows into the device hole 10 and forms part of the resin-sealed part 14. ing. The gear rear tape 2 is, for example, a band-shaped tape formed by slitting a resin film to an appropriate width. Conductor layout II! I3 is composed of, for example, Cu metal. The external connecting pin is made of metal, for example. The conductive resin adhesive 5 containing metal powder is, for example, a so-called A
It is composed of something called g-paste. The connector wire 7 is made of, for example, an AgMJPAJ wire. The pellet 6 is made of, for example, a silicon single crystal substrate, and a large number of circuit elements are formed on this pellet (chip) circle using a well-known technique to provide one circuit function. A specific example of a circuit element is a transistor (MOS), for example, and these circuit elements form, for example, a logic circuit and a memory circuit function. According to the present invention, a carrier tape 2 with pins 4 is used,
By forming the resin-sealed portions 8 and 14 by transfer molding, the resin-sealed pin grid array type packages 1 and 9 can be obtained, so the number of steps is shorter than in the past to obtain the packages. In addition, resin sealing can be performed by a transfer molding method that can be automated without using a potting method, making it possible to obtain the package at a low cost overall. Furthermore, the use of the carrier tape 2 made it possible to incorporate the pellets 6 continuously. The invention made by the non-inventor has been specifically explained based on the examples above, but it goes without saying that the present invention is not limited to the above examples and can be modified in various ways without departing from the gist thereof. Nor. [Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below. According to the invention, it was possible to obtain a resin-sealed pin grid array type semiconductor package whose cost was reduced compared to the conventional one.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すパッケージの断面図、 第2図は本発明の他の実施例を示すパッケージの断面図
、 第3図は樹脂モールド前パッケージテープの平面図であ
る。 l・・・パッケージ、2・・・キャリアテープ、3・・
・導体配珈、4・・・外部接続用ピン、5・・・Agペ
ースト、6・・・半導体ペレット、7・・・コネクタ用
ワイヤ、8・・・樹脂封止部、9・・・パッケージ、1
0・・・デバイスホール、11・・・スズロケットホー
ル、12・・・貫通孔、13・・・突起電極、14・・
・樹脂鍔止部。 第  1 図 第  2  図 デ
FIG. 1 is a sectional view of a package showing an embodiment of the invention, FIG. 2 is a sectional view of a package showing another embodiment of the invention, and FIG. 3 is a plan view of the package tape before resin molding. l...Package, 2...Carrier tape, 3...
・Conductor arrangement, 4... External connection pin, 5... Ag paste, 6... Semiconductor pellet, 7... Wire for connector, 8... Resin sealing part, 9... Package ,1
0...Device hole, 11...Tin rocket hole, 12...Through hole, 13...Protruding electrode, 14...
・Resin flange part. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】 1、送り用のスプロケットホールを有するとともに導体
配線を有するキャリアテープに外部接続用ピンを垂設す
るとともに半導体ペレットを接合し、トランスファモー
ルドによる樹脂封止を行って成る樹脂封止のピングリッ
ドアレイ型半導体パッケージ。 2、樹脂封止のピングリッドアレイ型半導体パッケージ
が、導体配線と半導体ペレットとをコネクタ用ワイヤに
よりワイヤボンディングして成る、特許請求の範囲第1
項記載の樹脂封止のピングリッドアレイ型半導体パッケ
ージ。
[Claims] 1. Resin sealing made by attaching external connection pins to a carrier tape having sprocket holes for feeding and conductor wiring, bonding semiconductor pellets, and performing resin sealing by transfer molding. Pin grid array type semiconductor package. 2. Claim 1, wherein the resin-sealed pin grid array type semiconductor package is formed by wire-bonding conductor wiring and semiconductor pellets using connector wires.
A resin-sealed pin grid array type semiconductor package as described in 2.
JP3945888A 1988-02-24 1988-02-24 Resin-sealed pin grid array type semiconductor package Pending JPH01215031A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3945888A JPH01215031A (en) 1988-02-24 1988-02-24 Resin-sealed pin grid array type semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3945888A JPH01215031A (en) 1988-02-24 1988-02-24 Resin-sealed pin grid array type semiconductor package

Publications (1)

Publication Number Publication Date
JPH01215031A true JPH01215031A (en) 1989-08-29

Family

ID=12553600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3945888A Pending JPH01215031A (en) 1988-02-24 1988-02-24 Resin-sealed pin grid array type semiconductor package

Country Status (1)

Country Link
JP (1) JPH01215031A (en)

Similar Documents

Publication Publication Date Title
JP4917112B2 (en) Semiconductor device
JP2972096B2 (en) Resin-sealed semiconductor device
KR20050118665A (en) Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same
JP3837215B2 (en) Individual semiconductor device and manufacturing method thereof
JP3470111B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2852178B2 (en) Film carrier tape
JPS60167454A (en) Semiconductor device
JP2002198482A (en) Semiconductor device and manufacturing method thereof
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US20090004782A1 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JPH01215031A (en) Resin-sealed pin grid array type semiconductor package
JP3466354B2 (en) Semiconductor device
JP4764608B2 (en) Semiconductor device
JPS63104457A (en) Lead frame
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP2635722B2 (en) Lead frame and manufacturing method thereof
JPH0366150A (en) Semiconductor integrated circuit device
JP2001077136A (en) Manufacture of plastic molded semiconductor device
JPH1197472A (en) Semiconductor device and its manufacture
JPS59155160A (en) Resin seal type electronic part utilizing lead frame
KR950010866B1 (en) Surface mounting type semiconductor package
JPH08316397A (en) Semiconductor device and its manufacture
JPS6173353A (en) Semiconductor device
US20030037947A1 (en) Chip scale package with a small surface mounting area
JP2003007953A (en) Resin-sealing semiconductor device and manufacturing method therefor