JPH01209340A - 材料試験機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、材料試験機において、試験条件およびデー
タ処理方法を適宜に切り換えるとともに、材料試験によ
って得られたデータを保存する技術に関する。

Ｂ、従来技術 一般材料の材料試験の分野では、各種材料により、また
採取するデータの種類により様々な試験方法がある。し
たがって、その試験方法に応じた試験条件およびデータ
処理方法をその都度材料試験機に設定する必要がある。

試験方法の種類としては、単純バッチ試験、低サイクル
疲労試験、高サイクル疲労試験、曲げ試験、き裂進展試
験、静的負荷試験、弾塑性破壊靭性試験等があり、材料
の降伏点、ヤング率、最大応力、応カー歪み特性やき裂
伝搬速度、ＫＩＣ値。

ＪＩＣ値などのデータを採取する。

電気・油圧式の材料試験機の試験条件には、ＰＩＤ制御
の各定数、負荷荷重信号の波形、振幅。

平均値、荷重検出アンプのレンジなどがある。

また、ネジ棹弐の材料試験機の試験条件には、荷重負荷
速度、荷重負荷方向、荷重検出アンプのレンジ、レコー
ダのチャート速度、繰り返し負荷の場合の負荷荷重信号
の最大値、最小値などがある。

データ処理方法には、データのサンプリング方法、サン
プリングデータの演算方法、デイスプレィでの表示方法
、プリンタの印字方法等がある。

以上のように試験方法ごとに異なった試験条件およびデ
ータ処理方法を設定する作業は非常に面倒である。特に
、１台の材料試験機で各種材料の品質管理を目的として
頻繁に試験する場合には、試験条件およびデータ処理方
法の設定のために大変な時間を必要とし、作業性が悪い
だけでな（、設定ミスを発生するおそれが多分にある。

そこで、試験プログラムの設定を簡素化するために、従
来、次のような方式で対処してきた。

■　その−うば、フロッピーディスクに幾種類かの試験
プログラムを記憶させておき、必要に応じて試験プログ
ラムを選択してロードするという方式である。

■　他の一つは、材料試験機におけるシステム内のＣＭ
Ｏ３−ＲＡＭ　（バッテリーバックアップ付き）に試験
プログラムを１つ以上もたせる方式Ｃ６発明が解決しよ
うとする課題 しかしながら、前記■、■の各方式にはそれぞれ次のよ
うな問題点がある。

■のフロッピーディスク方式の場合、フロッピーディス
クドライバを必要とするために高価でコスト的に不利で
ある。その上、操作が容易でない、アクセスタイムが長
い、フロッピーディスクは取り扱いに注意を要する等の
問題がある。

また、■のシステム内ＲＡＭ方式の場合、その記憶容量
から試験プログラムの数に限界がある。

また、複数の試験プログラムの中から１つを選択する操
作に際しては、デイスプレィを見ながらのキー操作が繁
雑になりがちである。また、デイスプレィや割り込みの
プログラムのボリュームが大きくなってシステムプログ
ラム全体の負担も大きい上に、プログラムの実行時間が
長（なる。

さらに、何らかの原因でマイクロプロセッサが暴走を起
こしたときには、記憶していたすべての試験プログラム
が破壊されてしまい、信転性の点で問題がある。

このような問題は、試験プログラムのみらず、材料試験
によって得られた試験データを保存する場合についても
当てはまる。

この発明は、このような事情に鑑みてなされたものであ
って、試験プログラム（試験条件およびデータ処理方法
）を種々に切り換えるに当たり、さらには、材料試験に
よって得られた試験データを格納あるいは読み出すに当
たり、コスト面、操作面で有利で、高速アクセスが可能
であり、信顧性も高い材料試験機を提供することを目的
とする。

００課題を解決するための手段 この発明は、上記問題点を解決するために次のような構
成を備えている。

即ち、この発明に係る第１の材料試験機は、読み込んだ
プログラムに従って試験機各部を制御するマイクロプロ
セッサと、試験条件およびデータ処理方法についての基
本プログラムと材料試験によって得られた試験データを
それぞれ格納し前記マイクロプロセッサに接続されたシ
ステム内メモリと、試験条件およびデータ処理方法につ
いての専用プログラムと材料試験によって得られた試験
データをそれぞれ格納し前記マイクロプロセッサに対し
て接続分離自在かつ交換可能な半導体メモリモジュール
と、前記半導体メモリモジュールに格納されている内容
を前記システム内メモリにロードするように前記マイク
ロプロセッサに指令するロード指令手段と、前記システ
ム内メモリに格納されている内容を前記半導体メモリモ
ジエールにコピーするように前記マイクロプロセッサに
指令するコピー指令手段とを備えている。

また、この発明に係る第２の材料試験機は、前記第１の
材料試験機において、ロード指令手段およびコピー指令
手段に代えて、マイクロプロセッサにシステム内メモリ
の基本プログラムを実行させる状態と半導体メモリモジ
ュールの専用プログラムを実行させる状態とを切り換え
るプログラム選択手段とを備えている。

Ｅ９作用 第１の材料試験機は、マイクロプロセッサがシステム内
メモリにのみアクセスすることができ、半導体メモリモ
ジエールは補助記憶として使用されるシステムに適用さ
れる。

即ち、半導体メモリモジュールに格納された試験条件、
データ処理方法は、ロード指令手段によって、システム
内メモリにロードされ、それらの条件にしたがって試験
機各部がセットされて材料試験が行われる。

システム内メモリの内容を半導体メモリモジュールに格
納する場合には、コピー指令手段によって、システム内
メモリの内容、例えば新たな試験条件や試験データが半
導体メモリモジュールに格納される。

一方、第２の材料試験機は、マイクロプロセッサがシス
テム内メモリおよび半導体メモリモジュールの両方にア
クセスすることができるシステムに適用される。

即ち、半導体メモリモジュールに格納された試験条件、
データ処理方法を使用する場合には、プログラム選択手
段で半導体メモリモジュールを選択することにより、半
導体メモリモジュールに格納された専用プログラムにし
たがって試験機各部がセットされて材料試験が行われる
。

また、新たな試験条件や試験データなどを半導体メモリ
モジュールに格納する場合には、プログラム選択手段か
らの指令に基づき、マイクロプロセッサが半導体メモリ
モジュールを直接アクセスすることによって、その内容
が書き換えられる。

Ｆ、実施例 以下、この発明に係る第１の材料試験機の実施例を図面
に基づいて説明する。

第１図は、この発明の実施例に係る材料試験機の要部の
ブロック図を示している。

同図において、１はマイクロコンピュータにおけるマイ
クロプロセッサ（ＣＰＵ）、２はシステムプログラムな
どを格納したＲＯＭ（リードオンリメモリ）、３は試験
条件およびデータ処理方法に関する基本プログラムと、
材料試験によって得られた試験データを格納するＲＡＭ
　（ランダムアクセスメモリ）である。なお、ＥｌはＲ
ＡＭ３のバックアップ用バッテリーである。ＲＡＭ３は
発明の構成にいうシステム内メモリに相当する。

４は試験機本体とマイクロプロセッサ１との・間で信号
の授受を行うインターフェイス、５はＣＲＴや液晶表示
装置などのデイスプレィ、６はキーボード、７はプリン
タやプロッタなどのレコーダである。

８は専用プログラム（試験条件およびデータ処理方法）
を格納するとともに、材料試験によって得られた試験デ
ータを格納する半導体メモリモジュールであって、この
半導体メモリモジュール８はマイクロプロセッサｌに対
して接続分離自在かつ交換可能に構成されている。

このような半導体メモリモジュール８は複数個用意され
ており、バックアップ用バッテリー付きのＣＭＯＳ−Ｒ
ＡＭを内蔵したコンパクトなパッケージに構成され、そ
のパッケージには格納している専用プログラムおよび試
験データが何についてのものであるのかを表すラベルが
貼られている。

半導体メモリモジュール８は、アドレスバス。

データバス、コントロールバスおよび半導体メモリモジ
ュール８がマイクロプロセッサ１に接続されているとき
に“Ｌ″レベル接続検出信号σ頂を出力する接続検出信
号ライン９を介してマイクロプロセッサ１に接続される
ように構成されている。接続検出信号ライン９はプルア
ップ抵抗Ｒ１を介して直流電源Ｖｃｃに接続されている
。

１０は半導体メモリモジュール８に格納されている試験
条件やデータ処理方法をＲＡＭ３にロードさせるための
指令をマイクロプロセッサ１に与えるＬＯＡＤキーであ
る。

また、１１はＲＡＭ３に格納された新たな試験条件や材
料試験によって得られた試験データを半導体メモリモジ
ュール８にコピーさせるための指令をマイクロプロセッ
サ１に与える５ＡＶＥキーである。

これらのキー１０．１１の一端はプルアップ抵抗Ｒ２、
Ｒ３を介して直流電源Ｖｃｃに接続され、他端は接地さ
れている。

ＬＯＡＤキー１０は発明の構成にいうロード指令手段に
相当し、５ＡＶＥキー１１は発明の構成にいうコピーＩ
旨令手段に相当する。

ＰＬＩはＬＯＡＤキー１０がＯＮされたときに点灯する
ローディング表示ランプ、ＰＬ２は５ＡＶＥキー１１が
ＯＮされたときに点灯するコピー表示ランプである。各
表示ランプＰＬＩ、ＰＬ２には発光ダイオードを使用し
ている。

第２図は半導体メモリモジュール８の具体的構成を示し
、Ｖｃｃは＋５■電源端子、ＧＮＤは接地端子、Ａ０〜
Ａ１１はアドレスバス用端子、Ｄ０〜Ｄ、はデータバス
用端子、σ下はセレクＨａ子、Ｒ／Ｗはリード／ライト
端子、Ｒ６はバックアップ用バッテリーＥｉの充電用の
抵抗、Ｄは逆流防止用のダイオード、ＢＣＨＫはバック
アップ用バッテリーＥ、の電圧検出端子である。

なお、第３図に示すように、ローディング表示ランプＰ
ＬＩはＬＯＡＤキーｌＯに付設され、コピー表示ランプ
ＰＬ２は５ＡＶＥキー１１に付設されている。

次に、この実施例の動作を第４図のフローチャートに基
づいて説明する。

システムの電源投入に伴ってステップＳ１からの動作を
開始する。

ステップＳ１ですべての状態をイニシャライズし、ステ
ップＳ２で接続検出信号コが“Ｌ”レベルかどうかを判
断する。

マイクロプロセッサ１に半導体メモリモジュール８が接
続されていないときにはσス端子はプルアラ・ブ抵抗Ｒ
１を介して直流電源Ｖｃｃに接続されるため、”Ｈ″レ
ベルなる。

半導体メモリモジュール８が接続されているときにはσ
ス端子はＧＮＤ端子に接続されるため“Ｌ″レベルなる
。

ステップＳ２の判断がＮＯのときはステップＳ３に進み
、ＲＡＭ３に記憶された試験条件を読み取り、その試験
条件に従って、試験機本体の各部に対応したレジスタを
セットする。

ステップＳ２の判断がＹＥＳのときはステップＳ４に進
み、半導体メモリモジュール８に格納された専用プログ
ラムをＲＡＭ３にローディングし°　た後、その内の試
験条件に従って、試験機本体の各部に対応したレジスタ
をセットする。

なお、ローディングが完了した後は、半導体メモリモジ
ュール８をマイクロプロセッサ１から分離してもよいし
、接続したままにしておいてもよい。

次のステップＳ５で試験機本体の各部を制御して材料試
験のサブルーチンを実行する。これにより得られた試験
データはＲＡＭ３に記憶される。

これらの試験データは、ＲＡＭ３あるいは半導体メモリ
モジュール８のデータ処理プログラムに従って処理され
、デイスプレィ５に適宜に表示される。

前記ステップＳ５に続いてステップＳ６に進み、試験機
本体の動作が停止するまで待機する。

試験機本体の動作が停止するとステップＳ７に進んで接
続検出信号σＸが“し”レベルであるかどうかを判断す
る。

半導体メモリモジュール８が接続されていないときには
ステップＳ５にリターンするが、接続されているときに
はステップＳ８に進む。

ステップＳ８で５ＡＶＥキー１１がＯＮされているかど
うかを丁７端子が“Ｌ”レベルかどうかで判断する。

ＯＮされているときはステップＳ９に世んでＬ２端子を
Ｌ”レベルにすることによりコピー表示ランプＰＬ２を
点灯し、ステップＳＩＯでＲＡＭ３に格納されている試
験条件および試験データを半導体メモリモジュール８に
コピーする。このコピーによって、新たな試験条件や材
料試験によって得られた試験データを外部の半導体メモ
リモジュール８において保存（バックアップ）すること
ができる。

データ処理方法は、頻繁に変更を要するものでないから
、この実施例ではコピーの対象としていないが、勿論、
データ処理方法をコピーするようにしてもよい。

続いて、ステップＳｌｌでｒ７端子を“Ｈ”レベルに戻
すことでコピー表示ランプＰＬ２を消灯し、ステップＳ
５にリターンする。

ステップＳ８の判断で５ＡＶＥキー１１がＯＦＦであれ
ばステップＳ１２に進み、ＬＯＡＤキー１０がＯＮされ
ているかどうかを丁ゴ端子が“Ｌ”レベルかどうかで判
断する。

ＯＦＦであればステップＳ５にリターンするが、ＯＮさ
れているときはステップＳ１３に進んで口端子をＬ”レ
ベルにすることによりローディング表示ランプＰＬＩを
点灯する。

続いて、ステップＳ１４に進み、マイクロプロセッサｌ
に接続された新たな半導体メモリモジュール８から専用
プログラムをＲＡＭ３にローディングし、その内の試験
条件に従って試験機本体の各部に対応したレジスタをセ
ットする。

次いで、ステップＳ１５でｒゴ端子を“Ｈ”レベルに戻
すことでローディング表示ランプＰＬＩを消灯し、ステ
ップＳ５にリターンする。

以上の一連の動作において、交換された半導体メモリモ
ジュール８の試験条件や試験データをＲＡＭ３にローデ
ィングするのは、 （ａ）　　半導体メモリモジュール８がマイクロプロセ
ッサ１に接続されていてσ■端子が“Ｌ”レベルである
こと、 （ｂ）ＬＯＡＤキー１０がＯＮされていること、（Ｃ）
　　試験機本体の動作が停止中であること、の３つの条
件がそろった場合に限られる。

しかし、ＲＡＭ３に記憶されたデータを半導体メモリモ
ジュール８にコピーするのは、（ａ）　　σス端子が“
Ｌ”レベルであること、（ｂ）ＳＡＶＥキー１１がＯＮ
されていること、の２つの条件がそろえばよ（、試験機
本体の動作が継続中であっても割り込み動作によってコ
ピー動作は可能であるから、そのようにプログラムして
もよい。

なお、第４図のフローチャートばあ（までも基本となる
概略のフローを示したもので、実際には、半導体メモリ
モジュール８から読み込んだ試験条件データの内容をチ
エツクし、もしそのデータに異常があるときにはそのデ
ータに代えてＲＯＭ２に格納されているデフォルト値（
標準的な値）をセットするというエラー処理を行うもの
である。

また、上記実施例では、基本プログラムをＲＡＭ３に格
納したが、これはＲＯＭ２に格納してもよい。

さらに、上記実施例では、半導体メモリモジュール８が
マイクロプロセッサ１に接続されているかどうかの判断
を、ご■端子が“Ｌ”レベルであるかどうかで行ってい
るが、これに代えてバックアップ用バッテリーＥ２の電
圧検出端子ＢＣＨＫがＨ”レベルであるかどうかで判断
してもよい。

また、上記実施例では、一つの半導体メモリモジュール
８がセットされた場合を例にとって説明したが、例えば
、試験データの量が多い場合などでは、第１図に鎖線で
示したように、もう一つの半導体メモリモジュール８′
を接続し、この半導体メモリモジュール８′に試験デー
タを格納するようにしてもよい。

次に、この発明に係る第２の材料試験機の実施例を説明
する。

この材料試験機は、マイクロプロセッサｌがシステム内
のＲＡＭ３および半導体メモリモジュール８の両方にア
クセスすることができるシステムに適用される。

この材料試験機の特徴は、第１の材料試験機に備えられ
たＬＯＡＤキー１０（ロード指令手段）および５ＡＶＥ
キー１１（コピー指令手段）の代わりに、第５図に示す
ように、プログラム選択手段１２を備えたことにある。

他の構成については、第１図に示した第１の材料試験機
の構成と同様であるから、ここでの説明は省略する。

プログラム選択手段１２は、マイクロプロセッサｌにＲ
ＡＭ３の基本プログラムを実行させる状態と半導体メモ
リモジュール８の専用プログラムを実行させる状態とを
切り換えるプログラム選択キーで、これは、システム内
部の基本プログラムを選択する内部選択キー１２ａと、
システム外部の専用プログラムを選択する外部選択キー
１２ｂとからなる。

ＰＬＩは内部選択キー１２ａがＯＮされたときに点灯す
る内部選択表示ランプ、ＰＬ２は外部選択キー１２ｂが
ＯＮされたときに点灯する外部選択表示ランプである。

各表示ランプＰＬＩ、ＰＬ２には発光ダイオードを使用
している。なお、第６図に示すように、内部選択表示ラ
ンプＰＬＩは内部選択キー１２ａに付設され、外部選択
表示ランプＰＬ２は外部選択キー１２ｂに付設されてい
る。

次に、この実施例の動作を第７図のフローチャートに基
づいて説明する。

システムの電源投入に伴ってステップＳ２１からの動作
を開始する。

ステップＳ２１ですべての状態をイニシャライズし、ス
テップＳ２２で接続検出信号σスが“Ｌ”レベルかどう
かを判断する。

マイクロプロセッサ１に半導体メモリモジュール８が接
続されていないときにはσス端子はプルアップ抵抗Ｒ１
を介して直流電源Ｖｃｃに接続されるため、“Ｈ”レベ
ルとなる。半導体メモリモジュール８が接続されている
ときにはσス端子はＧＮＤ端子に接続されるため″Ｌ″
レベルとなる。

ステップＳ２２の判断がＮＯのときはステップＳ２３に
進んでｒゴ端子を“Ｌ“レベルにすることにより内部選
択表示ランプＰＬＩを点灯し、ステップＳ２４でフラグ
Ｆに“ＩＮ”　（＝“０”）をセットした後、ステップ
Ｓ２５でＲＡＭ３に格納されている試験条件を読み込み
、それに従って試験機本体に対応した各部のレジスタを
セットする。

ステップＳ２２の判断がＹＥＳのときはステップＳ２６
に進んでｒ７端子を′Ｌ”レベルにすることにより外部
選択表示ランプＰＬ２を点灯し、ステップＳ２７でフラ
グＦにＥＸＴ”　（＝“１”）をセットした後、ステッ
プ３２Ｂに進み、半導体メモリモジュール８に格納され
た試験条件を読み込み、それに従って、試験機本体の各
部に対応したレジスタをセットする。

次のステップＳ２９で試験機本体の各部を制御して材料
試験のサブルーチンを実行する。これにより得られた試
験データは、ＲＡＭ３が選択されている場合には、ＲＡ
Ｍ３に記憶され、一方、半導体メモリモジュール８が選
択されている場合には、半導体メモリモジュール８内に
記憶される。

続いて、ステップＳ３０に進み、試験機本体の動作が停
止するまで待機する。

試験機本体の動作が停止中となったときはステップＳ３
１に進んで内部選択キー１２ａがＯＮされているかどう
かを■端子が“Ｌ”レベルかどうかで判断する。

ＯＮされているときはステップＳ３２に進んでフラグＦ
に“ＥＸＴ”がセットされているかどうかを判断する。

ＮｏのときはすなわちＲＡＭ３の基本プログラムの実行
を継続するということであり、ステップＳ２９にリター
ンする。

フラグＦが“ＥＸＴ”にセットされ、かつ、内部選択キ
ー１２ａがＯＮされているということは、半導体メモリ
モジュール８の専用プログラムを使用する状態からＲＡ
Ｍ３の基本プログラムを使用する状態に切り換えるとい
うことである。

すなわち、ステップＳ３３に進んで「７端子をＨ”レベ
ルにすることにより外部選択表示ランプＰＬ２を消灯し
、ステップＳ３４で内部選択表示ランプＰＬＩを点灯し
、ステップＳ３５でフラグＦをＩＮ”に切り換えた後、
ステップ３３６でＲＡＭ３の試験条件を読み込み、それ
に従って各部レンジスタをセットした後、ステップＳ２
９にリターンする。

ステップＳ３１の判断において内部選択キー１２ａがＯ
ＦＦであるときはステップ３３７に進み、外部選択キー
１２ｂがＯＮされているかどうかを判断する。ＯＦＦの
ときはステップＳ３０にリターンするが、ＯＮのときに
はステップ３３８に進み、フラグＦに“ＩＮ″がセット
されているかどうかを判断する。ＮＯのときはすなわち
半導体メモリモジュール８の専用プログラムの実行を継
続するということであり、ステップＳ２９にリターンす
る。

フラグＦがＩＮ”にセットされ、かつ、外部選択キー１
２ｂがＯＮされているということは、ＲＡＭ３の基本プ
ログラムを使用する状態から半導体メモリモジュール８
に格納されている専用プログラムを使用する状態に切り
換えるということである。

この場合、ステップＳ３９に進んで接続検出信号コが“
Ｌ”レベルであるかどうかを判断する。

半導体メモリモジュール８が接続されていないときには
基本プログラムから専用プログラムへの切り換えはでき
ないのでステップＳ３０にリターンして半導体メモリモ
ジュール８が接続されるまでステップＳ３０→Ｓ３１→
３３７→Ｓ３８→Ｓ３９→３３０を繰り返す。

交換によって既に新たな半導体メモリモジュール８が接
続されているとき、あるいは、新たに接続されたときに
はステップＳ４０に進み、口端子を“Ｈ”レベルにする
ことにより内部選択表示ランプＰＬＩを消灯し、ステッ
プＳ４１で外部選択表示ランプＰＬ２を点灯する。

次いで、ステップＳ４２に進み、フラグＦを“ＥＸＴ”
に切り換え、ステップＳ４３で半導体メモリモジュール
８の試験条件を読み込み、それに従って、各部のレジス
タをセットした後、ステップＳ２９にリターンする。

以上の一連の動作において、使用プログラムを基本プロ
グラムから専用プログラムに切り換えるには、 （ａ）　　試験機本体の動作が停止中であること、（ｂ
）　　外部選択キー１２ｂがＯＮされていること、（Ｃ
）　　半導体メモリモジュール８がマイクロプロセンサ
１に接続されていてσス端子が“Ｌ”レベルであること
、 の３つの条件がそろった場合である。

一方、使用プログラムを専用プログラムから基本プログ
ラムに切り換えるには、 （ａ）　　試験機本体の動作が停止中であること、［有
］）内部選択キー１２ａがＯＮされていること、の２つ
の条件がそろった場合であり、ｉＴｈ端子が“Ｌ”レベ
ルであることは必ずしも条件とはならない。

また、上記実施例では、マイクロプロセッサ１に接続す
る半導体メモリモジュール８が１つであったが、例えば
、第５図に示した半導体メモリモジュール８′のように
、複数個の半導体メモリモジュールを同時的にマイクロ
プロセッサ１に接続するように構成し、そのうちのいず
れか一つを選択するようにしてもよい。この場合、各半
導体メモリモジュールに対応して、内部選択キー１２ａ
。

外部選択キー１２ｂ、内部選択表示ランプＰＬＩ。

外部選択表示ランプＰＬ２を個別的に設けるものとする
。

さらに、上記実施例では、基本プログラムと専用プログ
ラムとの切り換えのためのプログラム選択手段として、
内部選択キー１２ａと外部選択キー１２ｂとを設けたが
、これらのキー１２ａ、１２ｂは必ずしも必要ではなく
、σＸ端子が“Ｌ”レベルのときには必ず専用プログラ
ムを選択し、σス端子が“Ｈ”レベルのときには必ず基
本プログラムを選択するように構成してもよい。

Ｇ１発明の効果 この発明によれば、次の効果が発揮される。

■　種々の試験条件に対応した複数の半導体メモリモジ
ュールのうちから必要な半導体メモリモジュールを選択
してマイクロプロセッサに接続し、第１の材料試験機に
よればロード指令手段を、また第２の材料試験機によれ
ばプログラム選択手段を、それぞれ操作するだけで、所
望の試験条件を自動的に設定することができる。

■　第１および第２の材料試験機において、半導体メモ
リモジュールの数は任意であるから、試験条件の種類数
についての制約はなく、システム内ＲＡＭ方式に比べて
有利である。

■　第１の材料試験機によれば、コピー指令子を操作す
ることにより、システム内メモリに記憶されている試験
条件や試験データなどを半導体メモリモジュールにコピ
ーできるため、また、第２の材料試験機によれば、半導
体メモリモジュール内に試験条件、データ処理方法およ
び試験データが格納されるから、たとえマイクロプロセ
ッサが暴走を起こしシステム内メモリのデータが破壊さ
れたとしても、半導体メモリモジエールにおいて保存し
ているので、データの喪失は起こらず、低層性を向上す
ることができる。

■　第１の材料試験機における半導体メモリモジュール
からの試験条件のローディングや、第２の材料試験機に
おける半導体メモリモジュールへの直接的なアクセスは
、フロッピーディスクからのローディングに比べてはる
かに高速であり、また、試験データ等の書き込みも、フ
ロッピーディスク等に書き込む場合に比較して高速に行
うことができる。

■　また、コスト面においては、フロッピーディスクド
ライバを必要としないとともにシステムプログラムが簡
素である点で有利であり、さらに、パッケージ化された
半導体メモリモジュールの取り扱いはフロッピーディス
クに比べて簡便である。

以上のように、この発明によれば、試験条件等を種々に
切り換えるに当たり、また、試験データを保存あるいは
読み出すに当たり、コスト面、操作面で有利で、高速ア
クセスが可能であり、高い信鎖性を得ることができると
いう効果を奏する。

【図面の簡単な説明】

第１図〜第４図は、この発明に係る第１の材料試験機の
実施例の説明図であり、第１図はその概略ブロック図、
第２図は半導体メモリモジュールの概略構成図、第３図
はＬＯＡＤキーと５ＡＶＥキーを示す図、第４図は動作
フローチャートである。 第５図〜第７図は、この発明に係る第２の材料試験機の
実施例の説明図であり、第５図はその概略ブロック図、
第６図は内部選択キーと外部選択キーを示す図、第７図
は動作フローチャートである。 ｌ・・・マイクロプロセッサ ２・・・ＲＯＭ ３・・・ＲＡＭ ８・・・半導体メモリモジュール ｌＯ・・・ＬＯＡＤキー １１・・・５ＡＶＥキー １２ａ・・・内部選択キー １２ｂ・・・外部選択キー を−Ｖノ・１ｒに、λ、。 １！４　　図 第６図 １２ａ　　＋２ｂ −−Ｆ」

Claims (2)

【特許請求の範囲】
1. （１）読み込んだプログラムに従って試験機各部を制御
   するマイクロプロセッサと、試験条件およびデータ処理
   方法についての基本プログラムと材料試験によって得ら
   れた試験データをそれぞれ格納し前記マイクロプロセッ
   サに接続されたシステム内メモリと、試験条件およびデ
   ータ処理方法についての専用プログラムと材料試験によ
   って得られた試験データをそれぞれ格納し前記マイクロ
   プロセッサに対して接続分離自在かつ交換可能な半導体
   メモリモジュールと、前記半導体メモリモジュールに格
   納されている内容を前記システム内メモリにロードする
   ように前記マイクロプロセッサに指令するロード指令手
   段と、前記システム内メモリに格納されている内容を前
   記半導体メモリモジュールにコピーするように前記マイ
   クロプロセッサに指令するコピー指令手段とを備えた材
   料試験機。
2. （２）請求項（１）に記載の材料試験機において、ロー
   ド指令手段およびコピー指令手段に代えて、マイクロプ
   ロセッサにシステム内メモリの基本プログラムを実行さ
   せる状態と半導体メモリモジュールの専用プログラムを
   実行させる状態とを切り換えるプログラム選択手段を備
   えた材料試験機。