JPH01207862A - Program destruction detecting circuit - Google Patents
Program destruction detecting circuitInfo
- Publication number
- JPH01207862A JPH01207862A JP63033178A JP3317888A JPH01207862A JP H01207862 A JPH01207862 A JP H01207862A JP 63033178 A JP63033178 A JP 63033178A JP 3317888 A JP3317888 A JP 3317888A JP H01207862 A JPH01207862 A JP H01207862A
- Authority
- JP
- Japan
- Prior art keywords
- checksum
- program
- destruction
- check sum
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006378 damage Effects 0.000 title claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 7
- 230000001066 destructive effect Effects 0.000 abstract 2
- 238000011179 visual inspection Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプログラム整備性の向上を図った、ソフトウ
ェア保守に用いるプログラム破壊検出回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a program corruption detection circuit used for software maintenance, which improves program maintainability.
第2図は従来のプログラム破壊検出回路を示すブロック
図であり、図において1はプログラム部のチェックサム
を算出するチェックサム算出器、4はチェックサム算出
器1で求めたチェックサム値を表示するチェックサム表
示器である。FIG. 2 is a block diagram showing a conventional program corruption detection circuit. In the figure, 1 is a checksum calculator that calculates the checksum of the program section, and 4 is a checksum value calculated by the checksum calculator 1. It is a checksum indicator.
次に動作について説明する。第3図はチェックサムを説
明するための図であり、31はメモリアドレス、32は
データである。メモリアドレス31のデータ32を第2
図のチェックサム算出器1に入力し、算術的加算値を求
める。Next, the operation will be explained. FIG. 3 is a diagram for explaining a checksum, where 31 is a memory address and 32 is data. Data 32 at memory address 31 is transferred to the second
The result is input to the checksum calculator 1 shown in the figure to obtain an arithmetic addition value.
ここで算術加算とはMSB (そのワードの最上位ビッ
ト)を符号ビットと見なして算術的に加算することであ
る。メモリアドレス4ワード毎のチェックサムを求める
時には第3図において連続4ワードの該当データを算術
加算する。求め終わったチェックサム値33を第2図の
チェックサム表示器4を使ってオペレータへ知らせる。Arithmetic addition here means arithmetically adding the MSB (the most significant bit of the word) as a sign bit. When obtaining the checksum for every four words of the memory address, the corresponding data of four consecutive words are arithmetic added in FIG. The checksum value 33 that has been determined is notified to the operator using the checksum display 4 shown in FIG.
オペレータはこのチェックサム値33を前もって算出し
であるチェックサム値と比較照合してプログラム破壊を
有無及び破壊ビットの位置を検査する。The operator compares and checks this checksum value 33 with a previously calculated checksum value to check for program corruption and the location of the corrupted bit.
従来のプログラム破壊検出回路は以上のように構成され
、そのチェックサム表示値は求めたチェツクサム値をそ
のまま表示しているため、正常/異常(−プログラム破
壊)の判定をオペレータの目視点検にて実施していた。The conventional program destruction detection circuit is configured as described above, and the checksum display value directly displays the calculated checksum value, so the judgment of normality/abnormality (-program destruction) is performed by visual inspection by the operator. Was.
よって1ワード当りのビット数が4bit→8bit→
15bit→32bitと増加すれば、目視点検による
オペレータへの負担、不確実性等によりプログラム破壊
を見逃す恐れがある等の問題点があった。Therefore, the number of bits per word is 4 bits → 8 bits →
If the number of bits increases from 15 bits to 32 bits, there are problems such as the burden on the operator due to visual inspection and the risk of overlooking program destruction due to uncertainty.
この発明は、上記のような問題点を解消するためにされ
たもので、目視点検によるオペレータへの負担及び目視
点検による不確実さを解消でき、目視点検時間を短縮化
できるプログラム破壊検出回路を提供することを目的と
する。This invention was made in order to solve the above-mentioned problems, and provides a program destruction detection circuit that can eliminate the burden on the operator caused by visual inspection and the uncertainty caused by visual inspection, and shorten the visual inspection time. The purpose is to provide.
この発明に係るプログラム破壊検出回路は算出したチェ
ックサム値と、記憶しているチェックサム値とを排他的
論理和方式で比較照合し、プログラム破壊の有/無およ
び破壊ピッ1へ位置をオペレータへ知らせるようにした
ものである。The program destruction detection circuit according to the present invention compares and verifies the calculated checksum value with the stored checksum value using an exclusive OR method, and informs the operator of the presence/absence of program destruction and the location of the destruction pin 1. This is to let you know.
この発明においては、算出したチェックサム値と、記憶
しているチェックサム値とを排他的論理和方式で比較照
合する構成としたから、照合結果が零の時はプログラム
正常を、照合結果が零でない時はプログラム破壊とその
破壊ビット位置とを知ることができる。In this invention, the calculated checksum value and the stored checksum value are compared and verified using an exclusive OR method, so when the verification result is zero, the program is normal, and the verification result is zero. If not, it is possible to know the program destruction and its destruction bit position.
以下この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例によるプログラム破壊検出回
路を示すブロック図であり、図において、■はプログラ
ム部のチェックサム値を求めるチェックサム算出器、2
はプログラムチェックサム値を記憶しておくチェックサ
ム記憶回路、3はチェックサム算出器1で求めたチェッ
クサム値とチェックサム記憶回路2に記憶していたチェ
ックサム値とを排他的論理和方式により比較するチェッ
クサム比較回路、4はチェックサム比較回路3の比較結
果によるチェックサム値を表示するチェックサム表示器
である。FIG. 1 is a block diagram showing a program corruption detection circuit according to an embodiment of the present invention.
3 is a checksum storage circuit that stores the program checksum value, and 3 is a checksum value calculated by the checksum calculator 1 and the checksum value stored in the checksum storage circuit 2 using an exclusive OR method. A checksum comparison circuit 4 is a checksum display device that displays a checksum value based on the comparison result of the checksum comparison circuit 3.
次に動作について説明する。第1図のチェックサム算出
器1で求めたプログラム部のチェックサム値と、チェッ
クサム記憶回路2から読み出したチェックサム値とをチ
ェックサム比較回路3へ入力する。チェックサム比較回
路3は排他的論理和による比較照合方式を採用している
。この排他的論理和の2人力と出力の関係を下表に示す
。Next, the operation will be explained. The checksum value of the program section obtained by the checksum calculator 1 shown in FIG. 1 and the checksum value read from the checksum storage circuit 2 are input to the checksum comparison circuit 3. The checksum comparison circuit 3 employs a comparison verification method using exclusive OR. The relationship between the two-manpower of this exclusive OR and the output is shown in the table below.
表
表において人力1はチェックサム算出器1のチェックサ
ム値、入力2はチェックサム記憶回路2のチェックサム
値に対応する。このようにチェックサム算出器1のチェ
ックサム値とチェックサム記憶回路2のチェックサム値
とが同値であれば、チェックサム比較回路3の出力は“
0”になり、算出器1のチェックサム値と記憶回路2の
チェックサム値とが同値でなければ比較回路3の出力は
“0パ以外となる。In the table, input 1 corresponds to the checksum value of checksum calculator 1, and input 2 corresponds to the checksum value of checksum storage circuit 2. In this way, if the checksum value of the checksum calculator 1 and the checksum value of the checksum storage circuit 2 are the same value, the output of the checksum comparison circuit 3 is “
If the checksum value of the calculator 1 and the checksum value of the storage circuit 2 are not the same value, the output of the comparator circuit 3 will be other than 0pa.
そしてこのチェックサム比較回路3の出力がチェックサ
ム表示器4で表示される。この表示内容はプログラム破
壊の有無(零以外の表示があるかないか)及び異常ビッ
トの位置(零以外の表示位置)が直接表示されるもので
あり、オペレーターは目視点検で容易にプログラム破壊
の有/無および異常ビット位置を検知できる。The output of this checksum comparison circuit 3 is displayed on a checksum display 4. This display directly shows the presence or absence of program corruption (whether there is a non-zero display) and the position of the abnormal bit (non-zero display position), allowing the operator to easily identify program corruption by visual inspection. /Absence and abnormal bit positions can be detected.
このように本実施例では、チェックサム算出器の出力と
チェックサム記憶回路の出力とをチェックサム比較回路
で排他的論理和方式で比較照合した結果をチェックサム
表示器に表示する構成とし、オペレーターがプログラム
破壊の有無とプログラム破壊のビット位置を容易に目視
点検できるようにしたから、オペレータの負担及び目視
点検による検出の不確実さを解消でき、目視点検時間を
大幅に短縮化できる効果がある。In this way, in this embodiment, the output of the checksum calculator and the output of the checksum storage circuit are compared and verified by the checksum comparison circuit using the exclusive OR method, and the result is displayed on the checksum display, so that the operator can Since it is now possible to easily visually inspect the presence or absence of program corruption and the bit position of the program corruption, the operator's burden and the uncertainty of detection due to visual inspection can be eliminated, and the visual inspection time can be significantly shortened. .
以上のように、この発明によれば、算出したチェックサ
ム値と記憶しているチェックサム値とを排他的論理和方
式で比較照合するようにしたので、プログラム破壊の早
期発見、検出の確実性の向上。As described above, according to the present invention, since the calculated checksum value and the stored checksum value are compared and verified using the exclusive OR method, program corruption can be detected early and detected with certainty. improvement.
破壊ビット位置の検出を可能にし、プログラムの整備性
向上のうえで大きな効果がある。This makes it possible to detect the location of broken bits, which has a great effect on improving the maintainability of programs.
第1図はこの発明の一実施例によるプログラム破壊検出
回路を示すフロック図、第2図は従来のプログラム破壊
検出回路を示すブロック図、第3図はチェックサムを説
明するための図である。
1はチェックサム算出器、2はチェックサム記憶回路、
3はチェックサム比較回路、4はチェックサム表示器、
31はメモリアドレス、32はメモリデータ、33はチ
ェックサム値。
なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram showing a program destruction detection circuit according to an embodiment of the present invention, FIG. 2 is a block diagram showing a conventional program destruction detection circuit, and FIG. 3 is a diagram for explaining a checksum. 1 is a checksum calculator, 2 is a checksum storage circuit,
3 is a checksum comparison circuit, 4 is a checksum display device,
31 is a memory address, 32 is memory data, and 33 is a checksum value. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
サム算出回路と、 プログラムのチェックサム値を記憶するチェックサム記
憶回路と、 上記両チェックサムを排他的論理和方式で照合するチェ
ックサム比較回路とを備えたことを特徴とするプログラ
ム破壊検出回路。(1) A checksum calculation circuit that calculates the checksum value of a program, a checksum storage circuit that stores the checksum value of the program, and a checksum comparison circuit that compares both of the above checksums using an exclusive OR method. A program destruction detection circuit characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63033178A JPH01207862A (en) | 1988-02-16 | 1988-02-16 | Program destruction detecting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63033178A JPH01207862A (en) | 1988-02-16 | 1988-02-16 | Program destruction detecting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01207862A true JPH01207862A (en) | 1989-08-21 |
Family
ID=12379261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63033178A Pending JPH01207862A (en) | 1988-02-16 | 1988-02-16 | Program destruction detecting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01207862A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006242569A (en) * | 2005-02-28 | 2006-09-14 | Advantest Corp | Testing device and testing method |
-
1988
- 1988-02-16 JP JP63033178A patent/JPH01207862A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006242569A (en) * | 2005-02-28 | 2006-09-14 | Advantest Corp | Testing device and testing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4698785A (en) | Method and apparatus for detecting control system data processing errors | |
US4550278A (en) | Control device | |
JPH0314033A (en) | Inspection system for microprocessor comparison checking function | |
JP2606862B2 (en) | Single error detection and correction method | |
JPH01207862A (en) | Program destruction detecting circuit | |
JP3124278B2 (en) | Inspection method of memory cell contents of program memory | |
CN110020565B (en) | Probe information reading fault prompting method, device, server and storage medium | |
CN114061535B (en) | Subway tunnel automatic deformation monitoring method and device based on MEMS | |
KR890000354B1 (en) | Document device of mistaken information in controller | |
JPH01171031A (en) | Trouble detecting circuit | |
JPH10269093A (en) | Method and device for detecting data transmission error | |
JPS6131902B2 (en) | ||
JP3735782B2 (en) | Inspection method for coordinate input device | |
JPS63170739A (en) | Branch forecast test system | |
JPS60262249A (en) | Microprocessor applying device | |
JPS60179847A (en) | Matching check system between real array and virtual array | |
JPS58161565A (en) | Facsimile device having program checking function | |
JPH03186937A (en) | Cpu bus data diagnostic device | |
JPS63193235A (en) | Inspecting method for condition code | |
JPH01162094A (en) | Key telephone system | |
JPH0381836A (en) | Method for detecting abnormality of program | |
JPS62241034A (en) | Microprogram controller | |
US20060048040A1 (en) | Circuit arrangement | |
JPH02196376A (en) | Ews circuit diagram editor | |
JPS61155871A (en) | Self-diagnosing device |