JPH0120704Y2 - - Google Patents

Info

Publication number
JPH0120704Y2
JPH0120704Y2 JP1983032362U JP3236283U JPH0120704Y2 JP H0120704 Y2 JPH0120704 Y2 JP H0120704Y2 JP 1983032362 U JP1983032362 U JP 1983032362U JP 3236283 U JP3236283 U JP 3236283U JP H0120704 Y2 JPH0120704 Y2 JP H0120704Y2
Authority
JP
Japan
Prior art keywords
memory
delay map
phased array
preset counter
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983032362U
Other languages
Japanese (ja)
Other versions
JPS59138783U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3236283U priority Critical patent/JPS59138783U/en
Publication of JPS59138783U publication Critical patent/JPS59138783U/en
Application granted granted Critical
Publication of JPH0120704Y2 publication Critical patent/JPH0120704Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Description

【考案の詳細な説明】 本考案は、超音波映像装置に使用されるフエイ
ズドアレイ振動子の送信時相制御を行うフエイズ
ドアレイ送信装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a phased array transmitter that controls the transmission time phase of a phased array transducer used in an ultrasound imaging device.

従来から、フエイズドアレイ振動子の送信時相
制御方式として、各振動子エレメント1個ずつに
付帯するプリセツトカウンタに予め設定されたデ
ータをROM(Read Only Memoey)よりロード
し、高速クロツクでこのカウンタを一斉にカウン
トアツプ(又はカウントダウン)し、そのオーバ
ーフロー(又はアンダーフロー)のタイミングで
各エレメントに対応する個別のパルサを1個ずつ
独立に付勢する方式がある。この方式は、自由度
が多く、タイミングの正確さにおいても優れてい
るため、広く使用されている。
Traditionally, as a transmission time phase control method for phased array transducers, data set in advance is loaded into a preset counter attached to each transducer element from a ROM (Read Only Memoey), and this counter is controlled by a high-speed clock. There is a method of counting up (or counting down) all at once and independently energizing individual pulsers corresponding to each element at the timing of overflow (or underflow). This method is widely used because it has many degrees of freedom and is excellent in timing accuracy.

しかし、この方法にも問題がある。即ち、
ROMに予め定められた送信デイレイマツプをフ
アームウエアとして持たねばならず、音線1本毎
にデイレイマツプが変化するセクタスキアンの場
合、ROMのメモリ容量も莫大で、1度書いた
ROMはもはや自由に変更することもままなら
ず、例えば、アレイの物理定数や走査方式が変わ
つた場合には、全く別の内容のROMと交換する
等の変更を迫られることになり、不便である。
However, this method also has problems. That is,
In the case of sector scanning, where a predetermined transmission delay map must be stored in the ROM as firmware, and the delay map changes for each sound ray, the memory capacity of the ROM is enormous, and as I wrote once.
The ROM can no longer be freely changed; for example, if the physical constants or scanning method of the array change, the ROM must be replaced with a ROM with completely different contents, which is inconvenient.

本考案は、このような点に鑑みてなされたもの
で、その目的は、プリセツトカウンタの自由度は
そのまま生かすようにした上で、送信デイレイマ
ツプをハードウエア構成を変えることなく任意に
変更し得るフエイズドアレイ送信装置を実現する
ことにある。
The present invention was devised in view of these points, and its purpose is to utilize the flexibility of the preset counter as it is, and to make it possible to change the transmission delay map arbitrarily without changing the hardware configuration. The object of the present invention is to realize a phased array transmitter.

以下、図面を参照し本考案を詳細に説明する。
第1図は本考案の実施例を示すブロツク図で、
PC1〜PCNはプリセツトカウンタ、PL1〜
PLNはパルサ、DCはデコーダ、CPUはマイクロ
コンピユータの中央処理装置、RAM1はパラメ
ータ記憶用RAM(Random Access Memory)、
RAM2はデイレイマツプを記憶する書き換え可
能なメモリ(RAMが使用されるデータベース)
である。
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of the present invention.
PC1~PCN are preset counters, PL1~
PLN is a pulser, DC is a decoder, CPU is a central processing unit of a microcomputer, RAM1 is a parameter storage RAM (Random Access Memory),
RAM2 is a rewritable memory that stores the day map (database that uses RAM)
It is.

プリセツトカウンタPC1〜PCNは、RAM2
によりプリセツトデータが設定され、タイミング
クロツクを一斉にカウントし、そのオーバーフロ
ーを各パルサPL1〜PLNに与え付勢する。
Preset counters PC1 to PCN are stored in RAM2.
Preset data is set, the timing clocks are counted all at once, and the overflow is applied to each pulser PL1 to PLN to energize them.

パルサPL1〜PLNは、アレイ振動子(図示せ
ず)に接続され、送信パルスを発生して各振動子
を個別に励振する。CPUは、パラメータ記憶用
RAM1のパラメータを読み取り、所定のデイレ
イマツプを決定し、これをRAM2に書き込む。
又、アドレス信号をデコーダDCに与えると同時
に、RAM2よりデイレイマツプのデータを読み
出し、プリセツトカウンタPC1〜PCNに与え
る。デコーダDCは、与えられるアドレスをデコ
ードし、プリセツトカウンタPC1〜PCNに出力
する。これにより、CPUが指定するプリセツト
カウンタに、RAM2のデータがプリセツトされ
る。尚、パラメータ記憶用RAM1には、キーボ
ード(図示せず)等からパラメータが入力され、
最新のパラメータがそこに記憶されるようになつ
ている。
Pulsers PL1 to PLN are connected to array transducers (not shown) and generate transmission pulses to individually excite each transducer. CPU is for parameter storage
The parameters of RAM1 are read, a predetermined delay map is determined, and this is written to RAM2.
Also, at the same time as giving the address signal to the decoder DC, the delay map data is read from the RAM 2 and given to the preset counters PC1 to PCN. Decoder DC decodes the supplied address and outputs it to preset counters PC1 to PCN. As a result, the data in RAM2 is preset to the preset counter specified by the CPU. Note that parameters are input into the parameter storage RAM 1 from a keyboard (not shown), etc.
The latest parameters are now stored there.

このような構成において、RAM1のパラメー
タが変わる毎にCPUはデイレイマツプを演算し、
全エレメントに対応するプリセツトデータを
RAM2に書き込む。これらのプリセツトデータ
は、CPUの制御のもとにRAM2のデータバツフ
アより1個ずつ送出され、デコーダDCで指定さ
れるカウンタに順次プリセツトされてゆく。全て
のプリセツトデータの設定が終わると、全プリセ
ツトカウンタPC1〜PCNは一斉にタイミングク
ロツクのカウントを開始し、そのオーバーフロー
(又はアンダフロー)信号をパルサPL1〜PLN
に出力する。
In this configuration, the CPU calculates the delay map every time the parameters of RAM1 change,
Preset data for all elements
Write to RAM2. These preset data are sent out one by one from the data buffer of RAM2 under the control of the CPU, and are sequentially preset into the counter specified by the decoder DC. When all preset data settings are completed, all preset counters PC1 to PCN start counting the timing clocks at the same time, and send the overflow (or underflow) signal to the pulsers PL1 to PLN.
Output to.

尚、CPUでのデイレイマツプ(デイレイ時間
T)を求める演算は、次式により行われる。
Note that the CPU calculates the delay map (delay time T) using the following equation.

T=√22−2−/v+T0 但し、 Xn:アレイ中心(0点)からn番目エレメン
トまでの距離 r:ビームを集束させる場合の焦点までの距離 θ:ビーム角度 v:音速(定数) To:デイレイ時間のオフセツト(定数) N:全エレメント数 この演算により得られたデイレイ時間Tは、タ
ンミングクロツクの周期を単位とする量子化デー
タにして、RAM2に書き込まれる。
T=√ 2 + 2 −2−/v+T 0 However, Xn: Distance from the array center (0 point) to the nth element r: Distance to the focal point when focusing the beam θ: Beam angle v: Sound velocity (constant ) To: delay time offset (constant) N: total number of elements The delay time T obtained by this calculation is written into the RAM 2 as quantized data in units of the period of the timing clock.

以上説明したように、本考案では、パラメータ
が変る毎にCPUで演算を行い新たなデイレイマ
ツプを決定し、これをRAMに記憶した後、1つ
ずつ読み出し、RAMのデータバツフアを介して
各プリセツトカウンタに設定してゆくようにした
ので、物理定数や走査方式が変る度にデイレイマ
ツプを記憶したROMを交換するというような不
便が解消される。このため、容易に物理定数や走
査方式の変更に適応できる。
As explained above, in this invention, each time the parameters change, the CPU performs calculations to determine a new delay map, stores it in RAM, reads it out one by one, and writes it to each preset counter via the data buffer in RAM. This eliminates the inconvenience of having to replace the ROM that stores the delay map every time the physical constants or scanning method change. Therefore, it is possible to easily adapt to changes in physical constants and scanning methods.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係るフエイズドアレイ送信装
置の一実施例を示すブロツク図、第2図はエレメ
ントととビームの関系を示す図である。 PC1〜PCN……プリセツトカウンタ、PL1〜
PLN……パルサ、DC……デコーダ、CPU……中
央処理装置、RAM1……パラメータ記憶用
RAM、RAM2……メモリ。
FIG. 1 is a block diagram showing an embodiment of a phased array transmitter according to the present invention, and FIG. 2 is a diagram showing the relationship between elements and beams. PC1~PCN...Preset counter, PL1~
PLN...Pulser, DC...Decoder, CPU...Central processing unit, RAM1...For parameter storage
RAM, RAM2...Memory.

Claims (1)

【実用新案登録請求の範囲】 フエイズドアレイを構成する各振動子毎にプリ
セツトカウンタを設け、送信時に、該プリセツト
カウンタにデイレイマツプデータをロードし、該
プリセツトカウンタに一斉にタイミングクロツク
を与え、オーバフロー信号又はアンダフロー信号
によつて各振動子を駆動するフエイズドアレイ送
信装置において、 外部にて設定される最新のパラメータを記憶す
る書き替え可能な第1メモリと、前記パラメータ
が設定変更される毎に前記第1メモリに記憶され
たパラメータを読み取つて送信に必要なデイレイ
マツプを演算する中央処理装置と、該演算により
求められたデイレイマツプを記憶する書き替え可
能な第2メモリを具備し、前記第2メモリの内容
を前記プリセツトカウンタにデイレイマツプデー
タとしてロードすることを特徴とするフエイズド
アレイ送信装置。
[Claim for Utility Model Registration] A preset counter is provided for each vibrator constituting the phased array, and at the time of transmission, delay map data is loaded into the preset counter, and a timing clock is applied to the preset counter all at once. , a phased array transmitter that drives each transducer by an overflow signal or an underflow signal, includes a rewritable first memory that stores the latest parameters set externally, and a rewritable first memory that stores the latest parameters set externally, and a central processing unit that reads the parameters stored in the first memory and calculates a delay map necessary for transmission; and a rewritable second memory that stores the delay map obtained by the calculation; A phased array transmitting device characterized in that the contents of a memory are loaded into the preset counter as delay map data.
JP3236283U 1983-03-07 1983-03-07 Phased array transmitter Granted JPS59138783U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3236283U JPS59138783U (en) 1983-03-07 1983-03-07 Phased array transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3236283U JPS59138783U (en) 1983-03-07 1983-03-07 Phased array transmitter

Publications (2)

Publication Number Publication Date
JPS59138783U JPS59138783U (en) 1984-09-17
JPH0120704Y2 true JPH0120704Y2 (en) 1989-06-21

Family

ID=30163190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3236283U Granted JPS59138783U (en) 1983-03-07 1983-03-07 Phased array transmitter

Country Status (1)

Country Link
JP (1) JPS59138783U (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AREAL TIME DIGITALLY CONTROLLED ULTRASOUND IMAGING SYSTEM=1974 *
AREAL TIME DIGITALLY CONTROLLED ULTRASOUND IMAGINGSYSTEM=1974 *

Also Published As

Publication number Publication date
JPS59138783U (en) 1984-09-17

Similar Documents

Publication Publication Date Title
EP0920832A3 (en) Ultrasonic densitometer device and method
JPS6332138B2 (en)
US4413517A (en) Apparatus and method for determining thickness
JPS6070381A (en) Ultrasonic imaging apparatus
JPH0120704Y2 (en)
JPS6227824B2 (en)
JPH0298340A (en) Ultrasonic diagnostic device
US5024094A (en) Ultrasonic imaging system of bonding zone
JPS6330017B2 (en)
GB2161932A (en) Acoustic distance sensing system
JPS60220051A (en) Ultrasonic diagnostic apparatus
JP2889661B2 (en) Ultrasonic object recognition device
JP3474233B2 (en) Ultrasound diagnostic equipment
JPH06327670A (en) Ultrasonic diagnosis equipment
JPS6114510A (en) Ultrasonic thickness gauge
SU1485124A1 (en) Ultrasonic device for determining properties of moving medium
JPS624981B2 (en)
JPS56119873A (en) Ultrasonic video device
JPH06277220A (en) Ultrasonic diagnostic device
JP2811202B2 (en) Ultrasound diagnostic equipment
JPS61209385A (en) Method and device for improving state of rendering of image transmitted from side section sonar
JPH01126542A (en) Ultrasonic probe
JPS635016Y2 (en)
SU911312A1 (en) Method of measuring speed of ultrasound in material characteristic investigation
JPH01118790A (en) Ultrasonic distance measuring instrument