JPH01205796A - 信号サンプル採取装置 - Google Patents
信号サンプル採取装置Info
- Publication number
- JPH01205796A JPH01205796A JP63306791A JP30679188A JPH01205796A JP H01205796 A JPH01205796 A JP H01205796A JP 63306791 A JP63306791 A JP 63306791A JP 30679188 A JP30679188 A JP 30679188A JP H01205796 A JPH01205796 A JP H01205796A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- sampling
- input
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 230000003321 amplification Effects 0.000 claims abstract 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract 3
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 claims 1
- 230000001934 delay Effects 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 16
- 230000007547 defect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は連続的に記憶される信号サンプルに影響を及
ぼすエラーを最少化するよう改良されたサンプル採取装
量が目的である。
ぼすエラーを最少化するよう改良されたサンプル採取装
量が目的である。
数置化伝達装置による信号の収集には、一般に一定のサ
ンプル採取頻度で信号につき採取された信号サンプルを
アナログ・デジタル変換器のインプットの加え、各サン
プルを数字語に変換するに十分な時間の開缶サンプルを
記憶する。
ンプル採取頻度で信号につき採取された信号サンプルを
アナログ・デジタル変換器のインプットの加え、各サン
プルを数字語に変換するに十分な時間の開缶サンプルを
記憶する。
信号サンプルの採取とその記憶は専門家に周知でサンプ
ラ拳ブロッカといわれる電子回路（サンプル保持回路）
により行われる。
ラ拳ブロッカといわれる電子回路（サンプル保持回路）
により行われる。
サンプル保持回路の構成要素の欠陥に由来する各種の原
因のため、記録されたサンプルの振幅はエラーに影響さ
れる。組織的エラーまたは連続する信号サンプルの振幅
変動の大きさに左右されるダイナミック・エラーも問題
となり得る。この場合、信号サンプルの振幅は先行する
サンプルの記憶値と無関係ではない。サンプル保持回路
の分解触は通常値が一８０ｄＢのオーダとされる混線（
漏話）率により定義される。
因のため、記録されたサンプルの振幅はエラーに影響さ
れる。組織的エラーまたは連続する信号サンプルの振幅
変動の大きさに左右されるダイナミック・エラーも問題
となり得る。この場合、信号サンプルの振幅は先行する
サンプルの記憶値と無関係ではない。サンプル保持回路
の分解触は通常値が一８０ｄＢのオーダとされる混線（
漏話）率により定義される。
場合により、特に記憶されたサンプルを正確にデジタル
化する地震探査の領域では、サンプル間の混線率はこれ
ら通常値をかなり下回る必要がある。
化する地震探査の領域では、サンプル間の混線率はこれ
ら通常値をかなり下回る必要がある。
フランス特許Ｎα２．４５３，４７１（アメリカ特許Ｎ
１４．３５２ 、０７０に対応）により、電圧サンプル
を記憶するコンデンサとサンプリング期間中に記憶すべ
き電圧を伴い記憶コンデンサに荷電しブロック期間中に
このコンデンサを絶縁する手段を備えるサンプラ・ブロ
ッカは既知である。このサンプラ・ブロッカは記憶コン
デンサの実特性の再生に適した第２コンデンサを有する
受動補償回路−この回路はサンプラ・ブロッカの出力部
とアースの間に接続される一１第２コンデンサを断続的
に短絡する手段、および記憶コンデンサにかかる電圧値
から第２コンデンサの端子にかかる電圧部分を差引く手
段を備える。
１４．３５２ 、０７０に対応）により、電圧サンプル
を記憶するコンデンサとサンプリング期間中に記憶すべ
き電圧を伴い記憶コンデンサに荷電しブロック期間中に
このコンデンサを絶縁する手段を備えるサンプラ・ブロ
ッカは既知である。このサンプラ・ブロッカは記憶コン
デンサの実特性の再生に適した第２コンデンサを有する
受動補償回路−この回路はサンプラ・ブロッカの出力部
とアースの間に接続される一１第２コンデンサを断続的
に短絡する手段、および記憶コンデンサにかかる電圧値
から第２コンデンサの端子にかかる電圧部分を差引く手
段を備える。
このサンプラ・ブロッカは特にその記憶コンデンサの固
有欠陥の補償に適する。
有欠陥の補償に適する。
発明に係るこの装置は換算エラー率で全信号のサンプル
採取に適し、サンプル採取すべき信号が入力する第１サ
ンプリング要素および第２サンプリング要素−このサン
プリング期間は第１要素のサンプリング期間に比較して
その本来の収集時間より短い時間間隔だけ遅れるー、幅
利得を第１要素入力部の上記信号の振幅と第１要素出力
部における信号の振幅との差に適用する増幅手段−増幅
手段の出力部は、第２要素の入力部に接続される、およ
び第２要素により信号サンプルにかかるエラーを減らす
ように第２要素から出る信号の部分のみを第１要素から
の信号に加える累積手段を備えることを特徴とする。
採取に適し、サンプル採取すべき信号が入力する第１サ
ンプリング要素および第２サンプリング要素−このサン
プリング期間は第１要素のサンプリング期間に比較して
その本来の収集時間より短い時間間隔だけ遅れるー、幅
利得を第１要素入力部の上記信号の振幅と第１要素出力
部における信号の振幅との差に適用する増幅手段−増幅
手段の出力部は、第２要素の入力部に接続される、およ
び第２要素により信号サンプルにかかるエラーを減らす
ように第２要素から出る信号の部分のみを第１要素から
の信号に加える累積手段を備えることを特徴とする。
発明に係る装置は記憶コンデンサが原因であれまたはコ
ンデンサに接続する電子要素が原因であれ、サンプラ・
ブロッカにより生じるすべての欠陥を著しく減少させる
効果がある。従って高価で電力消費の大きいハイブリッ
ド型サンプラ・ブロッカが不要となり、これはこのよう
なサンプラ・ブロッカを納めた多数の収集ケースが極め
て長い地震フルートの全長にわたり配分される複合収集
システム型とは両立が困難である。
ンデンサに接続する電子要素が原因であれ、サンプラ・
ブロッカにより生じるすべての欠陥を著しく減少させる
効果がある。従って高価で電力消費の大きいハイブリッ
ド型サンプラ・ブロッカが不要となり、これはこのよう
なサンプラ・ブロッカを納めた多数の収集ケースが極め
て長い地震フルートの全長にわたり配分される複合収集
システム型とは両立が困難である。
付録図を参照して非限定的に例示する実施態様の説明で
この装置の利点を更に明らかにする。
この装置の利点を更に明らかにする。
図１に示す既知タイプのサンプラ・ブロッカは２つの直
列に配した増幅器ＡとＡ′を備え、増幅器Ａの出力部は
特に電子スイッチＩで増幅器Ａ′の非逆転入力部に接続
され、この入力部もコンデンサＣを介して接地される。
列に配した増幅器ＡとＡ′を備え、増幅器Ａの出力部は
特に電子スイッチＩで増幅器Ａ′の非逆転入力部に接続
され、この入力部もコンデンサＣを介して接地される。
第１増幅器Ａの出力インピーダンスは低いが、第２増幅
器Ａ゛の入力インピーダンスは極めて高い。第１増幅器
Ａは単位利得の絶縁増幅器で、その出力信号は非逆転入
力部に入力される信号Ｖｅを発生する。
器Ａ゛の入力インピーダンスは極めて高い。第１増幅器
Ａは単位利得の絶縁増幅器で、その出力信号は非逆転入
力部に入力される信号Ｖｅを発生する。
瞬間ｔ、で終わるブロック時間Ｔ）Ｉの間に（図２，３
）スイッチＩが開かれる、増幅器Ａ９の入力インピーダ
ンスは極めて大きいので、電圧ＶＣは上述ブロック時間
の間は事実上一定値ＶＨ，に保たれ、瞬間、に採取され
るサンプルの値に対応する。ブロック区間ＴＨ”の間に
入力信号Ｖｅは極めて大きなダイナミックを有するので
急速に減衰したと想定する。瞬間ｔ、におよびその後の
瞬間ｔ２までに制御信号Ｖｌ （図２）をスイッチＩ
に入力してスイッチを閉じる。
）スイッチＩが開かれる、増幅器Ａ９の入力インピーダ
ンスは極めて大きいので、電圧ＶＣは上述ブロック時間
の間は事実上一定値ＶＨ，に保たれ、瞬間、に採取され
るサンプルの値に対応する。ブロック区間ＴＨ”の間に
入力信号Ｖｅは極めて大きなダイナミックを有するので
急速に減衰したと想定する。瞬間ｔ、におよびその後の
瞬間ｔ２までに制御信号Ｖｌ （図２）をスイッチＩ
に入力してスイッチを閉じる。
時間間隔（ｔａ、ｔａ）はサンプリングの期間Ｔｓを限
定する。電圧Ｖ、は入力電圧およびその変化が加わるま
では低下する。しかしスイッチＩが再び開となる瞬間Ｔ
ｔＣ新しいブロック期間ＴＨ）に電圧Ｖｃに従って増幅
器Ａ２の出力電圧ｖｃ２はサンプリング間隔Ｔｓの終り
に達した値ｖＣ２を保つ代わりに、急激な変化を受けて
実値Ｖ。に安定する。また電圧Ｖ１４９とＶｃ、間の開
きはその前のサンプリング瞬間から入力信号により受け
る振幅の変化Δ。に左右される。
定する。電圧Ｖ、は入力電圧およびその変化が加わるま
では低下する。しかしスイッチＩが再び開となる瞬間Ｔ
ｔＣ新しいブロック期間ＴＨ）に電圧Ｖｃに従って増幅
器Ａ２の出力電圧ｖｃ２はサンプリング間隔Ｔｓの終り
に達した値ｖＣ２を保つ代わりに、急激な変化を受けて
実値Ｖ。に安定する。また電圧Ｖ１４９とＶｃ、間の開
きはその前のサンプリング瞬間から入力信号により受け
る振幅の変化Δ。に左右される。
一般にこの変化Δ。はほぼ直線的である（図４）。
エラーｖ）１．は多くの異なる原因で発生するが、最も
顕著なものはコンデンサと直列の抵抗を有する回路に並
列接続した無損失の理論的コンデンサに相当する記憶コ
ンデンサＣの欠陥に起因するエラーである。エラー■、
も増幅器ＡまたはＡ”などの段階の非線型性、ならびに
接続する電子スイッチの固有故障が原因である。大容量
（例えば１５ビツトの数字語を送る）のＡ・Ｄ変換器を
使用する場合、このエラーの削減が必須となる。図５に
示すサンプリングとプロ・・ツクの接合で記録コンデン
サまたは関連する電子要素に起因する単離ｖＨｓを著し
く縮めることが可能になる。
顕著なものはコンデンサと直列の抵抗を有する回路に並
列接続した無損失の理論的コンデンサに相当する記憶コ
ンデンサＣの欠陥に起因するエラーである。エラー■、
も増幅器ＡまたはＡ”などの段階の非線型性、ならびに
接続する電子スイッチの固有故障が原因である。大容量
（例えば１５ビツトの数字語を送る）のＡ・Ｄ変換器を
使用する場合、このエラーの削減が必須となる。図５に
示すサンプリングとプロ・・ツクの接合で記録コンデン
サまたは関連する電子要素に起因する単離ｖＨｓを著し
く縮めることが可能になる。
ブロックの全段階にわたり加わる電圧Ｖｅの良好な記録
を確保できるサンプラ・ブロッカＥＢ、を備え、要素Ｅ
Ｂ、の入力部の信号および同じ要素の出力部で使える信
号Ｓは、それぞれ非逆転入力部ｅｎ１１およびその利得
が既定値Ｇである差動増幅器Ａ、の逆転入力部ｅｉ、に
送られる。これら両信号の適用は４つの電気抵抗の従来
型格子を介して行われる。直列に配置されたその中の２
つ（Ｒ，、Ｒ，）は入力部と接地側に接続する。その中
間点は非逆転入力部ｅｎｌ、に接続される。他の２つ（
Ｒａ、Ｒａ）も直列に配して増幅器Ａ、の出力部Ｓおよ
び出力部Ｓ、を連接し、その中間点は逆転入力部ｅ１１
に結合される。
を確保できるサンプラ・ブロッカＥＢ、を備え、要素Ｅ
Ｂ、の入力部の信号および同じ要素の出力部で使える信
号Ｓは、それぞれ非逆転入力部ｅｎ１１およびその利得
が既定値Ｇである差動増幅器Ａ、の逆転入力部ｅｉ、に
送られる。これら両信号の適用は４つの電気抵抗の従来
型格子を介して行われる。直列に配置されたその中の２
つ（Ｒ，、Ｒ，）は入力部と接地側に接続する。その中
間点は非逆転入力部ｅｎｌ、に接続される。他の２つ（
Ｒａ、Ｒａ）も直列に配して増幅器Ａ、の出力部Ｓおよ
び出力部Ｓ、を連接し、その中間点は逆転入力部ｅ１１
に結合される。
増幅器Ａ、の出力部Ｓ、は第２サンプラ・ブロッカＥＢ
、の入力部ｅ２に接続されてエラーを正す。要素ＥＢ、
の出力部も抵抗Ｒを介して第２増幅器Ａ２の逆転入力部
ｅ１２に接続される。
、の入力部ｅ２に接続されてエラーを正す。要素ＥＢ、
の出力部も抵抗Ｒを介して第２増幅器Ａ２の逆転入力部
ｅ１２に接続される。
この入力部ｅ１２は値ＧＲの抵抗により要素ＥＢ２の出
力部Ｓ２に一部接続される（Ｇは第１増幅器Ａ、の利得
）。
力部Ｓ２に一部接続される（Ｇは第１増幅器Ａ、の利得
）。
制御信号Ｖ１．は制御入力部で第１サンプラ・ブロッカ
ＥＢ、に送られ、瞬間ｔ、、（サンプリング期間の最初
）に内部スイッチＩ（図１）の閉および瞬間ｔｈ、（ブ
ロックおよび記憶期間の最初）にその開を交互にもたら
す。同様に制御信号Ｖ１．は第２サンプラ・ブロッカＥ
Ｂ、に送られ、その制御入力部Ｖ１．でその内部スイッ
チの閉（瞬間ｔ１）および開（瞬間１．１）を交互にひ
き起こす。瞬間ｔｈｅが各サンプラ・ブロッカの固有収
集期間より大きい間隔ｄｔの時間内で瞬間ｔ）１１に対
し変位されるような制御信号は、制御入力部で第２要素
ＥＢａに入力される。
ＥＢ、に送られ、瞬間ｔ、、（サンプリング期間の最初
）に内部スイッチＩ（図１）の閉および瞬間ｔｈ、（ブ
ロックおよび記憶期間の最初）にその開を交互にもたら
す。同様に制御信号Ｖ１．は第２サンプラ・ブロッカＥ
Ｂ、に送られ、その制御入力部Ｖ１．でその内部スイッ
チの閉（瞬間ｔ１）および開（瞬間１．１）を交互にひ
き起こす。瞬間ｔｈｅが各サンプラ・ブロッカの固有収
集期間より大きい間隔ｄｔの時間内で瞬間ｔ）１１に対
し変位されるような制御信号は、制御入力部で第２要素
ＥＢａに入力される。
この装置の機能は次の通り：
サンプラ・ブロッカＥＢ、の任意のブロック瞬間ｔｈｌ
に記憶される入力電圧Ｖｅ、の値をＶ ｓ Ｈ％またそ
れにより生じるエラーの振幅をＶＨ８＋ とする。この
瞬間ｔｈｌから増幅器Ａ。
に記憶される入力電圧Ｖｅ、の値をＶ ｓ Ｈ％またそ
れにより生じるエラーの振幅をＶＨ８＋ とする。この
瞬間ｔｈｌから増幅器Ａ。
の逆転入力部ｅｉ、にかかる電圧は（ｖ、Ｈ＋Ｖ）１ｇ
＋）に等しい。入力電圧ｖ、、は連続的に可変である。
＋）に等しい。入力電圧ｖ、、は連続的に可変である。
サンプラ・ブロッカＥＢ、のブロックを制御するその後
の瞬間ｔｈ、の値を（Ｖ、。
の瞬間ｔｈ、の値を（Ｖ、。
＋Ｕ）とし、この値を増幅器Ａ、の非逆転入力部ｅｎｉ
Ｈに加えれば、利得Ｇで増幅された増幅器の出力部Ｓｌ
における測定可能な電圧Ｖｌｉ１は：Ｖｓｔ”Ｇ（Ｖｓ
ｎ”ｕ）−（Ｖｓｎ”Ｖｏｓ＋ ）または、 ｖｓＩ”ｃ（ｕ−ｖＨｌＩ ） （
１）電圧ｖｓｌはエラーＶ、、、を加えるサンプラφブ
ロッカＥＢｐにより記憶される。
Ｈに加えれば、利得Ｇで増幅された増幅器の出力部Ｓｌ
における測定可能な電圧Ｖｌｉ１は：Ｖｓｔ”Ｇ（Ｖｓ
ｎ”ｕ）−（Ｖｓｎ”Ｖｏｓ＋ ）または、 ｖｓＩ”ｃ（ｕ−ｖＨｌＩ ） （
１）電圧ｖｓｌはエラーＶ、、、を加えるサンプラφブ
ロッカＥＢｐにより記憶される。
増幅器Ａ２の逆転入力部ｅ１２には従って一部で電圧（
Ｖ−Ｈ＋ ＶＨＩｌｌ ） オヨＣ５１／Ｇ ｆＪ比Ｗ
ＩＡ テ分割された電圧（ＶＳｌ＋ＶＨ１１２）が加わ
る。従って第２増幅器Ａ２の出力電圧Ｖｓ□は：これを
簡略化すれば次の通り： Ｖｓ２”（Ｖ、、＋ｕ）＋ＶＨ８２ Ｇ（２） （Ｖ６Ｈ＋ ｕ ）は増幅器ＥＢ２のブロック時ｔ、４
□に記憶される値を示し、装置の出力部で得られる最終
値’ （Ｖ −Ｈ□＋Ｖ１４ｓ２）はもはや振幅ＶＨＳ
２／Ｇのエラーにしか影響されず、従ってそれのみを利
用した場合はサンプラ・ブロッカＥ Ｂ ２の出力部で
認められる率に対して率Ｇ内で分割される。この減少は
その理由が何であれ生じるエラーに影響を与える。
Ｖ−Ｈ＋ ＶＨＩｌｌ ） オヨＣ５１／Ｇ ｆＪ比Ｗ
ＩＡ テ分割された電圧（ＶＳｌ＋ＶＨ１１２）が加わ
る。従って第２増幅器Ａ２の出力電圧Ｖｓ□は：これを
簡略化すれば次の通り： Ｖｓ２”（Ｖ、、＋ｕ）＋ＶＨ８２ Ｇ（２） （Ｖ６Ｈ＋ ｕ ）は増幅器ＥＢ２のブロック時ｔ、４
□に記憶される値を示し、装置の出力部で得られる最終
値’ （Ｖ −Ｈ□＋Ｖ１４ｓ２）はもはや振幅ＶＨＳ
２／Ｇのエラーにしか影響されず、従ってそれのみを利
用した場合はサンプラ・ブロッカＥ Ｂ ２の出力部で
認められる率に対して率Ｇ内で分割される。この減少は
その理由が何であれ生じるエラーに影響を与える。
エラー電圧をせいぜい最低とするため利得Ｇに与え得る
最大値は、電圧■９．（関係１）が要素ＥＢ２で記憶可
能な最大電圧を絶対に超えないように、装置の入力部に
加わる信号ｖ６の最大頻度およびサンプラ・ブロックの
固有収集間隔Ｔに応じて決定される。装置により行われ
るエラー電圧の低下は信号のサンプリング頻度が高すぎ
ないほうが大きい。例えば地震計が出力する信号の多重
収集の場合がそうである。
最大値は、電圧■９．（関係１）が要素ＥＢ２で記憶可
能な最大電圧を絶対に超えないように、装置の入力部に
加わる信号ｖ６の最大頻度およびサンプラ・ブロックの
固有収集間隔Ｔに応じて決定される。装置により行われ
るエラー電圧の低下は信号のサンプリング頻度が高すぎ
ないほうが大きい。例えば地震計が出力する信号の多重
収集の場合がそうである。
第２増幅器から出るサンプルの振幅削減係数と増幅器Ａ
１の利得Ｇとの積に異なる値を与えても、発明の範囲を
逸脱するものではない。
１の利得Ｇとの積に異なる値を与えても、発明の範囲を
逸脱するものではない。
図１は在来のサンプラ・ブロッカを示す。
図２はサンプル採取する信号の断続的記憶を可能にする
サンプラ・ブロッカの制御電圧のクロノグラムを示す。 図３はサンプラ・ブロッカの入力部にかかる信号および
サンプラ・ブロッカの記憶コンデンサ端子に対応する信
号の変化を示す。 図４は連続する２つの信号サンプル間の振幅差に応じて
サンプラ拳ブロッカにより生じるエラーの変化を近似的
に示す。 図５は発明に係る装量の実施態様を示す。 図６と７は図５の装置に内装される２つのサンプラ・ブ
ロッカの制御信号のクロノグラムを示す。 特許出願人 アンスティテユ フシンセデュ ベトロー
ル
サンプラ・ブロッカの制御電圧のクロノグラムを示す。 図３はサンプラ・ブロッカの入力部にかかる信号および
サンプラ・ブロッカの記憶コンデンサ端子に対応する信
号の変化を示す。 図４は連続する２つの信号サンプル間の振幅差に応じて
サンプラ拳ブロッカにより生じるエラーの変化を近似的
に示す。 図５は発明に係る装量の実施態様を示す。 図６と７は図５の装置に内装される２つのサンプラ・ブ
ロッカの制御信号のクロノグラムを示す。 特許出願人 アンスティテユ フシンセデュ ベトロー
ル
Claims (1)
- 【特許請求の範囲】 １、サンプル採取すべき信号が入力される第１サンプリ
ング要素（ＥＢ＿１）およびサンプリング期間が第１要
素のサンプリング期間と 比較してその固有収集時間より短い時間間隔（ｄｔ）だ
け遅れる第２サンプリング要素 （ＥＢ＿２）、第１要素（ＥＢ＿１）入力部の信号と第
１要素出力部の信号の振幅格差に増幅利得（Ｇ）を与え
る増幅手段−上記増幅手 段の出力部は第２要素（ＥＢ＿２）の入力部に接続され
る−、および第１要素（ＥＢ＿１）から出る信号に第２
要素（ＥＢ＿２）が信号サンプルに与えるエラーを減少
させるよう第２要素（ＥＢ＿２）から出る信号の一部の
みを加える累積手段を備えることを特徴とする減少エラ
ー率で信号サンプル採取する改良装置。 ２、増幅手段は第１差動増幅器（Ａ＿１）を備え、累積
手段は第２要素（ＥＢ＿２）から出る信号に第１要素（
ＥＢ＿１）から出る信号に与える利得より小さい利得を
与えるようその値を選択した電気抵抗を連接した第２増
幅累積器 （Ａ＿２）を備えることを特徴とする請求項１に記載の
装置。 ３、第１要素（ＥＢ＿１）および第２要素（ＥＢ＿２）
から出る信号にそれぞれ与えられる利得の率が第１増幅
器（Ａ＿１）の利得に等しく選択されることを特徴とす
る請求項２に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8716848A FR2624299B1 (fr) | 1987-12-02 | 1987-12-02 | Dispositif perfectionne pour l'echantillonnage de signaux |
| FR87/16.848 | 1987-12-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205796A true JPH01205796A (ja) | 1989-08-18 |
Family
ID=9357470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306791A Pending JPH01205796A (ja) | 1987-12-02 | 1988-12-02 | 信号サンプル採取装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4983925A (ja) |
| EP (1) | EP0319414B1 (ja) |
| JP (1) | JPH01205796A (ja) |
| CN (1) | CN1012862B (ja) |
| CA (1) | CA1293537C (ja) |
| DE (1) | DE3869571D1 (ja) |
| FR (1) | FR2624299B1 (ja) |
| NO (1) | NO180430C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0696804B1 (en) * | 1994-08-08 | 2001-06-13 | Yozan Inc. | Sampling and holding circuit |
| CN100587481C (zh) | 2006-12-14 | 2010-02-03 | 清华大学 | 一种可移动悬臂门式集装箱检查系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641563A (en) * | 1970-02-25 | 1972-02-08 | Litton Systems Inc | Correction circuit for converters |
| GB1466288A (en) * | 1974-07-20 | 1977-03-02 | Ferranti Ltd | Discrimination circuit arrangements |
| FR2453471A1 (fr) * | 1979-04-06 | 1980-10-31 | Inst Francais Du Petrole | Echantillonneur-bloqueur perfectionne |
| US4691125A (en) * | 1986-10-03 | 1987-09-01 | Motorola, Inc. | One hundred percent duty cycle sample-and-hold circuit |
-
1987
- 1987-12-02 FR FR8716848A patent/FR2624299B1/fr not_active Expired - Fee Related
-
1988
- 1988-11-30 NO NO885353A patent/NO180430C/no unknown
- 1988-12-01 EP EP88403026A patent/EP0319414B1/fr not_active Expired - Lifetime
- 1988-12-01 DE DE8888403026T patent/DE3869571D1/de not_active Expired - Fee Related
- 1988-12-02 CA CA000584783A patent/CA1293537C/fr not_active Expired - Fee Related
- 1988-12-02 JP JP63306791A patent/JPH01205796A/ja active Pending
- 1988-12-02 US US07/279,080 patent/US4983925A/en not_active Expired - Fee Related
- 1988-12-02 CN CN88108330.5A patent/CN1012862B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| NO885353L (no) | 1989-06-05 |
| CA1293537C (fr) | 1991-12-24 |
| US4983925A (en) | 1991-01-08 |
| CN1033425A (zh) | 1989-06-14 |
| DE3869571D1 (de) | 1992-04-30 |
| NO180430C (no) | 1997-04-16 |
| NO180430B (no) | 1997-01-06 |
| NO885353D0 (no) | 1988-11-30 |
| CN1012862B (zh) | 1991-06-12 |
| FR2624299A1 (fr) | 1989-06-09 |
| FR2624299B1 (fr) | 1990-05-18 |
| EP0319414B1 (fr) | 1992-03-25 |
| EP0319414A1 (fr) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833445A (en) | Fiso sampling system | |
| US5920199A (en) | Charge detector with long integration time | |
| US6529015B2 (en) | Signal processing apparatus | |
| US5331210A (en) | Differential CMOS peak detection circuit | |
| JPH0213399B2 (ja) | ||
| US4752741A (en) | Noise extraction circuit | |
| US5182446A (en) | Circuit with reset noise cancellation | |
| US4774474A (en) | Device for amplifying and sampling multiplexed analog signals | |
| US4086541A (en) | Time division multiplexing amplifier | |
| JPH01205796A (ja) | 信号サンプル採取装置 | |
| US4005273A (en) | Multiplexer offset removal circuit | |
| US4577161A (en) | Noise reduction by linear interpolation using a dual function amplifier circuit | |
| JP3821040B2 (ja) | 半導体装置 | |
| US4222012A (en) | Amplifier device | |
| JPS6318890B2 (ja) | ||
| US4426624A (en) | Device and method for amplifying and sampling multiplexed signals | |
| US5335120A (en) | Device for reading a set of resistive elements featuring interrogation and voltage stabilization circuits | |
| Haller et al. | An analog memory integrated circuit for waveform sampling up to 900 MHz | |
| JPH0774634A (ja) | 波形記憶装置 | |
| US5306905A (en) | Method for minimizing 1/f and other low frequency noise in signal processing for focal plane array detector system | |
| US4570183A (en) | Method and apparatus for measuring pulses of charge | |
| Droege et al. | Design and operating experience with electronic systems for high rate liquid argon calorimeters | |
| Droege et al. | A high rate amplifier-digitizer system for liquid argon calorimeters | |
| US3528007A (en) | Single-shot strobing voltmeter | |
| US20190312549A1 (en) | Systems and methods for a current sense amplifier comprising a sample and hold circuit |