EP0319414A1 - Dispositif perfectionné pour l'échantillonnage de signaux - Google Patents

Dispositif perfectionné pour l'échantillonnage de signaux Download PDF

Info

Publication number
EP0319414A1
EP0319414A1 EP88403026A EP88403026A EP0319414A1 EP 0319414 A1 EP0319414 A1 EP 0319414A1 EP 88403026 A EP88403026 A EP 88403026A EP 88403026 A EP88403026 A EP 88403026A EP 0319414 A1 EP0319414 A1 EP 0319414A1
Authority
EP
European Patent Office
Prior art keywords
signal
sampling
amplifier
input
sampler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP88403026A
Other languages
German (de)
English (en)
Other versions
EP0319414B1 (fr
Inventor
Claude Beauducel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IFP Energies Nouvelles IFPEN
Original Assignee
IFP Energies Nouvelles IFPEN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IFP Energies Nouvelles IFPEN filed Critical IFP Energies Nouvelles IFPEN
Publication of EP0319414A1 publication Critical patent/EP0319414A1/fr
Application granted granted Critical
Publication of EP0319414B1 publication Critical patent/EP0319414B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Definitions

  • the subject of the present invention is an improved sampling device to minimize the errors affecting the samples of successively stored signals.
  • the acquisition of a signal by a digitization chain generally involves the application at the input of an analog-digital converter (analog-to-digital converter), of samples of signals taken from the signal with a frequency d 'determined sampling and memorization of each of them for a sufficient time interval for its conversion into a digital word.
  • analog-digital converter analog-to-digital converter
  • the sampling of signal samples and their storage are carried out by electronic circuits well known to specialists and designated by sample-and-hold circuits.
  • the amplitudes of the stored samples are affected by errors. These can be systematic errors or else dynamic errors depending on the amplitude of the amplitude variations of the samples of successive signals. In this case, it is observed that the amplitude of a signal sample is not independent of the stored value of the previous sample.
  • the separating power of a sample and hold device is defined by a so-called crosstalk rate, the usual values of which are of the order of - 80 dB. In certain cases, in particular in the field of seismic prospecting where one proceeds to a precise digitization of the stored samples, the rate of crosstalk between samples must be much lower than these usual values.
  • a blocker sampler comprising a capacitor for storing samples of electric voltage and means for charging the storage capacitor with the voltage to be stored during sampling periods and to isolate it during blocking periods.
  • This sampler-blocker includes a passive compensation circuit comprising a second capacitor, adapted to reproduce the real characteristics of the storage capacitor, this circuit being connected between the output of the sampler-blocker and the ground, means for short-circuiting by intermittently the second capacitor and means for subtracting from the value of the voltage applied to the storage capacitor a fraction of the voltage applied to the terminals of the second capacitor.
  • This blocker sampler is particularly suitable for compensating for the faults inherent in its storage capacitor. 4
  • This device is suitable for sampling any signal with a reduced error rate. It is characterized in that it comprises a first sampling element to which the signal to be sampled is applied and a second sampling element, the sampling period of which is delayed, relative to that of the first, by an interval of time less than their own acquisition time, amplification means for applying an amplification gain to the difference between the amplitude of said signal at the input of the first element and of the signal at the output of the latter, the output of the amplification means being connected to the input of the second element, and summation means for adding to the signal from the first element, only a fraction of the signal from the second element so as to reduce the errors applied to the samples of signal by the second element.
  • the device according to the invention has the effect of greatly reducing all the faults introduced by a sampler-blocker, whether they are due to its storage capacitor or to the electronic elements associated with this capacitor. It makes it possible to avoid the use of samplers-blockers of hybrid manufacture which are expensive and consume a lot of electric current, which is hardly compatible with the manufacture of complex acquisition systems where a multiplicity of acquisition boxes including such blocker samplers are distributed along a very long seismic streamer.
  • the sampler-blocker of a known type illustrated in FIG. 1 comprises two operational amplifiers A and A ′ arranged in series, the output of the first being connected by a switch I, preferably electronic to the non-inverting input of the second amplifier.
  • a ' which is also connected to ground via a capacitor C.
  • the output impedance of the first amplifier A is low while the input impedance of the second is very high.
  • the first amplifier A is an amplifier isolation gain unit whose output signal reproduces the signal V e applied to its non-inverting input.
  • T H ending at an instant t 1 (Fig. 2, 3)
  • the switch I is open.
  • a control signal Vi. (Fig. 2) is applied to the switch I, so as to close the latter.
  • the time interval (t 1 , t 2 ) defines a sampling period Ts.
  • the voltage Vc decreases until it reaches the input voltage and the rest in its variations.
  • the VH error results from several different causes. The most notable is due to the imperfections of the storage capacitor C which is equivalent to a theoretical lossless capacitor connected in parallel to a circuit comprising a resistor in series with a capacitor.
  • the error V H S is also due to the non-linearity of the amplifier stages such as A or A ′ as well as to the faults specific to the associated electronic switches 1. Reducing this error becomes necessary when using a high dynamic range analog-to-digital converter (for example delivering 15-bit digital words).
  • the sampling and blocking assembly represented in FIG. 5 makes it possible to very greatly reduce the deviations V N S , whether due to storage capacitors or associated electronic components.
  • It comprises a first sampler-blocker EB 1 capable of ensuring, during all of its blocking phases, good storage of the voltage V e which is applied to it.
  • the signal at the input e, of the element EB 1 and the signal s available at the output of the same element, are applied respectively to the non-inverting input eni 1 and to the inverting input ei 1 of a differential amplifier A 1 , the gain of which has a predetermined value G.
  • the application of these two signals is carried out via a conventional network of four electrical resistors. Two of them (Ri, R 2 ) arranged in series, connect input e to ground. Their midpoint is connected to the non-inverting input eni1. The other two (R 3 , R 4 ) arranged in series, connect the output s to the output if of the amplifier A 1 and their midpoint is connected to the inverting input ei 1 .
  • the output si of the amplifier A 1 is connected to the input e 2 of a second sampler-blocker EB 2 for which it is a question of correcting the errors.
  • the output of element EB 1 is also connected to the inverting input ei 2 of a second amplifier A 2 via a resistor R.
  • This same input ei 2 is also connected on the one hand to the output s 2 of the element EB 2 , by a resistor of value GR, G being the gain of the first amplifier Ai.
  • a control signal VI 1 is applied to the first blocker sampler EB 1 on its control input to alternately cause its internal switch I to close (Fig. 1) at the instants tsi (start of the sampling period) and to open it at instants thi (start of blocking period and memorization).
  • a control signal VI 2 is applied to the second sampler-blocker EB 2 , on its control input VI 2 to cause alternately the closing (instant ts 2 ) and the opening (instant th 2 ) of its switch internal.
  • the control signal is such that the instant th 2 is shifted in time with respect to the instant t H , by an interval dt greater than the own acquisition duration of each sampler-blocker, is applied to the second d 'between them (EB 2 ), on its command input.
  • the device works as follows:
  • V eH denotes the value of the input voltage Ve 1 stored at any blocking instant thi of the sampler-blocker EB 1 and by V HS , the amplitude of the error introduced by the latter. From this instant thi, the voltage applied to the inverting input ei 1 of the amplifier A 1 is equal to (V eH + V HS ,).
  • the input voltage V e is continuously variable. We denote by (V eH + u) its value at the later instant th 2 where the blocking of the sampler-blocker EB 2 is controlled.
  • the maximum value which it is possible to give to the gain G to minimize error voltages as best as possible is determined as a function of the maximum frequency of the signals Ve, applied to the input of the device and of the acquisition interval ⁇ specific to the sampler-blockers, so that the voltage V S1 (relation 1) never exceeds the maximum voltage memorized by the element EB2.
  • the reduction of the error voltage operated by the device will be better if the signal sampling frequency is not too high. This is the case for example for the multiplexed acquisition of signals delivered by seismic receivers.

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

Dispositif perfectionné pour l'échantillonnage de signaux, permettant de minimiser les erreurs introduites sur les échantillons mémorisés.
Il comporte un premier et un second éléments d'échantillonnage (EB1, EB2) dont les périodes d'échantillonnage et de blocage respectives sont décalées les unes par rapport aux autres, un amplificateur (A1) appliquant un gain G à la différence entre la tension d'entrée (Ve1) et l'échantillon mémorisé par l'élément (EB1), avant de la transmettre au second élément (EB2), et un sommateur (A2), pour additionner aux échantillons mémorisés par l'élément (EB1), une fraction des échantillons mémorisés par l'autre élément (EB2). Les erreurs d'échantillonnage se trouvent réduites par un facteur G. Application à la réalisation d'échantillonneurs-bloqueurs pour système d'acquisition sismique par exemple.

Description

  • La présente invention a pour objet un dispositif d'échantillonnage perfectionné pour minimiser les erreurs affectant les échantillons de signaux successivement mémorisés.
  • L'acquisition d'un signal par une chaîne de numérisation comporte généralement l'application à l'entrée d'un convertisseur analogique-numérique (analog-to-digital converter), d'échantillons de signaux prélevés sur le signal avec une fréquence d'échantillonnage déterminée et la mémorisation de chacun d'eux pendant un intervalle de temps suffisant pour sa conversion en un mot numérique. Le prélèvement d'échantillons de signaux et leur mémorisation sont réalisés par des circuits électroniques bien connus des spécialistes et désignés par échantillonneurs-bloqueurs (sample-and-hold circuits).
  • Pour des raisons diverses tenant aux imperfections des éléments constitutifs des échantillonneurs-bloqueurs, les amplitudes des échantillons mémorisés sont affectées d'erreurs. Il peut s'agir d'erreurs systématiques ou bien encore d'erreurs dynamiques dépendant de l'amplitude des variations d'amplitude des échantillons de signaux successifs. Dans ce cas, on observe que l'amplitude d'un échantillon de signal n'est pas indépendante de la valeur mémorisée de l'échantillon précédent. Le pouvoir séparateur d'un échantillonneur-bloqueur est défini par un taux dit de diaphonie dont les valeurs usuelles sont de l'ordre de - 80 dB. Dans certains cas, notamment dans le domaine de la prospection sismique où l'on procède à une numérisation précise des échantillons mémorisés, le taux de diaphonie entre échantillons doit être très inférieur à ces valeurs usuelles.
  • Par le brevet français n° 2.453.471 (correspondant au brevet US 4 352 070), on connaît un échantillonneur -bloqueur comportant un condensateur pour mémoriser des échantillons de tension électrique et des moyens pour charger le condensateur de mémorisation avec la tension à mémoriser durant des périodes d'échantillonnage et pour isoler celui-ci durant des périodes de blocage. Cet échantillonneur-bloqueur comporte un circuit passif de compensation comprenant un second condensateur, adapté à reproduire les caractéristiques réelles du condensateur de mémorisation, ce circuit étant connecté entre la sortie de l'échantillonneur-bloqueur et la masse, des moyens pour court-circuiter par intermittence le second condensateur et des moyens pour soustraire de la valeur de la tension appliquée au condensateur de mémorisation une fraction de la tension appliquée aux bornes du second condensateur.
  • Cet échantillonneur-bloqueur est particulièrement adapté à la compensation des défauts inhérents à son condensateur de mémorisation. 4
  • Ce dispositif selon l'invention est adapté à échantillonner tout signal avec un taux d'erreur réduit. Il est caractérisé en ce qu'il comporte un premier élément d'échantillonnage auquel le signal à échantillonner est appliqué et un second élément d'échantillonnage, dont la période d'échantillonnage est retardée, par rapport à celle du premier, d'un intervalle de temps inférieur à leur temps d'acquisition propre, des moyens d'amplification pour appliquer un gain d'amplification à la différence entre l'amplitude dudit signal à l'entrée du premier élément et du signal à la sortie de celui-ci, la sortie des moyens d'amplification étant connectée à l'entrée du second élément, et des moyens de sommation pour ajouter au signal issu du premier élément, une fraction seulement du signal issu du second élément de manière à réduire les erreurs appliquées aux échantillons de signal par le second élément.
  • Le dispositif selon l'invention a pour effet de diminuer fortement tous les défauts introduits par un échantillonneur-bloqueur, qu'ils soient dus à son condensateur de mémorisation ou aux éléments électroniques associés à ce condensateur. Il permet d'éviter le recours à des échantillonneurs-bloqueurs de fabrication hybride qui sont coûteux et consomment beaucoup de courant électrique, ce qui est difficilement compatible avec la fabrication de systèmes d'acquisition complexes où une multiplicité de boitiers d'acquisition incluant de tels échantillonneurs-bloqueurs sont répartis tout le long d'une flûte sismique de très grande longueur.
  • Les avantages du dispositif apparaîtront mieux à la lecture de la description qui va suivre concernant un mode de réalisation donné à titre d'exemple non limitatif, en se référant aux dessins annexés sur lesquels :
    • - la figure 1 montre un exemple connu de réalisation d'un échantillonneur-bloqueur ;
    • - la figure 2 montre un chronogramme de la tension de commande d'un échantillonneur-bloqueur, permettant la mémorisation intermittente d'un signal à échantillonner ;
    • - la figure 3 montre les variations respectives d'un signal appliqué à l'entrée d'un échantillonneur-bloqueur et du signal correspondant aux bornes du condensateur de mémorisation de celui-ci ;
    • - la figure 4 montre de façon approximative la variation de l'erreur introduite par un échantillonneur-bloqueur en fonction de la différence d'amplitude entre deux échantillons successifs de signal ;
    • - la figure 5 représente un mode préféré de réalisation du dispositif selon l'invention, et
    • - les figures 6 et 7 montrent respectivement les chronogrammes des signaux de commande des deux échantillonneurs-bloqueurs inclus dans le dispositif de la figure 5.
  • L'échantillonneur-bloqueur d'un type connu illustré à la figure 1 comporte deux amplificateurs opérationnels A et A' disposés en série, la sortie du premier étant connectée par un interrupteur I, de préférence électronique à l'entrée non inverseuse du second amplificateur A', laquelle est également connectée à la masse par l'intermédiaire d'un condensateur C. L'impédance de sortie du premier amplificateur A est faible alors que l'impédance d'entrée du second est très élevée. Le premier amplificateur A est un amplificateur d'isolement à gain unité dont le signal de sortie reproduit le signal Ve appliqué à son entrée non inverseuse. Durant un intervalle de temps TH de blocage finissant à un instant t1 (Fig.2, 3), l'interrupteur I est ouvert. L'impédance d'entrée de l'amplificateur A' étant très grande, la tension Vc se maintient pratiquement à une valeur constante VH, pendant cet intervalle de temps dit de blocage. Elle correspond à la valeur de l'échantillon prise à l'instant ti. On suppose que, pendant cet intervalle de blocage TH, le signal d'entrée Ve a décru très rapidement du fait qu'il possède une grande dynamique de variation. A l'instant ti et jusqu'à un instant ultérieur t2 , on applique un signal de commande Vi.(Fig.2) à l'interrupteur I, de manière à fermer celui-ci. L'intervalle de temps (t1, t2) définit une période d'échantillonnage Ts. La tension Vc décroît jusqu'à rejoindre la tension d'entrée et la suite dans ses variations. Mais à l'instant T2 où l'on ouvre de nouveau l'interrupteur I (nouvelle période de blocage TH ), on constate que la tension Vc et par conséquent la tension Vs à la sortie de l'amplificateur A2 , au lieu de conserver la valeur VC2 atteinte à la fin de l'intervalle d'échantillonnage Ts, subit une brusque variation et se fixe à une valeur réelle VH2. On constate également que l'écart VH entre les tensions VH2 et VC2 dépend de la variation d'amplitude ΔV subie par le signal d'entrée depuis l'instant d'échantillonnage précédent. En général cette variation ΔV est sensiblement linéaire (Fig.4).
  • L'erreur VH résulte de plusieurs causes différentes. La plus notable tient aux imperfections du condensateur de mémorisation C qui est équivalent à un condensateur théorique sans perte connecté en parallèle à un circuit comprenant une résistance en série avec un condensateur. L'erreur VHS tient aussi à la non linéarité des étages amplificateurs tels que A ou A' ainsi qu'aux défauts propres aux interrupteurs électroniques 1 associés. La réduction de cette erreur devient nécessaire quand on emploie un convertisseur analogique-numérique à grande dynamique (délivrant par exemple des mots numériques de 15 bits). L'ensemble d'échantillonnage et de blocage représente à la figure 5 permet de réduire très fortement les écarts VNS , qu'ils soient dus aux condensateurs de mémorisation ou aux éléments électroniques associés. Il comporte un premier échantillonneur-bloqueur EB1 capable d'assurer durant toutes ses phases de blocage, une bonne mémorisation de la tension Ve qui lui est appliquée. Le signal à l'entrée e, de l'élément EB1 et le signal s disponible à la sortie du même élément, sont appliqués respectivement à l'entrée non inverseuse eni1 et à l'entrée inverseuse ei1 d'un amplificateur différentiel A1 dont le gain a une valeur prédéterminée G. L'application de ces deux signaux est effectuée par l'intermédiaire d'un réseau classique de quatre résistances électriques. Deux d'entre elles (Ri, R2) disposées en série, connectent l'entrée e à la masse. Leur point milieu est connecté à l'entrée non inverseuse eni1. Les deux autres (R3, R4 ) disposées en série, relient la sortie s à la sortie si de l'amplificateur A1 et leur point milieu est connecté à l'entrée inverseuse ei1.
  • La sortie si de l'amplificateur A1 est connectée à l'entrée e2 d'un second échantillonneur-bloqueur EB2 dont il s'agit de corriger les erreurs. La sortie de l'élément EB1 est connectée également à l'entrée inverseuse ei2 d'un second amplificateur A2 par l'intermédiaire d'une résistance R. Cette même entrée ei2 est aussi connectée d'une part à la sortie s2 de l'élément EB2 , par une résistance de valeur GR, G étant le gain du premier amplificateur Ai.
  • Un signal de commande VI1 est appliqué au premier échantillonneur-bloqueur EB1 sur son entrée de commande pour provoquer alternativement la fermeture de son interrupteur interne I (Fig.1) aux instants tsi (début de la période d'échantillonnage) et son ouverture aux instants thi (début de la période de blocage et mémorisation). De la même façon, un signal de commande VI2 est appliqué au second échantillonneur-bloqueur EB2 , sur son entrée de commande VI2 pour provoquer alternativement la fermeture (instant ts2) et l'ouverture (instant th2) de son interrupteur interne. Le signal de commande est tel que l'instant th2 est décalé dans le temps par rapport à l'instant tH, d'un intervalle dt supérieur à la durée d'acquisition propre de chaque échantillonneur-bloqueur, est appliqué au second d'entre eux (EB2) , sur son entrée de commande.
  • Le dispositif fonctionne de la manière suivante :
  • On désigne par VeH la valeur de la tension d'entrée Ve1 mémorisée à un instant de blocage quelconque thi de l'échantillonneur-bloqueur EB1 et par VHS, l'amplitude de l'erreur introduite par celui-ci. A partir de cet instant thi , la tension appliquée à l'entrée inverseuse ei1 de l'amplificateur A1 est égale à (VeH + VHS, ). La tension d'entrée Ve, , est continuellement variable. On désigne par (VeH + u) sa valeur à l'instant ultérieur th2 où l'on commande le blocage de l'échantillonneur-bloqueur EB2 . Cette valeur étant alors appliquée à l'entrée non inverseuse eni1 de l'amplificateur A1 , la tension Vs, mesurable à la sortie Si de celui-ci, amplifiée avec un gain égal à G est :
    Figure imgb0001
    ou
    Figure imgb0002
    La tension Vs1est mémorisée par l'échantillonneur-bloqueur EB2 qui lui applique une erreur que l'on désigne par VHS2.
  • A l'entrée inverseuse ei2 de l'amplificateur A2 sont donc appliquées la tension (VeH + VHS1) d'une part et la tension (VS1 + VHS2) divisée dans un rapport 1/G. La tension mesurable à la sortie Vs2 du second amplificateur A2 s'exprime donc :
    Figure imgb0003
    qui, en simplifiant devient :
    Figure imgb0004
    (VeH + u) représentant la valeur mémorisée à l'instant de blocage tH2 du second élément EB2, on voit que la valeur finale disponible à la sortie du dispositif : (VeH2 + VHS2) n'est plus affectée que d'une erreur d'amplitude VHS2: et donc divisée dans un rapport G par rapport à celle que l'on observerait à la sortie de l'échantillonneur-bloqueur EB2 s'il était utilisé seul. Cette diminution affecte les erreurs introduites qu'elles qu'en soient leur cause.
  • La valeur maximale qu'il est possible de donner au gain G pour minimiser au mieux les tensions d'erreur, est déterminée en fonction de la fréquence maximale des signaux Ve, appliqués à l'entrée du dispositif et de l'intervalle τd'acquisition propre des échantillonneurs-bloqueurs, pour que la tension VS1 (relation 1) n'excède jamais la tension maximale mémorisable par l'élément EB2. La réduction de la tension d'erreur opérée par le dispositif sera meilleure si la fréquence d'échantillonnage des signaux n'est pas trop élevée. C'est le cas par exemple pour l'acquisition multiplexée des signaux délivrés par des récepteurs sismiques.
  • On ne sortirait pas du cadre de l'invention en donnant une valeur différente au produit du gain G de l'amplificateur A1 par le facteur de réduction de l'amplitude des échantillons issus du second échantillonneur-bloqueur.

Claims (3)

1. Dispositif perfectionné pour échantillonner un signal avec un taux d'erreur réduit, caractérisé en ce qu'il comporte un premier élément d'échantillonnage (EB1) auquel le signal à échantillonner est appliqué et un second élément d'échantillonnage (EB2) dont la période d'échantillonnage est retardée par rapport à celle du premier d'un intervalle de temps (dt) inférieur à leur temps d'acquisition propre, des moyens d'amplification pour appliquer un gain d'amplification (G) à la différence entre l'amplitude dudit signal à l'entrée du premier élément (EB1) et du signal à la sortie de celui-ci, la sortie des moyens d'amplification étant connectée à l'entrée du second élément (EB2) et des moyens de sommation pour ajouter au signal issu du premier élément (EB1), une fraction seulement du signal issu du second élément (EB2) de manière à réduire les erreurs appliquées aux échantillons de signal par le second élément (EB2).
2. Dispositif selon la revendication 1, caractérisé en ce que les moyens d'amplification comportent un premier amplificateur différentiel (A1) et les moyens de sommation comportent un second amplificateur sommateur (A2) associé à des résistances électriques dont les valeurs sont choisies pour appliquer au signal issu du second élément (EB2) un gain inférieur à celui appliqué au signal issu du premier élément (EB1).
3. Dispositif selon la revendication 2, caractérisé en ce que le rapport des gains appliqués respectivement aux signaux issus du premier élément (EB1) et du second élément (EB2) est choisi égal au gain du premier amplificateur (A1).
EP88403026A 1987-12-02 1988-12-01 Dispositif perfectionné pour l'échantillonnage de signaux Expired - Lifetime EP0319414B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8716848A FR2624299B1 (fr) 1987-12-02 1987-12-02 Dispositif perfectionne pour l'echantillonnage de signaux
FR8716848 1987-12-02

Publications (2)

Publication Number Publication Date
EP0319414A1 true EP0319414A1 (fr) 1989-06-07
EP0319414B1 EP0319414B1 (fr) 1992-03-25

Family

ID=9357470

Family Applications (1)

Application Number Title Priority Date Filing Date
EP88403026A Expired - Lifetime EP0319414B1 (fr) 1987-12-02 1988-12-01 Dispositif perfectionné pour l'échantillonnage de signaux

Country Status (8)

Country Link
US (1) US4983925A (fr)
EP (1) EP0319414B1 (fr)
JP (1) JPH01205796A (fr)
CN (1) CN1012862B (fr)
CA (1) CA1293537C (fr)
DE (1) DE3869571D1 (fr)
FR (1) FR2624299B1 (fr)
NO (1) NO180430C (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696804A3 (fr) * 1994-08-08 1996-03-27 Yozan Inc

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100587481C (zh) 2006-12-14 2010-02-03 清华大学 一种可移动悬臂门式集装箱检查系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641563A (en) * 1970-02-25 1972-02-08 Litton Systems Inc Correction circuit for converters
FR2453471A1 (fr) * 1979-04-06 1980-10-31 Inst Francais Du Petrole Echantillonneur-bloqueur perfectionne
US4691125A (en) * 1986-10-03 1987-09-01 Motorola, Inc. One hundred percent duty cycle sample-and-hold circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1466288A (en) * 1974-07-20 1977-03-02 Ferranti Ltd Discrimination circuit arrangements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641563A (en) * 1970-02-25 1972-02-08 Litton Systems Inc Correction circuit for converters
FR2453471A1 (fr) * 1979-04-06 1980-10-31 Inst Francais Du Petrole Echantillonneur-bloqueur perfectionne
US4691125A (en) * 1986-10-03 1987-09-01 Motorola, Inc. One hundred percent duty cycle sample-and-hold circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696804A3 (fr) * 1994-08-08 1996-03-27 Yozan Inc

Also Published As

Publication number Publication date
NO885353L (no) 1989-06-05
EP0319414B1 (fr) 1992-03-25
DE3869571D1 (de) 1992-04-30
NO180430C (no) 1997-04-16
FR2624299B1 (fr) 1990-05-18
CA1293537C (fr) 1991-12-24
CN1012862B (zh) 1991-06-12
US4983925A (en) 1991-01-08
CN1033425A (zh) 1989-06-14
JPH01205796A (ja) 1989-08-18
NO180430B (no) 1997-01-06
FR2624299A1 (fr) 1989-06-09
NO885353D0 (no) 1988-11-30

Similar Documents

Publication Publication Date Title
CA1296805C (fr) Dispositif d'acquisition pour la numerisation de signaux grande dynamique
EP0762145B1 (fr) Système de traitement d'impulsions provenant de l'interaction d'une particule gamma avec un détecteur de rayonnement CdTe
FR2487142A1 (fr) Circuit et procede de conversion a/n ou n/a de signaux bipolaires utilisant une unique tension de reference
CH661394A5 (fr) Circuit et procede pour detecter un mot de correlation numerique donne.
EP0231690B1 (fr) Dispositif pour l'amplification et l'échantillonnage de signaux analogiques multiplexes
EP0319414B1 (fr) Dispositif perfectionné pour l'échantillonnage de signaux
CA1263188A (fr) Dispositif pour amplifier et echantillonner des signaux a grande dynamique
EP0463964B2 (fr) Système d'émission-réception d'ultrasons
FR2474788A1 (fr) Circuit repeteur de courant dans un amplificateur differentiel
EP0207826A1 (fr) Dispositif de détection avec retard et intégration en phase
EP0458678A1 (fr) Dispositif automatique pour la mesure du niveau de bruit de composants électroniques
EP0159257B1 (fr) Circuit électronique pour la mesure des signaux très faibles à potentiel élevé
EP3258682B1 (fr) Chaine d'acquisition d'un signal analogique
FR2552874A1 (fr) Tete de mesure monovoie et installation de telemesure en comportant application
EP3114442B1 (fr) Circuit de detection d'un rayonnement lumineux
CA1278368C (fr) Procede et dispositif pour ameliorer la sensibilite et le rapport du signal au bruit de transducteurs piezo-electriques comportant une pluralite de capteurs combines en parallele
FR2581196A1 (fr) Procede et dispositif de mesure de resistivite, notamment pour liquides dielectriques de resistivite tres elevee.
CA2430252A1 (fr) Dispositif de mesure capacitif
EP0025377A1 (fr) Dispositif de commutation d'un condensateur de stockage, intégrateur et échantillonneur comportant un tel dispositif
EP0247991A1 (fr) Méthode et appareillage de captation multicanal pour l'enregistrement digital de signaux électrophysiologiques lents et de faible amplitude
EP0226490A1 (fr) Filtre synchrone à capacités commutées
EP2395361B1 (fr) Procédé de traitement de signaux RF/hyperfréquence analogiques reçus, de type très large bande, et récepteur mettant en oeuvre un tel procédé
EP1390769A1 (fr) Dispositif d'echantilonnage de signal electrique haute frequence
EP1863180A1 (fr) Procédé et dispositif d'échantillonnage des signaux électriques d'une installation électrique multiphasée
FR2670064A1 (fr) Circuit d'acquisition et appareil de restitution de formes d'ondes.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19881208

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB IT NL

17Q First examination report despatched

Effective date: 19910606

ITF It: translation for a ep patent filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB IT NL

REF Corresponds to:

Ref document number: 3869571

Country of ref document: DE

Date of ref document: 19920430

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19951230

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19960118

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19961118

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19970701

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 19970701

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19970902

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19971201

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19971201

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20051201