CN1012862B - 一种改进的信号取样装置 - Google Patents
一种改进的信号取样装置Info
- Publication number
- CN1012862B CN1012862B CN88108330.5A CN88108330A CN1012862B CN 1012862 B CN1012862 B CN 1012862B CN 88108330 A CN88108330 A CN 88108330A CN 1012862 B CN1012862 B CN 1012862B
- Authority
- CN
- China
- Prior art keywords
- signal
- sampling element
- sampling
- sample
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
一种改进的用于信号取样的装置,它减小了存贮取样中的误差,它包括第一第二取样元件,它们各自的取样和保持周期相互铺开,在把它送到第二元件之前,有一放大器把输入电压和该元件存贮的取样之间的差进行放大的放大器,以及把由另一元件存贮的取样的一部分加到第一元件存贮的取样上的求和器。取样误差减少为G分之一,G是增益值。
Description
本发明涉及一种减少影响连续存贮的信号取样的差错的改进型取样装置。
一般的通过数字化链获得信号的方法包括:把以一定取样频率从一信号取得的取样信号加到模/数变换器的输入端并且在它们足以变成数字字的时间间隔中存贮。信号的取样和存贮是由本技术领域的技术人员所熟知的取样保持电路来实现的。
由于与取样保持电路的各构成元件的不够完善有关的各种因素,存贮的取样信号的幅度被误差所影响,它们可以是存贮系统误差或其它与连续取样信号的幅度变化的大小有关的动态误差。在该种情况下,可以观察到取样信号的幅度不是与先前取样的存贮值无关的。取样保持电路的分离能力是由所谓的串音率(cross-talk rate)来定义的,其值通常是-80db数量级。在有些情况下,特别是在地震探测领域中,其存贮的取样必须精确地数字化,取样之间的串音率必须比通常的值小得多。
根据法国专利第2453471(对应于美国专利第4,352,070号),取样保持电路包括一个用以存贮电压取样的电容器和用以在取样周期内将存贮电压输入到存贮电容中,并在保持期间使之隔离的装置。该取样保持电路包括一无源补偿电路,该电路具有用以再现存贮电容真实特性的第二电容器,该电路连在取样保持电路的输出端和地之间,间歇地使第二电容器短路的装置,以及用以从加到存贮电容上的电压值上减去加到第二电容器端点处一部分电压的装置。
该取样保持电路特别适用于补偿存贮电容中的固有的缺点。
本发明的装置可用于以比较低的误差率对任何信号进行取样。它包括待取样信号加在其上的第一取样元件和一个相对于第一取样元件来说取样周期被延迟一大于它们自己采集时间的时间间隔的第二取样元件,用以给第一元件输入端处的信号幅度和在其输出端的信号间的幅值差别提供放大增益的放大装置,放大装置的输出连到第二元件的输入端,以及将从来自第二元件的信号的一部分加到第一元件的信号上的求和装置,以减少由于第二元件加到信号取样上的误差。
本发明的装置大大减少了由取样保持电路引入的所有差错,不管它们是由于存贮电容器还是与该电容有关的电子元件所产生的差错。它避免了必须求助于混合制造取样保持电路的必要性,这种电路制造成本高并耗用较多电流,它与复杂的接收(探测)系统的制造是不相容的,在该系统中,许多包括这种取样保持电路的接收(探测)盒沿很长的地震带分布着。
本装置的优点将从下面结合附图所作的对本发明不起限制作用的一个实施例的描述中得到更好的了解。
图1是已有取样保持电路的一个例子;
图2是间歇地存贮待取样的信号的取样保持电路的控制电压的时间(定时)图;
图3是说明加到取样保持电路输入端的信号的各种变化以及在其存贮电容器端点处的对应信号的变化;
图4把取样保持电路所引入的误差的变化作为两个连续取样信号间幅度差值的函数的近似方法;
图5是本发明的最佳实施例;
图6和图7分别说明图5所示的装置中所包括的两个取样保持电路的控制信号的时间(定时)图。
图1所示的已有的取样保持电路包括两个相互串联的运算放大
器A和A′,第一运放的输出端通过一个开关,最好是电子开关,连到第二运放A′的非反向输入端,它同样通过一电容C接地,第一放大器A的输出阻抗低而第二运放的输入阻抗非常高,第一运放A是一隔离放大器其增益为1,其输出信号再现一加到其非反相输入端的信号Ve。
在时刻t1结束的保持时间间隔TH期间(见图2,3),开关I是打开的,由于放大器A’的输入阻抗非常高,所以在该所谓保持时间内电压Vc实际上是保持在恒定值VH,它对应于在时刻t1的取样值。假定在该保持时间TH内,输入信号Ve下降非常快,这是因为它具有高的变化动态,在时刻t1到时刻t2中,控制信号VI(图2)加到开关I上的使其闭合,时间间隔(t1,t2)形成一取样期Ts。电压Vc下降直到它到达输入电压值并跟随它变化。但在t2时刻开关I再一次打开时(新的保持期间TH),可以看出,电压Vc和在放大器A′输出端的电压Vs;不是保持在取样期Ts最后时刻所达到的值Vc2,而是突然变化并固定在一实际值VH2处。同样可以看出电压VH2和VC2间的差VHS是取决于输入信号从前面的取样时间起所经历的幅度变化△V。一般来说,该变化△V是基本上线性的(见图4)。
误差VHS是由几个不同的原由引起的。最显著的是与存贮电容C的不完善性有关,该电容等效于一个无损耗理想电容与由一电阻和一电容相串联的电路并联。误差VHS同样也是由于在放大过程中如A或A′的非线性以及与电子开关I有关的内在缺陷有关。当模/数转换器以高动态形式使用时,(例如发送15位的数字字)减少这种误差就非常必要。图5所示的取样保持装置大大减少了差值VHS,不管它们是由于存贮电容还是由相关的电子元件所产生的。
它包括第一取样保持电路EB1,它能在所有它的保持阶段中提供一加到其上的电压Ve的正确存贮,在元件EB1的输入端e处的该信号和在同一元件输出端处得到的信号S被分别加到增益A为G
的差分放大器A1的非反相输入端eni1和反相输入端ei1上,该两信号是通过四个电阻构成的常用网络加到上述输入端的。它们中相串联的两个(R1,R2)把输入e接地,其中点连到非反相输入端eni1其它两个相串联的电阻(R3,R4)把输出端S连到放大器A1的输出端S1,其中点连到反相输入端ei1。
放大器A1的输出端Si连到第二取样保持电路EB2的输入端e2,其误差有待于纠正。元件EB1的输出端同样也通过电阻R连到第二放大器A2的反相输入端ei2该输入端ei2还通过阻值为GR的电阻连到元件EB2的输出端S2,G是第一放大器A1的增益。
控制信号VI加到第一取样保持电路EB1的控制输入端以使其内部开关I(图1)交替地在ts1时刻(取样周期的开始)闭合而在th1时刻(存贮和保持周期的开始)打开。同样,控制信号VI2加到第二取样保持电路EB2的控制输入端VI2以使其内部开关交替地在ts2时刻闭合而在时刻th2打开。时刻th2相对th1时刻偏移开大于每个取样保持电路的采集时间的间隔dt。控制信号加到第二个EB2的控制输入端。
该装置以下述方式工作:
VeH表示了存贮在取样保持电路EB1的任何保持时刻th1的输入电压Ve1的值,HHS1表示了由此引入的误差的幅度。从该时刻th1起,加到放大器A1的反相输入端ei1上的电压等于(VeH+VHS1)输入电压Ve1是可以连续变化的,(Ve+u)表示在接着时刻th2的值,此时取样保持电路EB2进行保持,由于该值接着被加到放大器A1的非反相输入端eni1,在其输出端S1处测得的电压是以增益等于G放大的Vs1,等于:
VS1=G[(VeH+u)-(VeH+VHS1)]
VS1=G(u-VHS1) (1)
电压VS1是由取样保持电路EB2存贮的,加到其上的是由VHS2表示的误差。
放大器A2的反相输入端ei2因此被加上电压(VeH+VHS1),电压(VS1+VHS2)被比率为1/G相除,在第二放大器A2输出端VS2处测得的电压可表达为:
Vs2=-[ (G)/(G) (u-vHS1)+ (VHS2)/(G) +(VEH+VHS1]
上式可简化成:
VS2=(VeH+u)+ (VHS2)/(G)
(VeH+u)表示了第二元件EB2的保持时刻th2处的存贮值,可以看出在该装置的输出端最终得到的值(VeH2+VHS2)现只被幅度为VHS2/G的误差所影响,只有它单独使用时,在取样保持电路EB2的输出端的G分之一。该种减少对于所有引入的误差都能奏效。
误差电压尽可能减至最小的增益G的最大值是加到装置输入端信号Ve的最大频率的函数,同时也是取样保持电路的接收(探测)时间τ的函数,这样电压VS1(关系式1)决不会超过由元件EB2存贮的最大电压,如果信号的取样频率不是太高,由本装置所提供的误差电压的减少将会更好,例如用于地震接收器所产生的信号多重复合接收时的情况就是这样(就是一个这样的例子)。放大器增益G和减少来自第二取样保持电路的取样的幅值的系数的乘积也可以是一个不同的值,但这并不越出本发明的实质性的范围。
Claims (3)
1、一种减少差错率的改进的信号取样装置,包括:取样信号加于其上的第一取样元件(EB1)和第二取样元件(EB2),其特征在于,所述第二取样元件(EB2)其取样周期相对于第一取样元件,被延迟一大于它们自身采集时间的时间间隔;所述的取样装置还包括:对所述第一取样元件(EB1)输入端处的信号幅度和其输出端处信号幅度的差进行放大的放大装置(A1),放大装置(A1)的输出连到第二取样元件(EB2)的输入端;以及给第一取样元件(EB1)产生的信号加上一部分来自第二取样元件(EB2)的信号、以减少由第二取样元件(EB2)加到信号取样上的误差的求和装置(A2)。
2、如权利要求1所述的装置,其特征在于所述放大装置(A1)包括第一差分放大器,所述求和装置(A2)包括与电阻相连的第二求和放大器,电阻值选择成使加到来自第二取样元件(EB2)上的信号的增益小于加到来自第一取样元件(EB1)上的信号的增益。
3、如权利要求2所述的装置,其特征在于分别加到来自第一取样元件(EB1)的信号上的增益和来自第二取样元件(EB2)信号上的增益的比率选择成等于所述第一放大器的增益。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8716848A FR2624299B1 (fr) | 1987-12-02 | 1987-12-02 | Dispositif perfectionne pour l'echantillonnage de signaux |
FR87/16.848 | 1987-12-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1033425A CN1033425A (zh) | 1989-06-14 |
CN1012862B true CN1012862B (zh) | 1991-06-12 |
Family
ID=9357470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN88108330.5A Expired CN1012862B (zh) | 1987-12-02 | 1988-12-02 | 一种改进的信号取样装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4983925A (zh) |
EP (1) | EP0319414B1 (zh) |
JP (1) | JPH01205796A (zh) |
CN (1) | CN1012862B (zh) |
CA (1) | CA1293537C (zh) |
DE (1) | DE3869571D1 (zh) |
FR (1) | FR2624299B1 (zh) |
NO (1) | NO180430C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0696804B1 (en) * | 1994-08-08 | 2001-06-13 | Yozan Inc. | Sampling and holding circuit |
CN100587481C (zh) | 2006-12-14 | 2010-02-03 | 清华大学 | 一种可移动悬臂门式集装箱检查系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3641563A (en) * | 1970-02-25 | 1972-02-08 | Litton Systems Inc | Correction circuit for converters |
GB1466288A (en) * | 1974-07-20 | 1977-03-02 | Ferranti Ltd | Discrimination circuit arrangements |
FR2453471A1 (fr) * | 1979-04-06 | 1980-10-31 | Inst Francais Du Petrole | Echantillonneur-bloqueur perfectionne |
US4691125A (en) * | 1986-10-03 | 1987-09-01 | Motorola, Inc. | One hundred percent duty cycle sample-and-hold circuit |
-
1987
- 1987-12-02 FR FR8716848A patent/FR2624299B1/fr not_active Expired - Fee Related
-
1988
- 1988-11-30 NO NO885353A patent/NO180430C/no unknown
- 1988-12-01 EP EP88403026A patent/EP0319414B1/fr not_active Expired - Lifetime
- 1988-12-01 DE DE8888403026T patent/DE3869571D1/de not_active Expired - Fee Related
- 1988-12-02 CA CA000584783A patent/CA1293537C/fr not_active Expired - Fee Related
- 1988-12-02 JP JP63306791A patent/JPH01205796A/ja active Pending
- 1988-12-02 US US07/279,080 patent/US4983925A/en not_active Expired - Fee Related
- 1988-12-02 CN CN88108330.5A patent/CN1012862B/zh not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NO885353L (no) | 1989-06-05 |
JPH01205796A (ja) | 1989-08-18 |
CA1293537C (fr) | 1991-12-24 |
US4983925A (en) | 1991-01-08 |
CN1033425A (zh) | 1989-06-14 |
DE3869571D1 (de) | 1992-04-30 |
NO180430C (no) | 1997-04-16 |
NO180430B (no) | 1997-01-06 |
NO885353D0 (no) | 1988-11-30 |
FR2624299A1 (fr) | 1989-06-09 |
FR2624299B1 (fr) | 1990-05-18 |
EP0319414B1 (fr) | 1992-03-25 |
EP0319414A1 (fr) | 1989-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4352070A (en) | Sample-and-hold unit | |
CN1050478A (zh) | 场效应晶体管比较器电路 | |
WO1986007488A2 (en) | Fast-in slow-out (fiso) sampling systems | |
US5600322A (en) | Low-voltage CMOS analog-to-digital converter | |
EP0172474B1 (en) | Ccd output signal generating circuit | |
KR980003682A (ko) | Lcd 기판 검사 장치 및 방법 | |
US4691125A (en) | One hundred percent duty cycle sample-and-hold circuit | |
CN1012862B (zh) | 一种改进的信号取样装置 | |
JPS5952784B2 (ja) | アナログデ−タ信号振幅状態表示記録器 | |
CA1289199C (en) | Phase shift circuit | |
US4064480A (en) | Means and method for recording seismic signals | |
US4005273A (en) | Multiplexer offset removal circuit | |
CN1159698A (zh) | 相关二重抽样(cds)装置 | |
CN115902409A (zh) | 一种用于测量阻抗谱的低共模电压误差测量电路 | |
DE19531926A1 (de) | Verfahren zur Korrektur eines Differenzdrucksignals | |
KR100258293B1 (ko) | 저항 소자 판독 디바이스 | |
US5485206A (en) | Method of driving image sensor and image sensor | |
GB2081038A (en) | Devices for amplifying and sampling multiplexed signals | |
EP0462626B1 (en) | Travelling wave sampler | |
DE4038641C2 (de) | Digital-/Analog-Wandler | |
JPS62128681A (ja) | デマトリツクス回路 | |
CN1145262C (zh) | 组合输入电路 | |
US11997404B2 (en) | Single-ended signal to differential signal conversion | |
SE9302627D0 (sv) | Metod och anordning för samling av elektriska signaler | |
SU1383448A1 (ru) | Аналоговое запоминающее устройство |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |