JPH01204448A - Wiring forming method - Google Patents

Wiring forming method

Info

Publication number
JPH01204448A
JPH01204448A JP2749988A JP2749988A JPH01204448A JP H01204448 A JPH01204448 A JP H01204448A JP 2749988 A JP2749988 A JP 2749988A JP 2749988 A JP2749988 A JP 2749988A JP H01204448 A JPH01204448 A JP H01204448A
Authority
JP
Japan
Prior art keywords
wiring
laser
annealing
scanning
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2749988A
Other languages
Japanese (ja)
Other versions
JP2655666B2 (en
Inventor
Katsuro Mizukoshi
克郎 水越
Mikio Hongo
幹雄 本郷
Takashi Kamimura
隆 上村
Hidezo Sano
秀造 佐野
Takahiko Takahashi
高橋 貴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2749988A priority Critical patent/JP2655666B2/en
Publication of JPH01204448A publication Critical patent/JPH01204448A/en
Application granted granted Critical
Publication of JP2655666B2 publication Critical patent/JP2655666B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent the yield of cracks, by forming a wiring by CVD using laser, and annealing the wiring in a vacuum atmosphere or in a non-oxidizing atmosphere of inactive gas atmosphere. CONSTITUTION:A wiring is an object of annearling with the projection of laser light 2. The wiring is formed by condensing and projecting the laser light 2 on a semiconductor device 100 and relatively scanning the light in a CVD gas atmosphere beforehand. The CVD gas surrounding the wiring is exhausted. The semiconductor device 100 is kept in a high vacuum state or in the atmosphere of inactive gas or reducing gas, and annealing is performed. The projecting power of the laser light 2 in annealing is low when the scanning is started. With the progress of the scanning, the power is increased to high value, i.e., the value required for the annearling. When the end of the scanning region is approached, the power is decreased to the value at the starting of the scanning. Thus, thermal shock due to rapid heating and rapid cooling of the wire that is formed with the laser CVD is decreased, and the yield of cracks is prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の表面に補修用配線を形成する方法
に係)、特に試作した半導体装置に部分的な不良が存在
する場合に不良箇所を特定したル補修するのく好適な配
線形成方法に関する。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a method for forming repair wiring on the surface of a semiconductor device), particularly when a prototype semiconductor device has a partial defect. The present invention relates to a wiring formation method suitable for repairing specified problems.

〔従来の技術〕[Conventional technology]

近年、半導体装置は高集積化が著しく、配線層について
も多層化が進んでいる。このため開発過程にある半導体
装置が設計通シに動作するとは限らず、部分的に設計変
更を加えたフォトマスクを用いて再製作した9、あるい
は半導体装置内の任意の配線を切断したシ、あるいは任
意部分を接続することによシネ良箇所を特定したジ、あ
るいは補修することによシ暫定的に完全な動作が得られ
る様にして特性の評価が行われている。
In recent years, semiconductor devices have become highly integrated, and wiring layers are also becoming more multilayered. For this reason, a semiconductor device in the development process may not always operate as designed, and may be remanufactured using a photomask with a partially changed design, or a device may be remanufactured by cutting arbitrary wiring within the semiconductor device. Alternatively, the characteristics are evaluated by connecting arbitrary parts to identify good signal areas, or by repairing the parts so that complete operation can be temporarily obtained.

これらのうち任意の箇所を接続する方法として、エクス
テント・アブストラクト・オブ・ザ・セブンティーンス
・コア7アレンスeオンOソリツド・ステートeデバイ
ス・アンド令マテリアルズ、東京(1985年)第19
5頁から第196頁(ExtendedAb−stra
cts  of  the  17−th Confe
rence  on  8o1id8t−site D
evices and Materials、Toky
o 1985 pp195〜196)で論じられている
方法がある。すなわち、X−Yステージ上に設置された
CVDセル内にMo (CO)、蒸気と大気圧Arガス
を導入し、CVDセル内の810Bでコーティングされ
たSi基板に、初め数104のArイオンレーザの第2
高調波(波長257n−m )を照射して光化学反応に
よF)Mo膜を析出し、次に数1oofnWのArイオ
ンレーザの基本波(波長515?LWL) t−光化学
反応で析出したMogK照射して局部的に熱CvDt−
行った後、CVDセルをX−Yステージにより移動させ
て当配線を形成して任意の箇所を接続するものでるる。
As a method of connecting any part of these, Extent Abstract of the Seventeenth Core 7 Arrangement e-on-O Solid State e-Device and Materials, Tokyo (1985) No. 19
Pages 5 to 196 (ExtendedAb-stra
cts of the 17th Confe
rence on 8o1id8t-site D
evices and Materials, Tokyo
1985 pp. 195-196). That is, Mo (CO), steam, and atmospheric pressure Ar gas were introduced into a CVD cell installed on an X-Y stage, and several 104 Ar ion lasers were first applied to the Si substrate coated with 810B in the CVD cell. the second of
F) Mo film was precipitated by photochemical reaction by irradiation with harmonics (wavelength 257 nm), then fundamental wave of Ar ion laser (wavelength 515?LWL) of several 10ofnW was irradiated with MogK deposited by photochemical reaction. and locally heat CvDt-
After this, the CVD cell is moved by an X-Y stage to form the wiring and connect it at any desired location.

〔発明が解決しようとする課題〕 上記従来技術は、形成したMo配線の比抵抗が40μΩ
・国とバルクの比抵抗(5,4μΩ、m)の8倍も大き
い。このため大盤計算機等に用いられている高速論理L
SIの補修配線に使用すると、信号が遅延し特性の評価
が行えない。
[Problem to be solved by the invention] In the above conventional technology, the specific resistance of the formed Mo wiring is 40 μΩ.
・It is 8 times larger than the specific resistance of the country and the bulk (5.4 μΩ, m). For this reason, high-speed logic L used in large-scale computers, etc.
If used for SI repair wiring, the signal will be delayed and characteristics cannot be evaluated.

配線の抵抗値を低減するための対液として配線膜厚を増
加する方法があるが、レーザCVDによ)形成された膜
の残留応力、基板との膨張率の差などによシ、クラック
の発生や剥離等が生じ、膜厚の増力1111 Kは限界
がある。
There is a method of increasing the wiring film thickness as a countermeasure to reduce the resistance value of the wiring, but it may cause cracks due to residual stress in the film formed by laser CVD, the difference in expansion coefficient with the substrate, etc. There is a limit to the ability to increase the film thickness by 1111 K, as generation and peeling occur.

従って配線の抵抗値を低減するためには配線自体の比抵
抗を低減することが不可欠である。
Therefore, in order to reduce the resistance value of the wiring, it is essential to reduce the specific resistance of the wiring itself.

本発明の目的は、信号遅延の生じない比抵抗の小さい補
修用配線を形成する方法を提供することにある。
An object of the present invention is to provide a method for forming repair wiring with low resistivity and no signal delay.

〔線層を解決するための手段〕[Means for solving the line layer]

上記目的は、レーザCVDによシ形成した配線を非酸化
あるいは還元雰囲気中に保つ真空装置と、当該配線にレ
ーザ光を相対的に走査して照射する手段とを用い、該レ
ーザ光の走査開始時には低パワーで、走査の進行と共に
照射パワーを所足の値まで高めて行き、走査終了に近ず
(につれて照射パワーを下げることによシ、当該配線に
クラックを生ずることなくアニールを行って膜質を向上
させることで達成される。
The above purpose is achieved by using a vacuum device that maintains the wiring formed by laser CVD in a non-oxidizing or reducing atmosphere, and a means for relatively scanning and irradiating the wiring with a laser beam, and starting the scanning of the laser beam. Sometimes with low power, the irradiation power is increased to a required value as the scan progresses, and as the scan approaches the end, the irradiation power is lowered to perform annealing without causing cracks in the wiring and improve the film quality. This is achieved by improving the

〔作用〕[Effect]

レーザ光照射によるアニールの対象となる配線は、予め
CVDガス雰囲気中でレーザ光を半導体装に集光照射し
つつ相対的に走査することにより形成される。この配線
をとシま(CVDガスを排気し、10 ” Torr以
上の高真空中、るるいは不活性ガスもしくは還元ガス雰
囲気中に半導体装置を保ちつつアニールを行うことで配
線が酸化されることを防止している。
The wiring to be annealed by laser light irradiation is formed in advance by relatively scanning the semiconductor device while focusing the laser light on the semiconductor device in a CVD gas atmosphere. This wiring can be oxidized by exhausting the CVD gas and performing annealing while keeping the semiconductor device in a high vacuum of 10" Torr or higher, or in an inert gas or reducing gas atmosphere. is prevented.

アニールに際してのレーザ光の照射パワーは、走査開始
時には低パワーで、走査の進行と共に高パワー(アニー
ルに必要な値)へと移行させる。
The irradiation power of the laser beam during annealing is low at the start of scanning, and is shifted to high power (a value necessary for annealing) as the scanning progresses.

そして走査領域の終了に近ずくにつれ、走査開始時のパ
ワーまで低下させる。これによシ、レーザCVDで形成
された配線は急熱・急冷の熱的衝ネが大幅に低減され、
さらに当該配線と下地膜との熱f!張係数の違いに起因
した応力も大幅に低減するためクラックを生じない。
Then, as the end of the scanning area approaches, the power is lowered to the level at the start of scanning. As a result, the thermal stress caused by rapid heating and cooling of wiring formed by laser CVD is greatly reduced.
Furthermore, the heat f! between the wiring and the underlying film! The stress caused by the difference in tensile modulus is also significantly reduced, so no cracks occur.

レーザ光の照射を受けた前記配線は、局所的に加熱され
る。これによ〕配線の一構成物質である化合物が分解さ
れ、比抵抗の小さい金属成分が増加して配線の比抵抗を
低減する。
The wiring irradiated with laser light is locally heated. As a result, the compound that is one of the constituent materials of the wiring is decomposed, and metal components with low resistivity increase, thereby reducing the resistivity of the wiring.

〔実り例〕[Fruitful example]

以下、本発明の実施例を図に従りて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

まず本発明の方法を実施するに最適な装置t′fI:、
第1図に示す。
First, the most suitable device t'fI for carrying out the method of the present invention:
Shown in Figure 1.

当該装置は、レーザ光2t−発損するレーザ発振器1、
レーザ光2の照射パワーを変化させる透過率可変フィル
タ3とその駆動機構4、レーザ光2を反射して半導体装
置100に導くための反射ミラー5とダイクロイククミ
2−6、レーザ光2の光路を開閉するシャッタ7、レー
ザ光2t−半導体装置100に集光照射する対物レンズ
8、から成る加工光学系と、観察光源9、観察光′#A
9からの@祭光10を半導体装置100上に導くための
ハーフミラ−11、半導体装置100からの観察光10
の反射光10′を結像レンズ12およびテレビカメラ1
5に導くプリズム14.テレビカメ″y13で取シ込ん
だ像を表示するモニタ15から成る観察光学系と、光検
出器16および表示器17から成る照射パワー検知手段
と、配線形成の対象となる半導体装置100の出し入れ
のためのローディングチャンバ1B、レーザ光2および
観察光10t−導入する窓51を設けたメインチャンバ
19、ローディングチャンバ18ドメインチャンバ19
とを連結するゲートバルブ20、ローディングチャンバ
18の排気を行う真空ポンプ21およびバルブ24 ロ
ーディングチャンバ18内の真望度を検知するための真
空ゲージ2L P!様にメインチャンバ19の排気のた
めの真空ポンプ24およびバルブ2\真空度検知のため
の真空ゲージ26、から成る真空系と、ローディングチ
ャンバ18に設けられ、ホルダ27に載置した半導体装
置100を該チャンバ18とメインチャンバ19との間
でホルダ27ごと搬送するための搬送アーム28とその
駆動機構29から成る搬送手段と、メインチャンバ19
内に設けられ、X・Y−Z・0の各方向(三次元方向)
に移動可能なステージ30と、CVD材料ガスを納めた
ボンベ52およびバルブ35とガス導入のための配管3
4から成るCVDガス供給手段と、必要に応じ、不活性
ガスあるいは還元性ガスを納めたボンベ35およびバル
ブ36とガス導入のための配管37から成るアニール用
ガス供給手段と、前記した透過率可変フィルタ3の駆動
機s4およびシャッタ7および搬送アーム2Bの駆動機
構29およびステージ50の制御、光検出器16の表示
器17からのデータ取シ込み、磁気媒体38からの力ロ
エデータの取シ込み、等を行う第1のコントローラ39
と、前記したゲートパルプ20およびバルブ22.25
.55.36の制御、真空ゲージ25.26からのデー
タ取シ込み、等を行う第2のコントクー−)4鳴から構
成される装 置 光2が連続発振されるものが適している。例えばAr 
V−ザ,KrvーザeHe−NeL/−ザ,YAGレー
ザ(高調波も含め)、等がある。
The device includes a laser oscillator 1 that emits and loses laser light 2t;
A variable transmittance filter 3 that changes the irradiation power of the laser beam 2, its driving mechanism 4, a reflecting mirror 5 and a dichroic mirror 2-6 that reflect the laser beam 2 and guide it to the semiconductor device 100, and an optical path of the laser beam 2. A processing optical system consisting of a shutter 7 that opens and closes, a laser beam 2t and an objective lens 8 that condenses and irradiates the semiconductor device 100, an observation light source 9, and an observation light '#A.
A half mirror 11 for guiding the @ festival light 10 from 9 onto the semiconductor device 100, and an observation light 10 from the semiconductor device 100.
The reflected light 10' is transmitted to the imaging lens 12 and the television camera 1.
Prism leading to 5 14. An observation optical system consisting of a monitor 15 that displays an image captured by a television camera "y13," an irradiation power detection means consisting of a photodetector 16 and a display 17, and a control system for loading and unloading the semiconductor device 100 that is the target of wiring formation. loading chamber 1B, main chamber 19 provided with a window 51 for introducing laser light 2 and observation light 10t, loading chamber 18 domain chamber 19
A gate valve 20 that connects the loading chamber 18, a vacuum pump 21 and a valve 24 that evacuate the loading chamber 18, a vacuum gauge 2L for detecting the degree of visibility inside the loading chamber 18, Similarly, a vacuum system consisting of a vacuum pump 24 for evacuation of the main chamber 19 and a vacuum gauge 26 for detecting the degree of vacuum is provided in the loading chamber 18, and a semiconductor device 100 placed on a holder 27 is connected to the vacuum system. A transport means consisting of a transport arm 28 and its drive mechanism 29 for transporting the holder 27 between the chamber 18 and the main chamber 19;
installed in each direction of X, Y-Z, and 0 (three-dimensional direction)
A movable stage 30, a cylinder 52 containing CVD material gas, a valve 35, and piping 3 for gas introduction.
4, an annealing gas supply means consisting of a cylinder 35 containing an inert gas or reducing gas, a valve 36, and piping 37 for introducing gas as necessary, and the above-described variable transmittance. Controlling the drive mechanism s4 of the filter 3, the shutter 7, the drive mechanism 29 of the transport arm 2B, and the stage 50, taking in data from the display 17 of the photodetector 16, taking in force Loe data from the magnetic medium 38, A first controller 39 that performs
and the gate pulp 20 and valve 22.25 described above.
.. 55, 36, data acquisition from the vacuum gauges 25, 26, etc.) A device in which the light 2 consisting of four sounds is continuously oscillated is suitable. For example, Ar
There are V-za, Krv laser, eHe-NeL/-za, YAG laser (including harmonics), and so on.

透過率可変フィルタ5は一枚の円板の周方向に透過率を
連続的あるいは一定角度毎に変化させたものであ)、駆
動機構4で回転させることでレーザ光2の透過光t(一
照射パワー)t−変える。
The variable transmittance filter 5 is a disc whose transmittance is changed continuously or at fixed angles in the circumferential direction), and when rotated by the drive mechanism 4, the transmitted light t (1) of the laser beam 2 is changed. Irradiation power) t-change.

反射ミラー5はレーザ光2の一定割合が透過するもので
あり、これを透過したレーザ光2のパワーとダイクロイ
ツクミ″)−6および対物レンズ8および窓51のレー
ザ光2に対丁る透過率が分かつていれば半導体装f10
0に照射されるレーザ光2のパワーは容易に知ることが
できる。ダイクロイククミラ−6はレーザ光2の波長に
対してのみ反射の特性を有するものである。
The reflecting mirror 5 allows a certain percentage of the laser beam 2 to pass therethrough, and the power of the laser beam 2 transmitted therethrough and the dichroic filter 6, the objective lens 8, and the transmission of the laser beam 2 through the window 51 are reflected. If the rate is known, semiconductor device f10
The power of the laser beam 2 irradiated on the laser beam 2 can be easily determined. The dichroic mirror 6 has a characteristic of reflecting only the wavelength of the laser beam 2.

モニタ15の画面上には、レーザ光2の照射位置を示す
マーカ(例えば電子ライン)が表示されている。磁気媒
体58から取ル込む加工データの内容は、半導体装置1
00内の配線とレーザCVDによ夛形成丁る配線との接
続部の座標(座標原点は半導体装置1Ω0内の特定パタ
ーン(例えばアライメントマーク))、配線の形成経路
、レーザCVDおよびレーザアニール時のレーザ光照射
パワー、およびレーザ光の走査速度、CVD材料ガスの
メインチャンバ19への導入圧力、不活性ガスあるいは
還元性ガスのメインチャンバ19への導入圧力(必要に
厄じ)、各種処理前のローディングチャンバ18および
メインチャンバ19の所要真空度、等でおるφ次に本装
置を用いた配線形式手+11−説明する。
On the screen of the monitor 15, a marker (for example, an electronic line) indicating the irradiation position of the laser beam 2 is displayed. The contents of the processing data taken in from the magnetic medium 58 are stored in the semiconductor device 1.
The coordinates of the connection between the wiring in 00 and the wiring formed by laser CVD (the coordinate origin is a specific pattern (e.g. alignment mark) within 1Ω0 of the semiconductor device), the wiring formation route, the time of laser CVD and laser annealing. Laser light irradiation power, laser light scanning speed, introduction pressure of CVD material gas into the main chamber 19, introduction pressure of inert gas or reducing gas into the main chamber 19 (if necessary), various pre-processing The required degree of vacuum for the loading chamber 18 and the main chamber 19, etc. Next, the wiring method using this device will be explained.

まず、磁気媒体38から加工データを取9込むと共に、
ローディングチャンバ18のフタ(図示せス)を開けて
ホルダ27上に半導体装置100t−載置する。
First, while importing processing data from the magnetic medium 38,
The lid (not shown) of the loading chamber 18 is opened and the semiconductor device 100t is placed on the holder 27.

7夕を閉じた後、バルブ22を開けてローディングチャ
ンバ18内を10””Torr以上の高真空に排気する
After closing the chamber, the valve 22 is opened to evacuate the inside of the loading chamber 18 to a high vacuum of 10'' Torr or more.

尚、メインチャンバ19は予めt cr’ 〜1 cr
’ Torrに排気されている。(ゲートパルプ20は
閉、バルブ25は開、バルブ3L56は閉) 次に、ゲートバルブ20fc開け、搬送アーム28によ
シ半導体装置100′t″ホルダ27ごとステージ30
上に載置し,搬送アーム28を戻し、ゲートパルプ20
を閉じる。メインチャンバ19内が再び1(]’Tor
r以上の高真空に達したらバルブ25ヲ閉じ、バルブ3
3f.開けてCVD材料ガスを所定の圧力になるまで導
入後、バルブ63を閉じCVD材料ガスをチャンバ19
内に閉じ込める。ここで用いるCVD材料ガスとしては
、Cr(CO)、 、 Ni(Co)4, Mo(CO
ン.。
Incidentally, the main chamber 19 is preliminarily set at t cr' to 1 cr
' Exhausted to Torr. (The gate pulp 20 is closed, the valve 25 is open, and the valve 3L56 is closed) Next, the gate valve 20fc is opened, and the semiconductor device 100't'' holder 27 and the stage 30 are transferred to the transfer arm 28.
Place the gate pulp 20 on top, return the transfer arm 28, and remove the gate pulp 20.
Close. The inside of the main chamber 19 is 1(]'Tor again.
When a high vacuum of r or more is reached, close valve 25 and close valve 3.
3f. After opening the valve 63 and introducing the CVD material gas until it reaches a predetermined pressure, the valve 63 is closed and the CVD material gas is introduced into the chamber 19.
Confined inside. The CVD material gases used here include Cr(CO), , Ni(Co)4, Mo(CO
hmm. .

W(CO)。といった金属カルボニルやMOF@# V
VF●と〜つたハロゲン化合物である。これらは昇華性
であるが、室温における蒸気圧が低いため、ボンベ32
ゃバヤフ63および配管64にヒータを設け、ヵn熱し
ながらCVD材料ガス導入を行うと短時間で済む。
W(CO). metal carbonyl such as MOF@#V
VF● is a halogen compound. Although these are sublimable, their vapor pressure at room temperature is low, so the cylinder 32
If a heater is provided in the shield 63 and the pipe 64 and the CVD material gas is introduced while being heated, it will take only a short time.

CVD材料ガス導入の間に、半導体装R100に照射す
るレーザ光2のパワー調整を力ロエデータに基き、透過
率可変フィルタ5と光検出器16とを用いて行う。また
、ステージ30を移動させ、対物レンズ8直下に半導体
装置100の基準位置(例えばアライメントマーク)を
位置させた後、該基準位置とモニタ15上のマーカとが
一致する様、ステージ30を移動させ、この位置t−加
工原点とする。次に、加工データに基きステージ30を
移動させて、半導体装置100に予め形成しであるコン
タクトホールの中心とモニタ15画面上のマーカとを合
わせる。
During the introduction of the CVD material gas, the power of the laser beam 2 irradiated onto the semiconductor device R100 is adjusted based on the Loe data using the variable transmittance filter 5 and the photodetector 16. Further, after moving the stage 30 and positioning the reference position (for example, alignment mark) of the semiconductor device 100 directly below the objective lens 8, the stage 30 is moved so that the reference position and the marker on the monitor 15 match. , this position t is taken as the machining origin. Next, the stage 30 is moved based on the processing data to align the center of the contact hole previously formed in the semiconductor device 100 with the marker on the screen of the monitor 15.

CVD材料ガスが所定の圧力に導入されていたならば、
シャッタ7を開いてコンタクトホール106cL内にレ
ーザ光2t−照射する。(第2図(a))レーザ照射に
よシコンタクトホール1064内の配線103が加熱さ
れ、そこに触れたCVD材料ガスが熱分解し、導電性物
質107t−析出する。(第2図(b))C’VD材料
ガスの分解によって得られる導電性物質107としては
、Cr(Co)、 (D場合はCrtNt (Go) 
4の場合はNle Mo (Co) *およびMoF、
の場合は当−W(Co)sおよび前、の場合はWである
。これらは後で形成する配線においても同じである。
If the CVD material gas was introduced at a predetermined pressure,
The shutter 7 is opened and the inside of the contact hole 106cL is irradiated with laser light 2t. (FIG. 2(a)) The wiring 103 in the contact hole 1064 is heated by laser irradiation, and the CVD material gas that comes in contact with it is thermally decomposed, and a conductive substance 107t is precipitated. (Fig. 2(b)) The conductive substance 107 obtained by decomposing the C'VD material gas is Cr(Co), (CrtNt (Go) in case of D)
For 4, Nle Mo (Co) * and MoF,
In the case of , it is current-W(Co)s, and in the case of previous, it is W. These also apply to the wiring that will be formed later.

コンタクトホールto6at−完全に埋め込んだ後、シ
ャッタ7を閉じてレーザ照射を停止する。そして、ステ
ージ30t−移動して対をなすコンタクトホール106
bの中心とマーカとを合わせ、再びシャッタ7t−開い
てレーザ照射を行い、導電性物質を充填する。
After the contact hole to6at is completely filled, the shutter 7 is closed to stop laser irradiation. Then, the stage 30t moves and the contact holes 106 form a pair.
The center of b is aligned with the marker, the shutter 7t is opened again, and laser irradiation is performed to fill the conductive material.

複数箇所の接続を行う場合、上記動作(位置合わせ→レ
ーザ照射)を繰シ返し、全てのコンタクトホール106
を導電性物質107で充填後、次に述べる配線形成を行
っても良いし、あるいは一対毎に導電性物質107の充
填、配線形成を繰)返し行っても良い。
When connecting multiple locations, repeat the above operation (alignment → laser irradiation) until all contact holes 106 are connected.
After filling with conductive material 107, wiring formation described below may be performed, or filling with conductive material 107 and wiring formation may be repeated for each pair.

次に充填済みのコンタクトホール106同志の接続、即
ち配線形成を行う。レーザ光2の照射パワーを所定の値
に設定後、シャッタ7を開いてレーザ光2をコンタクト
ホール106bの充填部に照射する。同時に、加工デー
タの配線の形成経路に従ってステージ50t−移動、即
ちレーザ光2の相対的走査を行う。これによフ、半導体
装置100上には第2図(C1に示す如く、配線108
が形成される。対金な丁コンタクトホール106αの充
填部にレーザ光2が達した所でレーザ光2の照射および
ステージ60の移動を停止する。
Next, the filled contact holes 106 are connected to each other, that is, wiring is formed. After setting the irradiation power of the laser beam 2 to a predetermined value, the shutter 7 is opened to irradiate the filled portion of the contact hole 106b with the laser beam 2. At the same time, the stage 50t is moved, that is, relative scanning of the laser beam 2 is performed according to the wiring formation route of the processing data. As a result, the wiring 108 is placed on the semiconductor device 100 as shown in FIG.
is formed. The irradiation of the laser beam 2 and the movement of the stage 60 are stopped when the laser beam 2 reaches the filled portion of the contact hole 106α.

配線108の布設が全て終了したならば、パルプ25を
開けてメインチャンバ19内のCVD材料ガスを排気す
る。メインチャンバ19内が10″Torr以上の高真
空になったらレーザアニールを行う。
When all wiring 108 has been laid, the pulp 25 is opened and the CVD material gas in the main chamber 19 is exhausted. When the inside of the main chamber 19 reaches a high vacuum of 10'' Torr or more, laser annealing is performed.

第3図に示す如く、レーザアニール開始点x1の照射パ
ワーヲP、に調整する。この照射パワーP、は配線10
8にいきなシ照射しても当該配線108にクランクを生
じない程度の値であシ、配線108の材質や寸法、レー
ザ光2の波長、等で異なる。例えば、配線幅が約15μ
mのMo配線に波長515nmのArレーザ光を照射し
た時、200mW以下の照射)くワーではクラックの発
生が認められなかった。
As shown in FIG. 3, the irradiation power at the laser annealing starting point x1 is adjusted to P. This irradiation power P is the wiring 10
The value is such that even if the laser beam 8 is irradiated suddenly, the wiring 108 will not be cranked, and will vary depending on the material and dimensions of the wiring 108, the wavelength of the laser beam 2, etc. For example, the wiring width is about 15μ
When the Ar laser beam with a wavelength of 515 nm was irradiated to the Mo wiring of 200 mW or less, no cracks were observed in the wafer.

照射パワーP1t−調整後、シャッタ7t−開くと共に
ステージ60を配線経路に従って移動させ、レーザ光2
を相対的に走査する。走査の進行と共に照射パワーを高
めて行き、所定の位置X!に達した時点でアニールの効
果が高い値P、にする。この照射パワーP、も前記P1
同様、配a108の材質や寸法、レーザ光2の波長、等
で異なる。第4図に配線幅が約15JM1のMO配線f
c彼波長15nmのArレーザ光を用いてレーザアニー
ルした時の照射パワーと配線抵抗との関係を示す。第4
図工9,500mW以上でレーザアニールすることで配
線抵抗t−175以下に低減できることが分かる。これ
は、Mo配線中の比抵抗を高めているMo0rCyの化
合物が分解し、金属としてのMoの比率が増加したため
である。
After adjusting the irradiation power P1t, the shutter 7t is opened and the stage 60 is moved along the wiring route to emit the laser beam 2.
scan relatively. As the scanning progresses, the irradiation power is increased until the predetermined position X! When this is reached, the value P is set so that the annealing effect is high. This irradiation power P is also the above-mentioned P1
Similarly, they differ depending on the material and dimensions of the arrangement a 108, the wavelength of the laser beam 2, etc. Figure 4 shows MO wiring f with a wiring width of approximately 15JM1.
Figure 3 shows the relationship between irradiation power and wiring resistance when laser annealing is performed using Ar laser light with a wavelength of 15 nm. Fourth
It can be seen that the wiring resistance can be reduced to t-175 or less by laser annealing with a drawing power of 9,500 mW or more. This is because the Mo0rCy compound that increases the resistivity in the Mo wiring is decomposed and the proportion of Mo as a metal increases.

レーザ光2の照射位置が所定の位置よ、に達したならば
、照射パワーを下げて行き、走査終了点x4では走査開
始時と同じになる様、透過率可変フィルタ5を回して調
整する。
When the irradiation position of the laser beam 2 reaches a predetermined position, the irradiation power is lowered, and the variable transmittance filter 5 is adjusted so that the scanning end point x4 is the same as the scanning start point.

この一連の動作によシ、配線108はレーザ照射による
急熱Φ急冷の熱的衝撃が低減される。そして、配$10
8と下地膜(バクシベーション膜105)との熱膨張係
数の違いによって生じる応力も低減され、これらに起因
するクラックの発生を防止できる。
Through this series of operations, the thermal shock of the wiring 108 due to rapid heating Φ caused by laser irradiation is reduced. And $10 distribution
The stress caused by the difference in thermal expansion coefficient between the base film 8 and the base film (vaxivation film 105) is also reduced, and the occurrence of cracks due to these factors can be prevented.

第3図に示した照射パワーのプc!7 、イルは、加工
データとして予め愚見媒体38に記録されている。第3
図では照射位置との関係で示したが、時間との関係で示
しても良い。また、照射パワーP。
The irradiation power shown in Figure 3 c! 7. The file is recorded in advance on the guise medium 38 as processed data. Third
Although the figure shows the relationship with the irradiation position, it may also show the relationship with time. In addition, the irradiation power P.

からP、 、 P、からPsiでの変化を連続的に示し
たが、ステップ状にしても良い。
Although the change from P, , P, to Psi is shown continuously, it may be changed stepwise.

配線108が複数本形成されている巻合は、再びステー
ジ60を移動して次の配線108の走査開始点の位置合
わせを行い、上記手順で全【の配線108をレーザアニ
ールする。(第2図(d))Lかる後、ステージ50を
半導体1ttoa搬送時の位置に戻し、ゲートパルプ2
0t−開け、搬送アーム28によシ半導体装置100 
fcクローィングチャンバ18にホルダ28ごと搬送す
る。次いで、ゲートパルプ20を閉じ、ローディングチ
ャンバ18を大気開放して半導体装置100を取り出し
、配線形成を終了する。
For windings in which a plurality of wires 108 are formed, the stage 60 is moved again to align the scanning start point of the next wire 108, and all the wires 108 are laser annealed using the above procedure. (FIG. 2(d)) After transferring the gate pulp 2, the stage 50 is returned to the position when transporting 1 ttoa of semiconductors.
0t-open, transfer arm 28 to semiconductor device 100
The holder 28 is transported to the fc crawling chamber 18. Next, the gate pulp 20 is closed, the loading chamber 18 is opened to the atmosphere, the semiconductor device 100 is taken out, and wiring formation is completed.

尚、本実施例において、レーザアニールを真空中で行っ
たが、メインチャンバ19を高真空に排気後、バルブ3
6を開けてボンベ35よ)不活性ガスあるいは還元性ガ
スを導入し、これらの雰囲気中で行っても良い。
In this example, laser annealing was performed in a vacuum, but after evacuating the main chamber 19 to a high vacuum, the valve 3
It is also possible to open cylinder 35 and introduce an inert gas or reducing gas, and carry out the process in this atmosphere.

また、本実施例のレーザCVDによる配線108は、C
VD材料ガスが熱分解によって得られるものであるため
、レーザ光2の集光径より大きな幅で形成される。よっ
て、レーザアニール時にレーザ光2の集光径をデフォー
カスさせる等して太き(し、配線10日全幅に照射する
ことにより、配線108全体を均一にアニールすること
ができる。
Further, the wiring 108 formed by laser CVD in this embodiment is C
Since the VD material gas is obtained by thermal decomposition, it is formed with a width larger than the condensing diameter of the laser beam 2. Therefore, by defocusing the condensing diameter of the laser beam 2 during laser annealing, and by irradiating the entire width of the wiring 108, the entire wiring 108 can be uniformly annealed.

さらに、ステージ30あるいはホルダ27にヒータを設
けるか、メインチャンバ19内に加熱用ラングを設ける
等して、半導体装t100全体をその特性に悪影響を与
えない程度に加熱しながらレーザアニールを行えば、低
パワーのレーザ照射で配線抵抗の低減が達成できる。ま
た、照射パワーの上昇−下降の区間(第3図の31  
Jez w JS  J4 )を短くできるため、十分
に低抵抗化される領域が長くなる。
Furthermore, if a heater is provided on the stage 30 or the holder 27, or a heating rung is provided in the main chamber 19, laser annealing is performed while heating the entire semiconductor device t100 to an extent that does not adversely affect its characteristics. Wiring resistance can be reduced by low-power laser irradiation. In addition, the interval between the rise and fall of the irradiation power (31 in Fig. 3)
Jez w JS J4 ) can be shortened, so the region where the resistance is sufficiently reduced becomes longer.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、レーザCVDで形
成した配線の抵抗値を大幅に低減できるため、信号遅延
が問題となるような半導体装置の不良置所の特定や補修
に適用できる。
As described above, according to the present invention, the resistance value of wiring formed by laser CVD can be significantly reduced, and therefore it can be applied to identifying and repairing defective locations in semiconductor devices where signal delay is a problem.

また、上記配線のみにレーザ光を照射してアニールを行
うため、周囲の完成した素子に熱影響を与えることなく
低抵抗化を達成できる。
Further, since annealing is performed by irradiating only the above-mentioned wiring with a laser beam, a reduction in resistance can be achieved without having a thermal effect on the surrounding completed elements.

さらに、レーザ照射によって生ずる応力を低減させ7t
アニールを行っているため、上記配線にクラックを生ず
ることがない。よつ【半導体装置の補修歩留フが大幅に
向上する。
Furthermore, the stress caused by laser irradiation is reduced to 7t.
Since annealing is performed, no cracks will occur in the wiring. [Repair yield of semiconductor devices will be significantly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の配線形成を行うための一実施例を示す
図、第2図は本発明の配線形成工程を示す図、第3図は
本発明のレーザアニールにおける照射パワーの変化を示
す図、第4図はレーザアニール時の照射パワーと配線抵
抗の関係を示す図である。 1−・レーザ発愚器、2・・・レーザ光、6・・・透・
過率可変フィルタ、5−・・反射ミラー、7・・・シャ
ッタ、8・・・対物レンズ、16・・・光検出器、18
・・・ローディングチャンバ、19・・・メインチャン
バ、20−・・ゲートパルプ、21.24・・・真!ポ
ンプ、30・・・ステージ、51・・・窓、52・・・
CVD材料ガスボンベ、38・・・ミス媒体、39−1
ントcI−2,100・・・半導体装置、105・−配
線、106−・コンタクトホー・ル、107・・・導電
性物質、108−・配線。 体)     躬2国
FIG. 1 is a diagram showing an embodiment for forming wiring according to the present invention, FIG. 2 is a diagram showing a wiring forming process according to the present invention, and FIG. 3 is a diagram showing changes in irradiation power in laser annealing according to the present invention. 4 are diagrams showing the relationship between irradiation power and wiring resistance during laser annealing. 1- Laser generator, 2... Laser light, 6... Transparent.
Variable transmittance filter, 5 - Reflection mirror, 7 - Shutter, 8 - Objective lens, 16 - Photodetector, 18
...Loading chamber, 19...Main chamber, 20-...Gate pulp, 21.24...True! pump, 30...stage, 51...window, 52...
CVD material gas cylinder, 38...Miss medium, 39-1
Component cI-2, 100...Semiconductor device, 105--Wiring, 106--Contact hole, 107--Conductive material, 108--Wiring. body) two countries

Claims (1)

【特許請求の範囲】 1、半導体装置表面に不良箇所の特定あるいは補修のた
めの配線を付加形成する方法において、少くともレーザ
を用いたCVDにより、配線を形成する工程とレーザを
用いた当該配線のアニール工程とを有することを特徴と
する配線形成方法。 2、配線をアニールする工程を真空雰囲気あるいは不活
性ガス雰囲気の非酸化雰囲気中で行うことを特徴とする
請求項1記載の配線形成方法。 3、配線をアニールする工程を還元雰囲気中で行うこと
を特徴とする請求項1記載の配線形成方法。 4、配線をアニールする工程において、走査開始ととも
にレーザ照射パワーを高め、走査終了に近ずくに従って
レーザ照射パワーを低下させることを特徴とする請求項
1記載の配線形成方法
[Claims] 1. A method for additionally forming wiring for identifying or repairing a defective portion on the surface of a semiconductor device, including a step of forming the wiring by at least CVD using a laser, and the wiring using the laser. 1. A wiring forming method, comprising: an annealing step. 2. The wiring forming method according to claim 1, wherein the step of annealing the wiring is performed in a non-oxidizing atmosphere such as a vacuum atmosphere or an inert gas atmosphere. 3. The wiring forming method according to claim 1, wherein the step of annealing the wiring is performed in a reducing atmosphere. 4. The wiring forming method according to claim 1, wherein in the step of annealing the wiring, the laser irradiation power is increased at the start of scanning, and the laser irradiation power is decreased as the scanning approaches the end.
JP2749988A 1988-02-10 1988-02-10 Wiring formation method Expired - Lifetime JP2655666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2749988A JP2655666B2 (en) 1988-02-10 1988-02-10 Wiring formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2749988A JP2655666B2 (en) 1988-02-10 1988-02-10 Wiring formation method

Publications (2)

Publication Number Publication Date
JPH01204448A true JPH01204448A (en) 1989-08-17
JP2655666B2 JP2655666B2 (en) 1997-09-24

Family

ID=12222835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2749988A Expired - Lifetime JP2655666B2 (en) 1988-02-10 1988-02-10 Wiring formation method

Country Status (1)

Country Link
JP (1) JP2655666B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829457B2 (en) 2009-02-20 2010-11-09 Asm International N.V. Protection of conductors from oxidation in deposition chambers
US8889565B2 (en) 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
WO2018131438A1 (en) * 2017-01-11 2018-07-19 株式会社ブイ・テクノロジー Wiring correction device and wiring correction method
TWI689620B (en) * 2018-09-17 2020-04-01 韓商Cowindst股份有限公司 Method of forming fine pattern using laser chemical vapor deposition

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889565B2 (en) 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US7829457B2 (en) 2009-02-20 2010-11-09 Asm International N.V. Protection of conductors from oxidation in deposition chambers
WO2018131438A1 (en) * 2017-01-11 2018-07-19 株式会社ブイ・テクノロジー Wiring correction device and wiring correction method
TWI689620B (en) * 2018-09-17 2020-04-01 韓商Cowindst股份有限公司 Method of forming fine pattern using laser chemical vapor deposition
CN111615868A (en) * 2018-09-17 2020-09-01 株式会社考恩斯特 Method for forming fine wiring by laser chemical vapor deposition
CN111615868B (en) * 2018-09-17 2023-11-21 苏州科韵激光科技有限公司 Fine wiring forming method using laser chemical vapor deposition

Also Published As

Publication number Publication date
JP2655666B2 (en) 1997-09-24

Similar Documents

Publication Publication Date Title
US8986562B2 (en) Methods of laser processing photoresist in a gaseous environment
US4609566A (en) Method and apparatus for repairing defects on a photo-mask pattern
US7202951B1 (en) Laser-based cleaning device for film analysis tool
JP2733244B2 (en) Wiring formation method
JPH0817166B2 (en) Ultra thin film SOI substrate manufacturing method and manufacturing apparatus
JP4279369B2 (en) Semiconductor device processing method
JPH01204448A (en) Wiring forming method
JP2008516417A (en) Semiconductor substrate processing system and method using laser
JPS6352442A (en) Forming method for wirings
JP2594972B2 (en) Wiring forming method and apparatus
JP3523346B2 (en) Wiring correction method in semiconductor device
JPS58164135A (en) Semiconductor processing device using convergent ion beam
US4745258A (en) Apparatus for laser-cutting metal interconnections in a semiconductor device
JP3009157B2 (en) Method and apparatus for forming wiring film
JP2713953B2 (en) Wiring formation method
JP3185320B2 (en) Semiconductor device wiring correction method and device
JP3490753B2 (en) Pattern drawing equipment
JPH02312237A (en) Semiconductor device, correction of wiring thereof and wiring correcting device
KR101009808B1 (en) Inspection apparatus, inspection method, and storage medium
JPS63164240A (en) Wiring formation and apparatus therefor
JP2007129096A (en) Method for manufacturing semiconductor device
JPH06295905A (en) Wiring forming device
JPH0799746B2 (en) Wiring forming equipment
JP3149526B2 (en) Wiring formation method
JPH0377323A (en) Formation of connecting wiring to semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080530

Year of fee payment: 11