JPH01202838A - Thin-film wiring - Google Patents

Thin-film wiring

Info

Publication number
JPH01202838A
JPH01202838A JP2801788A JP2801788A JPH01202838A JP H01202838 A JPH01202838 A JP H01202838A JP 2801788 A JP2801788 A JP 2801788A JP 2801788 A JP2801788 A JP 2801788A JP H01202838 A JPH01202838 A JP H01202838A
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
aluminum
resistance
aluminum group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2801788A
Other languages
Japanese (ja)
Inventor
Hidekazu Okabayashi
岡林 秀和
Akio Tanigawa
明男 谷川
Tsutomu Niizawa
新澤 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2801788A priority Critical patent/JPH01202838A/en
Publication of JPH01202838A publication Critical patent/JPH01202838A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To lower contact resistance, to facilitate bonding and to improve oxidation resistance by coating the surface and side face of a first aluminum group wiring layer with a second wiring layer and a third aluminum group wiring layer. CONSTITUTION:The surface and side face of a first aluminum group wiring layer 3 are coated with a second wiring layer 4 and a third aluminum group wiring layer 5. Consequently, wirings are formed by the wiring films 3-5 of three layers, thus simultaneously satisfying a plurality of requirements as a whole by providing each layer 3-5 with different characteristics. Wirings at a level capable of permitting both characteristics can be shaped by combining a film having large crystal grain size and high electromigration resistance and a film having small grain size and high stress migration resistance. Since the upper and lower layers 3, 5 are formed by aluminum group films, wiring resistance is lowered. Accordingly, contact resistance is reduced, oxidation resistance is improved and bonding is facilitated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路等に用いられる薄膜配線に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to thin film wiring used in integrated circuits and the like.

〔従来の技術〕[Conventional technology]

アルミニウム等を用いた薄膜配線は、集積回路等の電子
素子の配線として用いられている(例えば、電子通信学
会編、昭和59年オーム社発行′″LSIハンドブック
′27S〜281頁)。
Thin film wiring using aluminum or the like is used as wiring for electronic elements such as integrated circuits (for example, ``LSI Handbook'', edited by the Institute of Electronics and Communication Engineers, published by Ohmsha in 1981, pp. 27S-281).

微細なアルミニウム系配線においては、エレクトロマイ
グレーションやストレスマイグレーション耐性の向上が
特に重要な問題である(例えば、前掲書′LSIハンド
ブック”291〜292頁及びに、Hinodeほか著
によるJournal of Vacuum 5cie
nce & Tec−hnology B誌第5巻、2
号、501〜522頁所載論文)。
In fine aluminum-based interconnects, improving electromigration and stress migration resistance is a particularly important issue (for example, in the aforementioned book 'LSI Handbook' pp. 291-292 and Journal of Vacuum 5cie by Hinode et al.
nce & Tec-hnology B Magazine Volume 5, 2
issue, pages 501-522).

この問題を解決するため、第2図に示したようにアルミ
ニウム系配線層9を選択気相堆積法によって堆積したタ
ングステン膜10で被った構造が検討されている(19
86 International Electron
 De−vices MeetingのTechnic
al Digest(1986年IEEE発行)50〜
53頁所載のH,P、W、Heyほか著の論文)。
In order to solve this problem, a structure in which the aluminum-based wiring layer 9 is covered with a tungsten film 10 deposited by selective vapor deposition is being considered as shown in FIG.
86 International Electron
Devices Meeting Technic
al Digest (published by IEEE in 1986) 50~
Paper by H. P. W. Hey et al. on page 53).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、この構造では確かにエレクトロマイグレーショ
ンやストレスマイグレーション故障率は減少するが、多
層配線に適用した場合に配線層間のコンタクト抵抗が大
きいこと、また、タングステンは金線やアルミニウム線
とのボンディングが難しいこと、さらに、タングステン
は容易に酸化が進行し低級酸化物となって蒸発しやすい
といった問題点がある。
However, although this structure certainly reduces the failure rate due to electromigration and stress migration, when applied to multilayer wiring, the contact resistance between wiring layers is high, and tungsten is difficult to bond with gold wire or aluminum wire. Furthermore, tungsten has the problem of being easily oxidized and becoming a lower oxide, which is easily evaporated.

本発明の目的はこのような従来の薄膜配線における問題
点を解決した新規な薄膜配線を提供することにある。
An object of the present invention is to provide a novel thin film wiring that solves the problems of conventional thin film wiring.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明の薄膜配線によれば、
第1のアルミニウム系配線層の表面及び側面を被う第2
の配線層と、さらに該第2の配線層の表面及び側面を被
う第3のアルミニウム系配線層とを有することを特徴と
するものである。
In order to achieve the above object, according to the thin film wiring of the present invention,
The second layer covers the surface and side surfaces of the first aluminum-based wiring layer.
The wiring layer is characterized by having a third aluminum-based wiring layer that further covers the surface and side surfaces of the second wiring layer.

〔作用〕[Effect]

本発明による配線では、3層の配線膜により形成されて
いるため、各層に異なる特性を備えさせることにより全
体として複数の要求を同時に満たすことが可能である。
Since the wiring according to the present invention is formed of three layers of wiring films, it is possible to simultaneously satisfy a plurality of requirements as a whole by providing each layer with different characteristics.

例えば、結晶粒径が大きくエレクトロマイグレーション
耐性の高い膜と、粒径が小さくストレスマイグレーショ
ン耐性の高い膜との組合せにより1両特性が許容できる
レベルの配線を実現できる。また、上、下層がアルミニ
ウム系膜で形成されているので配線抵抗が小さいだけで
なく、多層配線に応用した場合も低コンタクト抵抗が得
られ、かつ酸化性雰囲気にも耐性があり、さらに金線や
アルミニウム線とのボンディングも容易である。さらに
、本発明の構造においては、第1のアルミニウム系配線
層の表面及び側面が第2の配線層及び第3のアルミニウ
ム系配線層で被われているので、第1のアルミニウム系
配線層の結晶粒界はカバー膜に接することがなく、カバ
ー膜からの応力は緩和されるので、第1のアルミニウム
系配線層が竹構造であってもストレスマイグレーション
が生じ難くなるとともに、第2の配線層及び第3のアル
ミニウム系配線層の形成に選択気相堆積法を用いること
が可能である。すなわち、第1の配線層のみを通常のホ
トエツチング法で加工すればよいため、ホトエツチング
すべきアルミニウム系薄膜の厚さは薄くなり、微細配線
形成上有利である。例えば、第2の配線層としてタング
ステンの選択堆積膜を形成した後、第3のアルミニウム
系配線層としてエレクトロマイグレーション耐性の高い
銅入りアルミニウム薄膜を選択気相堆積することにより
、従来問題となっていた銅入りアルミニウム薄膜の反応
性イオンエツチングが難しいという問題を回避すること
ができる。さらに、第2の配線層として高融点金属ある
いは高融点金属シリサイド等の非アルミニウム系の薄膜
を用いることにより、たとえ第1及び第3のアルミニウ
ム系配線層の同一位置にエレクトロマイグレーションや
ストレスマイグレーションによってボイドや断線が生じ
ても非アルミニウム系の第2の配線層が冗長配線の役目
を果たすので集積回路素子の機能不良になる確立が低下
するだけでなく、第1.第3の両アルミニウム系配線層
の相互拡散やエピタキシャル成長を防止することができ
るので1組織や構造の異なる第1.第3のアルミニウム
系配線層の形成が容易になる。
For example, by combining a film with a large crystal grain size and high electromigration resistance and a film with a small grain size and high stress migration resistance, it is possible to realize wiring at a level that allows both characteristics. In addition, since the upper and lower layers are made of aluminum-based films, not only the wiring resistance is low, but also low contact resistance can be obtained when applied to multilayer wiring, and it is resistant to oxidizing atmospheres. It is also easy to bond with aluminum wire. Furthermore, in the structure of the present invention, since the surface and side surfaces of the first aluminum-based wiring layer are covered with the second wiring layer and the third aluminum-based wiring layer, the crystals of the first aluminum-based wiring layer are The grain boundaries do not come into contact with the cover film, and the stress from the cover film is relaxed, so stress migration is less likely to occur even if the first aluminum-based wiring layer has a bamboo structure, and the second wiring layer and A selective vapor deposition method can be used to form the third aluminum-based wiring layer. That is, since it is necessary to process only the first wiring layer by the usual photoetching method, the thickness of the aluminum-based thin film to be photoetched becomes thinner, which is advantageous in forming fine wiring. For example, by forming a selectively deposited tungsten film as the second wiring layer and then selectively vapor-depositing a copper-containing aluminum thin film with high electromigration resistance as the third aluminum-based wiring layer, conventional problems could be solved. The problem that reactive ion etching of copper-containing aluminum thin films is difficult can be avoided. Furthermore, by using a non-aluminum-based thin film such as a refractory metal or refractory metal silicide as the second wiring layer, even if voids are formed at the same position in the first and third aluminum wiring layers due to electromigration or stress migration, Even if a disconnection occurs, the non-aluminum-based second wiring layer serves as a redundant wiring, which not only reduces the probability of malfunction of the integrated circuit element, but also reduces the probability that the integrated circuit device will malfunction. Since it is possible to prevent mutual diffusion and epitaxial growth of both the third aluminum-based wiring layers, the first and second wiring layers with different structures and structures can be prevented. Formation of the third aluminum-based wiring layer becomes easier.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図(a)において、標準的な集積回路の製造工程に
従い、シリコン基板1上に酸化シリコン膜2を堆積する
。次に該酸化シリコン膜2上に標準的なスパッタ法によ
り0.5 tmの厚さのシリコン及び銅をそれぞれ1%
づつ含んだアルミニウム膜を堆積した後、標準的なホト
エツチング技術を用いて第1のアルミニウム系配線層3
を形成する。次に上記構造を450°Cの水素と窒素と
の混合ガス中で熱処理することにより該第1のアルミニ
ウム系配線層の安定化と結晶粒径の成長を図る。その結
果、線幅が2p程度以下の配線においては、結晶粒界が
ほぼ配線幅方向に存在するいわゆる竹構造配線層が形成
される0次に第1図(b)に示したように、六弗化タン
グステンと水素とを反応ガスとした選択気相堆積(選択
CVO)法により、第1のアルミニウム系配線層3を被
って第2の配線層としてα2pの厚さのタングステン層
4を堆積する。次に、第1図(c)に示したようにトリ
イソブチルアルミニウムを反応ガスとした選択CVD法
により、第2の配線層であるタングステン層4を被って
第3のアルミニウム系配線層5をα4IImの厚さに堆
積する。
In FIG. 1(a), a silicon oxide film 2 is deposited on a silicon substrate 1 according to a standard integrated circuit manufacturing process. Next, 0.5 tm thick silicon and 1% copper were each deposited on the silicon oxide film 2 by standard sputtering.
After depositing the aluminum film 3 containing aluminum, the first aluminum-based wiring layer 3 is removed using standard photoetching techniques.
form. Next, the above structure is heat-treated in a mixed gas of hydrogen and nitrogen at 450° C. to stabilize the first aluminum-based wiring layer and grow the crystal grain size. As a result, in wirings with a line width of about 2p or less, a so-called bamboo structure wiring layer in which the grain boundaries exist almost in the wiring width direction is formed, as shown in FIG. 1(b). A tungsten layer 4 having a thickness of α2p is deposited as a second wiring layer covering the first aluminum-based wiring layer 3 by selective vapor deposition (selective CVO) using tungsten fluoride and hydrogen as reaction gases. . Next, as shown in FIG. 1(c), by selective CVD using triisobutylaluminum as a reaction gas, a third aluminum wiring layer 5 is formed covering the tungsten layer 4, which is the second wiring layer. Deposited to a thickness of .

次に、標準的な方法により、リンガラスや窒化シリコン
等よりなる標準的なカバー膜を堆積する(図示せず)こ
とによりエレクトロマイグレーションにもストレスマイ
グレーションにも十分な耐性を有する薄膜配線を完成す
る。
Next, a standard cover film made of phosphorus glass, silicon nitride, etc. is deposited by a standard method (not shown) to complete a thin film interconnect that has sufficient resistance to electromigration and stress migration. .

上記実施例においては、第2の配線層としてタングステ
ン膜を用いたが、あるいは選択CvDが可能なシリサイ
ド等の導電材料を用いることが可能である。
In the above embodiment, a tungsten film was used as the second wiring layer, but it is also possible to use a conductive material such as silicide that allows selective CvD.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の構造によればエレクトロ
マイグレーションにもストレスマイグレーションにも十
分な耐性を有する微細な薄膜配線を実現することができ
る。
As explained above, according to the structure of the present invention, it is possible to realize a fine thin film wiring having sufficient resistance to electromigration and stress migration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(c)は本発明の実施例の配線構造を形
成する主要工程での試料断面略図、第2図は従来の配線
構造における試料断面略図である。
FIGS. 1(a) to (c) are schematic cross-sectional views of a sample in the main steps of forming a wiring structure according to an embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view of a sample in a conventional wiring structure.

Claims (1)

【特許請求の範囲】[Claims] 1、第1のアルミニウム系配線層の表面及び側面を被う
第2の配線層と、さらに該第2の配線層の表面及び側面
を被う第3のアルミニウム系配線層とを有することを特
徴とする薄膜配線。
1. It has a second wiring layer that covers the surface and side surfaces of the first aluminum wiring layer, and a third aluminum wiring layer that further covers the surface and side surfaces of the second wiring layer. Thin film wiring.
JP2801788A 1988-02-08 1988-02-08 Thin-film wiring Pending JPH01202838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2801788A JPH01202838A (en) 1988-02-08 1988-02-08 Thin-film wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2801788A JPH01202838A (en) 1988-02-08 1988-02-08 Thin-film wiring

Publications (1)

Publication Number Publication Date
JPH01202838A true JPH01202838A (en) 1989-08-15

Family

ID=12236990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2801788A Pending JPH01202838A (en) 1988-02-08 1988-02-08 Thin-film wiring

Country Status (1)

Country Link
JP (1) JPH01202838A (en)

Similar Documents

Publication Publication Date Title
JPH11297696A (en) Semiconductor device and its manufacture
JPS6039866A (en) Integrated semiconductor circuit
US5953628A (en) Method for forming wiring for a semiconductor device
JPS60115221A (en) Manufacture of semiconductor device
JPS5842227A (en) Manufacture of semiconductor device
JPH01202838A (en) Thin-film wiring
JP3328359B2 (en) Method for manufacturing semiconductor device
JPH06310512A (en) Copper wiring and its formation
JPH01202839A (en) Aluminum group thin-film wiring
JP3109269B2 (en) Method for manufacturing semiconductor device
JP3249071B2 (en) Method for manufacturing semiconductor device
JPH05121727A (en) Semiconductor device and manufacturing method thereof
JPH0629294A (en) Manufacture of semiconductor device
JPH01135043A (en) Formation of multilayer interconnection
JP3339901B2 (en) Semiconductor device having a multilayer wiring structure and method of manufacturing the same
JPS6240743A (en) Manufacture of semiconductor device
JP2797367B2 (en) Method for manufacturing semiconductor integrated circuit device
JPS62165328A (en) Method of alloying metal after oxidization
JPH04315427A (en) Manufacture of semiconductor device
JPS61196554A (en) Semiconductor integrated circuit device
JPS63227038A (en) Manufacture of semiconductor device
JPH0529318A (en) Manufacture of semiconductor device provided with multilayer wiring structure
JPH0234929A (en) Manufacture of semiconductor device
JPS59218751A (en) Semiconductor device
JPH0750298A (en) Manufacture of semiconductor device